JPH0677155A - Heat treatment method for semiconductor substrate - Google Patents

Heat treatment method for semiconductor substrate

Info

Publication number
JPH0677155A
JPH0677155A JP22311592A JP22311592A JPH0677155A JP H0677155 A JPH0677155 A JP H0677155A JP 22311592 A JP22311592 A JP 22311592A JP 22311592 A JP22311592 A JP 22311592A JP H0677155 A JPH0677155 A JP H0677155A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
laser
heat treatment
ion implantation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22311592A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamamoto
博士 山本
Hironori Tsukamoto
弘範 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22311592A priority Critical patent/JPH0677155A/en
Publication of JPH0677155A publication Critical patent/JPH0677155A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a heat treatment method by which the defects in close proximity to the junction boundary of the shallow impurities diffusing area of a semiconductor substrate can be eliminated and besides the expansion of the junction. CONSTITUTION:After an LLD region 19, a source region 21 A and a drain region 21B are formed in a silicon substrate 11, a ruby laser beam of 600mJ/cm<2> is applied thereto and then an XeCl laser beam of 700mJ/cm<2> is applied, thereby repairing a point defect caused by ion implantation and at the same time activating ions.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、イオン注入後における半導体基板の結
晶性の回復及びキャリアを活性化させるための独特なア
ニール処理を備えた半導体製造プロセスに係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor manufacturing process provided with a unique annealing treatment for recovering crystallinity of a semiconductor substrate after ion implantation and activating carriers. Involve

【0002】[0002]

【従来の技術】各種半導体装置の製造工程においては、
複数の半導体素子が同一半導体基板上に形成され、半導
体素子どうしを分離あるいは接続するために各種の高温
加熱処理が行われている。また、半導体装置のLDD
(Lightly DopedDrain)構造やソー
ス・ドレイン領域の形成のためにイオン注入処理が行わ
れ、その後、半導体基板の結晶性の回復および注入され
たアクセプタイオンやドナーイオンを電気的に活性化さ
せるために、活性化アニール処理が行なわれている。更
に、コンタクト抵抗の低減のために、高融点金属(W,
Mo,Ti等)やPt.Pdのような金属とSiとの化
合物層であるシリサイド層の高温加熱処理が必要であ
る。このような活性化アニール処理や高温加熱処理とし
て、従来、炉アニール法やラピッドサーマルアニール
(RATと略す)法が採用されている。
2. Description of the Related Art In the process of manufacturing various semiconductor devices,
A plurality of semiconductor elements are formed on the same semiconductor substrate, and various kinds of high temperature heat treatments are performed to separate or connect the semiconductor elements. In addition, LDD of semiconductor device
An ion implantation process is performed to form a (Lightly Doped Drain) structure and source / drain regions, and thereafter, to recover the crystallinity of the semiconductor substrate and electrically activate the implanted acceptor ions and donor ions, Activation annealing treatment is performed. Further, in order to reduce the contact resistance, refractory metal (W,
Mo, Ti, etc.) and Pt. High temperature heat treatment of a silicide layer, which is a compound layer of a metal such as Pd and Si, is required. Conventionally, a furnace annealing method or a rapid thermal annealing (abbreviated as RAT) method has been adopted as such activation annealing treatment or high-temperature heat treatment.

【0003】一方、半導体装置の集積化が進むにつれ
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域やエミッタ領域、ベース領域等において浅い接合が
必要とされている。このような領域に対して、炉アニー
ル法あるいはRAT法にて活性化アニール処理を行なう
と、拡散層が深くなり、ソース・ドレインの接合を浅く
して半導体素子を微細化し高集積化するという要求を満
足することができない。また、微細化に伴ない例えばM
OSトランジスタであればゲート長も短くなり、イオン
注入後の活性化アニール処理によりソース・ドレイン領
域を成す拡散層は深さ方向だけではなく横方向にも拡張
するため、パンチスルーが起り易くなる問題点がある。
このような拡散層の拡張を抑制しソース・ドレインの接
合を浅くするには、活性化アニール処理の温度を低くし
なければならず、この場合、抵抗が高くなり電流駆動特
性が低下しトランジスタのスイッチング特性が悪化する
問題が生じる。
On the other hand, as the integration of semiconductor devices progresses, individual semiconductor elements are reduced in size, and shallow junctions are required in the source / drain regions, the emitter regions, the base regions and the like. When such a region is subjected to activation annealing treatment by a furnace annealing method or a RAT method, the diffusion layer becomes deep, and the source / drain junction is made shallow to miniaturize a semiconductor device to achieve high integration. Can't be satisfied. In addition, with miniaturization, for example, M
In the case of an OS transistor, the gate length is shortened, and the diffusion layer forming the source / drain regions is expanded not only in the depth direction but also in the lateral direction by the activation annealing treatment after the ion implantation, which easily causes punch-through. There is a point.
In order to suppress such expansion of the diffusion layer and make the source / drain junction shallow, the temperature of the activation annealing process must be lowered. In this case, the resistance becomes high and the current driving characteristic is deteriorated, so that This causes a problem that the switching characteristics are deteriorated.

【0004】そこで、浅い接合の不純物拡散領域を形成
する方法としてパルスレーザ照射を行なう活性化アニー
ル法が提案されている。
Therefore, as a method of forming an impurity diffusion region of a shallow junction, an activation annealing method of performing pulse laser irradiation has been proposed.

【0005】このパルスレーザのエネルギーは、半導体
基板の極く表面(約20nm)で吸収されるため、パル
スレーザによってアニール処理が可能な深さは熱拡散を
考慮しても約100nm以下であり、ウエハ全体の温度
上昇は極くわずか(1〜2℃程度)である。そのため、
パルスレーザによるアニール処理は浅いLLD構造ある
いはソース・ドレイン領域の形成時の活性化アニール処
理に適している。
Since the energy of this pulsed laser is absorbed by the very surface (about 20 nm) of the semiconductor substrate, the depth that can be annealed by the pulsed laser is about 100 nm or less even if thermal diffusion is taken into consideration. The temperature rise of the entire wafer is extremely small (about 1 to 2 ° C.). for that reason,
The annealing treatment by the pulse laser is suitable for the activation annealing treatment when forming the shallow LLD structure or the source / drain regions.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、アニー
ルされる領域よりもイオン注入の領域の底の部分の方が
深い場合は欠陥が十分アニールアウトされずに接合リー
クが増加してしまうという問題がある。この問題を解決
するために、レーザのパワーを増加させてより深い領域
までアニールすることが考えられるが、ソース・ドレイ
ン領域における接合が深くなるという問題がある。ま
た、レーザのパワーが小さい場合には、半導体基板の極
く表面のみが溶融し、その後半導体基板の表面は直ちに
平坦になる。しかるに、レーザのパワーが大きい場合、
半導体基板のかなり深い部分まで溶融するため、半導体
基板の表面の平坦性が著しく損なわれるという問題もあ
る。
However, when the bottom of the ion-implanted region is deeper than the annealed region, defects are not sufficiently annealed out and the junction leak increases. . In order to solve this problem, it is possible to increase the laser power and anneal to a deeper region, but there is a problem that the junction in the source / drain region becomes deep. When the laser power is low, only the very surface of the semiconductor substrate is melted, and then the surface of the semiconductor substrate is immediately flat. However, if the laser power is high,
There is also a problem that the flatness of the surface of the semiconductor substrate is significantly impaired because the semiconductor substrate melts to a considerably deep portion.

【0007】本発明は、このような従来の問題点に着目
して創案されたものであって、パルスレーザ法を使用す
ることによって、微細な半導体装置において浅い接合を
形成し、且つトランジスタの接合リーク電流を低減する
ことができる半導体基板の熱処理方法を提供するもので
ある。
The present invention was made in view of such conventional problems, and by using the pulse laser method, a shallow junction is formed in a fine semiconductor device and a transistor junction is formed. Provided is a heat treatment method for a semiconductor substrate, which can reduce a leak current.

【0008】[0008]

【課題を解決するための手段】上記の問題は、パルスレ
ーザのエネルギーが半導体基板の極く表面で吸収される
ため、基板の深さ方向に対する温度分布が急峻に成り過
ぎていることに起因している。
The above problems are caused by the fact that the energy of the pulsed laser is absorbed by the very surface of the semiconductor substrate, so that the temperature distribution in the depth direction of the substrate becomes too steep. ing.

【0009】そこで、請求項1記載の発明は、半導体基
板にイオン打込み深さの浅いイオン打込み層を形成した
後、前記半導体基板表面に2種類の波長の異なるパルス
レーザを照射することを、その解決手段としている。
Therefore, according to the first aspect of the present invention, after forming an ion implantation layer having a shallow ion implantation depth on the semiconductor substrate, the surface of the semiconductor substrate is irradiated with two kinds of pulse lasers having different wavelengths. It is a solution.

【0010】請求項2記載の発明は、前記パルスレーザ
の照射は、波長の長いパルスレーザから波長の短いパル
スレーザへと行なうことを、特徴としている。
The invention according to claim 2 is characterized in that the irradiation of the pulse laser is performed from a pulse laser having a long wavelength to a pulse laser having a short wavelength.

【0011】請求項3記載の発明は、前記波長の異なる
パルスレーザは、ルビーレーザとXeClレーザの組合
せであることを、特徴としている。
The invention according to claim 3 is characterized in that the pulse lasers having different wavelengths are a combination of a ruby laser and a XeCl laser.

【0012】請求項4記載の発明は、半導体基板にイオ
ン打込み深さの浅いイオン打込み層を形成した後、長波
長のパルスレーザを照射して半導体基板の結晶性の回復
させ、次いで短波長のパルスレーザを照射して前記イオ
ン打込み層の不純物を活性化させることを、特徴として
いる。
According to a fourth aspect of the present invention, after forming an ion implantation layer having a shallow ion implantation depth on a semiconductor substrate, irradiation with a long wavelength pulse laser is performed to recover the crystallinity of the semiconductor substrate, and then a short wavelength irradiation is performed. It is characterized in that the impurities in the ion-implanted layer are activated by irradiation with a pulse laser.

【0013】[0013]

【作用】パルスレーザアニールにおいては、ルビーレー
ザ(波長:694nm)、XeF(波長:351n
m)、XeCl(波長:308nm)、KrF(波長:
249nm)、ArF(波長:193nm)等を使用す
ることができるが、中でもルビーレーザと、XeClレ
ーザの組合せの使用が有望である。この2種類のレーザ
は波長の違いによりSi基板への吸収される深さが異な
る。
[Function] In pulse laser annealing, ruby laser (wavelength: 694 nm), XeF (wavelength: 351n)
m), XeCl (wavelength: 308 nm), KrF (wavelength:
249 nm), ArF (wavelength: 193 nm) and the like can be used, but among them, it is promising to use a combination of a ruby laser and a XeCl laser. The two types of lasers have different absorption depths in the Si substrate due to the difference in wavelength.

【0014】すなわちXeClレーザは基板の極く表面
で吸収され、ルビーレーザはそれよりもやや深い部分
(約1μm)まで到達するためより深い部分まで加熱さ
れる。従ってこの2種類レーザのパワーを最適化して同
一部分に同時あるいは連続して照射することにより、深
さ方向に対する温度分布を制御することが可能である。
なお、図2は、各種パルスレーザのフォトエネルギーと
吸収係数との関係を示すグラフである。
That is, the XeCl laser is absorbed on the very surface of the substrate, and the ruby laser reaches a part deeper than that (about 1 μm), so that it is heated to a deeper part. Therefore, it is possible to control the temperature distribution in the depth direction by optimizing the powers of these two types of lasers and irradiating the same portion simultaneously or continuously.
Note that FIG. 2 is a graph showing the relationship between the photoenergy of various pulse lasers and the absorption coefficient.

【0015】実際にはXeClレーザは、高濃度イオン
注入された領域を活性化させるため十分なパワーが必要
であり、XeClレーザアニール時の照射エネルギーは
650〜1100mJ/cm2、より好ましくは700
〜900mJ/cm2とすることが望ましい。また、パ
ルス幅は20〜100nsecが好ましく、照射間隔は
任意でよい。
In practice, the XeCl laser requires sufficient power to activate the region in which high-concentration ions are implanted, and the irradiation energy during XeCl laser annealing is 650 to 1100 mJ / cm 2 , and more preferably 700.
It is desirable to set it to ˜900 mJ / cm 2 . The pulse width is preferably 20 to 100 nsec, and the irradiation interval may be arbitrary.

【0016】ルビーレーザはより深い領域までアニール
するわけだが、表面付近の高濃度領域はXeClレーザ
で活性化アニールされるので比較的低濃度のイオン注入
テール部分の欠陥の除去ができればよくむしろパワーは
少ないほうが不純物の再分布を防ぐことができる。
The ruby laser anneals to a deeper region, but the high-concentration region near the surface is activated and annealed by the XeCl laser, so that it is sufficient if the defects in the tail portion of the ion implantation having a relatively low concentration can be removed. A smaller amount can prevent redistribution of impurities.

【0017】本発明の半導体基板の熱処理方法において
は、素子分離領域およびゲート電極領域を形成した後、
LDD及びソース・ドレイン領域を形成し、ルビーレー
ザとXeClレーザの組合せによるパルスレーザ処理を
行う。これによって、深さ方向の温度分布を穏やかな分
布にすることができ、接合の境界面より深い部分までア
ニールされるため、これらの領域に形成された拡散層の
接合リーク電流を低減することができる。
In the method for heat treating a semiconductor substrate of the present invention, after forming the element isolation region and the gate electrode region,
LDD and source / drain regions are formed, and pulse laser processing is performed by a combination of a ruby laser and a XeCl laser. As a result, the temperature distribution in the depth direction can be made gentle and annealing is performed deeper than the junction boundary surface, so that the junction leakage current of the diffusion layer formed in these regions can be reduced. it can.

【0018】このようなパルスレーザ処理は半導体基板
の表面(例えば100nm以下の深さ)に対して影響を
与えるだけなので、ソース・ドレイン領域に浅い接合を
維持することができ、微細な半導体装置を製造すること
が可能になる。
Since such a pulse laser treatment only affects the surface of the semiconductor substrate (for example, a depth of 100 nm or less), a shallow junction can be maintained in the source / drain regions, and a fine semiconductor device can be obtained. It becomes possible to manufacture.

【0019】ここで重要な点は、2種類のパルスレーザ
照射のパワーのバランスの最適化を行うことにより、表
面付近の高濃度層の活性化と接合境界面付近での欠陥の
除去を行いながら、接合の拡がりを最小限に抑えること
である。
An important point here is to optimize the power balance of the two types of pulse laser irradiation to activate the high-concentration layer near the surface and remove defects near the junction boundary surface. , To minimize the spread of the joint.

【0020】そして、レーザ照射の工程以降において
は、600℃以下の熱処理しか行わないことである。す
なわち、ソース・ドレイン領域の活性化のためのパルス
レーザ照射工程以降に600℃以上の加熱処理を行う
と、LDD構造あるいはソース・ドレイン領域における
接合が深くなってしまうからである。後の工程で熱処理
が必要とされる場合として、アルミニウム配線層を形成
するときのシンター処理があるが、この処理において必
要とされる温度は約450〜600℃である。
After the laser irradiation step, only heat treatment at 600 ° C. or lower is performed. That is, if heat treatment at 600 ° C. or higher is performed after the pulse laser irradiation step for activating the source / drain regions, the LDD structure or the junction in the source / drain regions becomes deep. As a case where a heat treatment is required in a later step, there is a sintering process when forming an aluminum wiring layer, and the temperature required in this process is about 450 to 600 ° C.

【0021】[0021]

【実施例】以下、本発明に係る半導体基板の熱処理方法
の詳細を図面に示す実施例に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the heat treatment method for a semiconductor substrate according to the present invention will be described below with reference to the embodiments shown in the drawings.

【0022】(実施例)図1(A)〜(C)は、本発明
をMOS型トランジスタの製造に適用した実施例の工程
を示す要部断面図である。
(Embodiment) FIGS. 1 (A) to 1 (C) are cross-sectional views of essential parts showing the steps of an embodiment in which the present invention is applied to the manufacture of a MOS transistor.

【0023】先ず、周知の方法を用いてシリコン基板1
1に素子分離領域12と、素子分離領域12の下のチャ
ンネルストップイオン注入層13を形成する。次に、ゲ
ート酸化膜14を形成した後、しきい値電圧調整イオン
注入層15を形成する。そして、ゲート酸化膜14をゲ
ートポリシリコン層16で覆った後、シリサイド層17
を形成し、図1(A)に示すように、シリサイド層1
7,ゲートポリシリコン層16及びゲート酸化膜14を
パターニングしてゲート電極領域18を形成する。
First, the silicon substrate 1 is formed by using a well-known method.
1, an element isolation region 12 and a channel stop ion implantation layer 13 under the element isolation region 12 are formed. Next, after forming the gate oxide film 14, the threshold voltage adjusting ion implantation layer 15 is formed. Then, after covering the gate oxide film 14 with the gate polysilicon layer 16, the silicide layer 17 is formed.
To form the silicide layer 1 as shown in FIG.
7, the gate polysilicon layer 16 and the gate oxide film 14 are patterned to form a gate electrode region 18.

【0024】次に、図1(B)に示すように、LDD
(Lightly Doped Drain−souc
e)領域19をイオン注入して形成する。
Next, as shown in FIG. 1 (B), LDD
(Lightly Doped Drain-source)
e) Region 19 is formed by ion implantation.

【0025】その後、図1(C)に示すように、周知の
方法を用いてゲート電極の側壁にサイドスペーサ20を
形成し、次いでソース領域21A,ドレイン領域21B
にイオン注入処理を行なう。このイオン注入処理は、ヒ
素(As+)イオンの場合、打込み条件を5〜20ke
V、ドーズ量を1×1015〜3×1015/cm2とする
ことができる。また、BF2 +イオンの場合、注入条件5
〜20keV、ドーズ量を1×1015〜3×1015/c
2とすることができる。
Thereafter, as shown in FIG. 1C, a side spacer 20 is formed on the side wall of the gate electrode by a known method, and then the source region 21A and the drain region 21B are formed.
Ion implantation process is performed. In the case of arsenic (As + ) ions, this ion implantation process is performed under the implantation condition of 5 to 20 ke.
V and the dose amount can be set to 1 × 10 15 to 3 × 10 15 / cm 2 . In the case of BF 2 + ions, the implantation condition 5
〜20 keV, dose amount 1 × 10 15 〜3 × 10 15 / c
It can be m 2 .

【0026】次いで、図1(C)に示すように、必要に
応じて反射防止膜として化学気相成長法により酸化膜2
2を50nmの膜厚に形成し、その後、パルスレーザを
シリコン基板11に照射することにより、LDD領域1
9及びソース領域21A,ドレイン領域21Bに注入さ
れたイオンを活性化させる。このパルスレーザによる活
性化アニール処理は、先ず長波長(694nm)のパル
スレーザであるルビーレーザを600mJ/cm2の照
射エネルギーで照射した後、ルビーレーザより短波長
(308nm)のXeClレーザを700mJ/cm2
の照射エネルギーで照射する。
Then, as shown in FIG. 1C, an oxide film 2 is formed as an antireflection film by chemical vapor deposition if necessary.
2 is formed to a film thickness of 50 nm, and thereafter the pulsed laser is applied to the silicon substrate 11 to form the LDD region 1
9 and the ions implanted in the source region 21A and the drain region 21B are activated. The activation annealing treatment by the pulse laser is performed by first irradiating a ruby laser which is a long wavelength (694 nm) pulse laser with an irradiation energy of 600 mJ / cm 2 , and then 700 mJ / cm of a XeCl laser having a shorter wavelength (308 nm) than the ruby laser. cm 2
Irradiate with the irradiation energy of.

【0027】この後の工程は、従来の半導体装置の製造
方法に従い半導体装置を完成させる。なお、以降の工程
において、半導体基板には、600℃以下の熱処理しか
行わないことが重要である。
In the subsequent steps, the semiconductor device is completed according to the conventional method for manufacturing a semiconductor device. In the subsequent steps, it is important that the semiconductor substrate only be subjected to heat treatment at 600 ° C. or lower.

【0028】本実施例においては、ソース領域21A,
ドレイン領域21Bへイオンを打込んだ際に生じた点欠
陥はルビーレーザ照射によりで効果的に減少する。従っ
て、ルビーレーザ照射を行うことで接合を深くすること
なく効果的に点欠陥を低減することができる。このよう
なパルスレーザ照射を行なった場合、逆リーク電流を抑
制することができる。そして、ソース領域21A,ドレ
イン領域21Bの活性化は、XeClレーザ照射により
行うので浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
In this embodiment, the source region 21A,
Point defects generated when ions are implanted into the drain region 21B are effectively reduced by the ruby laser irradiation. Therefore, by performing the ruby laser irradiation, the point defects can be effectively reduced without deepening the junction. When such pulsed laser irradiation is performed, reverse leakage current can be suppressed. Since the source region 21A and the drain region 21B are activated by XeCl laser irradiation, a shallow junction can be maintained, and an ultrahigh-speed integrated circuit composed of minute transistors can be formed.

【0029】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能であり、パルスレーザも上記以
外の組合せが可能である。
Although the embodiment has been described above, the present invention is not limited to this, and various design changes can be made accompanying the gist of the configuration, and the pulse laser can be combined other than the above. .

【0030】また、上記実施例は、MOSトランジスタ
に本発明を適用したが、バイポーラトランジスタに適用
することも勿論可能である。
Further, although the present invention is applied to the MOS transistor in the above embodiment, it is of course possible to apply the present invention to a bipolar transistor.

【0031】[0031]

【発明の効果】本発明によれば、2種類のパルスレーザ
照射のパワーのバランスの最適化を行う事により、表面
付近の高濃度層の活性化と接合境界面付近での欠陥の除
去を行いながら、接合の拡がりを最小限に抑える事が可
能である。従って接合リークの少ない拡散層が得られ低
抵抗かつ浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
According to the present invention, by optimizing the power balance of the two types of pulse laser irradiation, the activation of the high-concentration layer near the surface and the removal of defects near the junction boundary surface are performed. However, it is possible to minimize the spread of the joint. Therefore, a diffusion layer with less junction leakage can be obtained, a low resistance and a shallow junction can be maintained, and an ultrahigh-speed integrated circuit composed of minute transistors can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)〜(C)は本発明の実施例の工程を示す
要部断面図。
FIG. 1A to FIG. 1C are cross-sectional views of essential parts showing steps of an embodiment of the present invention.

【図2】パルスレーザのフォトエネルギーと吸収係数と
の関係を示すグラフ。
FIG. 2 is a graph showing the relationship between the photo energy of a pulsed laser and the absorption coefficient.

【符号の説明】[Explanation of symbols]

11…シリコン基板、 19…LDD領域、 21A…ソース領域、 21B…ドレイン領域。 11 ... Silicon substrate, 19 ... LDD region, 21A ... Source region, 21B ... Drain region.

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板にイオン打込み深さの浅いイ
オン打込み層を形成した後、前記半導体基板表面に2種
類の波長の異なるパルスレーザを照射することを特徴と
する半導体基板の熱処理方法。
1. A heat treatment method for a semiconductor substrate, comprising forming an ion implantation layer having a shallow ion implantation depth on the semiconductor substrate and then irradiating the surface of the semiconductor substrate with two kinds of pulse lasers having different wavelengths.
【請求項2】 前記パルスレーザの照射は、波長の長い
パルスレーザから波長の短いパルスレーザへと行なう請
求項1記載に係る半導体基板の熱処理方法。
2. The heat treatment method for a semiconductor substrate according to claim 1, wherein the irradiation of the pulse laser is performed from a pulse laser having a long wavelength to a pulse laser having a short wavelength.
【請求項3】 前記波長の異なるパルスレーザは、ルビ
ーレーザとXeClレーザの組合せである請求項1又は
請求項2記載の半導体基板の熱処理方法。
3. The heat treatment method for a semiconductor substrate according to claim 1, wherein the pulse lasers having different wavelengths are a combination of a ruby laser and a XeCl laser.
【請求項4】 半導体基板にイオン打込み深さの浅いイ
オン打込み層を形成した後、長波長のパルスレーザを照
射して半導体基板の結晶性の回復させ、次いで短波長の
パルスレーザを照射して前記イオン打込み層の不純物を
活性化させることを特徴とする半導体基板の熱処理方
法。
4. After forming an ion implantation layer having a shallow ion implantation depth on a semiconductor substrate, a long wavelength pulse laser is irradiated to restore the crystallinity of the semiconductor substrate, and then a short wavelength pulse laser is irradiated. A method for heat treating a semiconductor substrate, which comprises activating impurities in the ion-implanted layer.
JP22311592A 1992-08-24 1992-08-24 Heat treatment method for semiconductor substrate Pending JPH0677155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22311592A JPH0677155A (en) 1992-08-24 1992-08-24 Heat treatment method for semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22311592A JPH0677155A (en) 1992-08-24 1992-08-24 Heat treatment method for semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH0677155A true JPH0677155A (en) 1994-03-18

Family

ID=16793060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22311592A Pending JPH0677155A (en) 1992-08-24 1992-08-24 Heat treatment method for semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH0677155A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050115A1 (en) * 1996-06-24 1997-12-31 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
JP2002280548A (en) * 2001-03-21 2002-09-27 Fujitsu Ltd Method for manufacturing filed effect semiconductor device
US7153760B2 (en) * 2003-11-24 2006-12-26 Intel Corporation Using acoustic energy including two lasers to activate implanted species
WO2007015388A1 (en) * 2005-08-03 2007-02-08 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2008244446A (en) * 2007-02-28 2008-10-09 Fuji Electric Device Technology Co Ltd Semiconductor device manufacturing method
KR20180125464A (en) 2016-03-24 2018-11-23 고쿠리쓰다이가쿠호진 규슈다이가쿠 Laser annealing device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050115A1 (en) * 1996-06-24 1997-12-31 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
US6251718B1 (en) 1996-06-24 2001-06-26 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
US6312981B1 (en) 1996-06-24 2001-11-06 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
CN1126150C (en) * 1996-06-24 2003-10-29 松下电器产业株式会社 Method for manufacturing semiconductor device
JP2002280548A (en) * 2001-03-21 2002-09-27 Fujitsu Ltd Method for manufacturing filed effect semiconductor device
US7153760B2 (en) * 2003-11-24 2006-12-26 Intel Corporation Using acoustic energy including two lasers to activate implanted species
WO2007015388A1 (en) * 2005-08-03 2007-02-08 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US7943534B2 (en) 2005-08-03 2011-05-17 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing system
JP2008244446A (en) * 2007-02-28 2008-10-09 Fuji Electric Device Technology Co Ltd Semiconductor device manufacturing method
KR20180125464A (en) 2016-03-24 2018-11-23 고쿠리쓰다이가쿠호진 규슈다이가쿠 Laser annealing device
US10651049B2 (en) 2016-03-24 2020-05-12 Kyushu University, National University Corporation Laser annealing device

Similar Documents

Publication Publication Date Title
JP3211394B2 (en) Method for manufacturing semiconductor device
JP3277533B2 (en) Method for manufacturing semiconductor device
JP3746246B2 (en) Manufacturing method of semiconductor device
US5956603A (en) Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6365476B1 (en) Laser thermal process for fabricating field-effect transistors
KR100511765B1 (en) Fabrication mehtod for reduced-dimension integrated circuits
US4243433A (en) Forming controlled inset regions by ion implantation and laser bombardment
EP0834190A2 (en) Method for shallow junction formation
US20020192914A1 (en) CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
US6555439B1 (en) Partial recrystallization of source/drain region before laser thermal annealing
JP4455441B2 (en) Manufacturing method of semiconductor device
JPS61179578A (en) Making of field effect transistor
JPH0677155A (en) Heat treatment method for semiconductor substrate
JP2002246329A (en) Formation method for very shallow p-n junction of semiconductor substrate
US6040224A (en) Method of manufacturing semiconductor devices
JP3185386B2 (en) Method for manufacturing semiconductor device
JP5103695B2 (en) Method for manufacturing field-effect semiconductor device
JP2821628B2 (en) Method for manufacturing semiconductor device
JP2005302883A (en) Method for manufacturing semiconductor device
JPH05299434A (en) Manufacture of semiconductor device
JPH0521463A (en) Manufacture of thin film transistor
JP2002151431A (en) Method of forming extremely shallow pn junction in semiconductor substrate
JPH0595000A (en) Manufacture of semiconductor device
JPS60106174A (en) Manufacture of mos semiconductor device
JPH05152227A (en) Manufacture of semiconductor device improved diffusion region formation means