JP3143967B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3143967B2
JP3143967B2 JP03193579A JP19357991A JP3143967B2 JP 3143967 B2 JP3143967 B2 JP 3143967B2 JP 03193579 A JP03193579 A JP 03193579A JP 19357991 A JP19357991 A JP 19357991A JP 3143967 B2 JP3143967 B2 JP 3143967B2
Authority
JP
Japan
Prior art keywords
region
amorphous silicon
film
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03193579A
Other languages
Japanese (ja)
Other versions
JPH0521463A (en
Inventor
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP03193579A priority Critical patent/JP3143967B2/en
Publication of JPH0521463A publication Critical patent/JPH0521463A/en
Application granted granted Critical
Publication of JP3143967B2 publication Critical patent/JP3143967B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor.

【0002】[0002]

【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン膜を形成し、このアモルファスシリコン膜にエキシマ
レーザを照射することにより該アモルファスシリコン膜
をポリシリコン化してポリシリコン膜とし、このポリシ
リコン膜のチャネル形成領域を除く部分にリンイオン等
の不純物注入によりソース・ドレイン領域となる不純物
注入領域を形成し、この不純物注入領域を活性化するた
めに再度エキシマレーザを照射し、以下所定の工程を経
て薄膜トランジスタを製造する方法がある。
2. Description of the Related Art In a method of manufacturing a thin film transistor, an amorphous silicon film is formed on an upper surface of an insulating substrate such as a glass substrate, and the amorphous silicon film is irradiated with an excimer laser to convert the amorphous silicon film into polysilicon. A polysilicon film is formed, and an impurity implanted region serving as a source / drain region is formed by implanting impurities such as phosphorus ions into a portion of the polysilicon film other than a channel formation region, and an excimer laser is again applied to activate the impurity implanted region. There is a method of manufacturing a thin film transistor by irradiating and then performing a predetermined process.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン膜をポリシリコン化するためのレーザ照射
と不純物注入領域を活性化するためのレーザ照射の2回
のレーザ照射を行っているので、製造工程数が多いとい
う問題があった。この発明の目的は、製造工程数を少な
くすることのできる薄膜トランジスタの製造方法を提供
することにある。
However, in such a conventional method of manufacturing a thin film transistor, two times of laser irradiation for turning the amorphous silicon film into polysilicon and laser irradiation for activating the impurity implantation region are used. Since laser irradiation is performed, there is a problem that the number of manufacturing steps is large. An object of the present invention is to provide a method for manufacturing a thin film transistor which can reduce the number of manufacturing steps.

【0004】[0004]

【課題を解決するための手段】この発明は、アモルファ
スシリコン膜のチャネル形成領域を除く部分にシリコン
酸化膜を介して不純物を注入して不純物注入領域を形成
し、熱アニール処理を行うことにより、前記アモルファ
スシリコン膜のチャネル形成領域をポリシリコン化する
と同時に前記不純物注入領域を活性化した後に、この上
にゲート絶縁膜を形成するようにしたものである。
SUMMARY OF THE INVENTION The present invention, silicon in a portion except for the channel formation region of the amorphous silicon film
Impurities are implanted through an oxide film to form an impurity-implanted region, and thermal annealing is performed to convert the amorphous silicon film channel formation region into polysilicon and activate the impurity-implanted region. A gate insulating film is formed thereon.

【0005】[0005]

【作用】この発明によれば、アモルファスシリコン膜の
チャネル形成領域を除く部分に不純物注入により不純物
注入領域を形成した後、熱アニール処理を行って、アモ
ルファスシリコン膜のチャネル形成領域をポリシリコン
化すると同時に不純物注入領域を活性化しているので、
ポリシリコン化と活性化とを一度の熱アニール処理で同
時に行うことができ、したがって製造工程数を少なくす
ることができる。
According to the present invention, after forming an impurity-implanted region by impurity implantation in a portion except for a channel-forming region of an amorphous silicon film, a thermal annealing process is performed to convert the amorphous silicon film's channel-forming region into polysilicon. At the same time, since the impurity implantation region is activated,
Polysiliconization and activation can be performed simultaneously by a single thermal annealing process, so that the number of manufacturing steps can be reduced.

【0006】[0006]

【実施例】図1〜図3はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
1 to 3 show the steps of manufacturing a thin film transistor according to an embodiment of the present invention. Therefore, a method for manufacturing a thin film transistor will be described with reference to these drawings in order.

【0007】まず、図1に示すように、ガラス基板等か
らなる絶縁基板1の上面に下地用シリコン酸化膜2を形
成する。次に、下地用シリコン酸化膜2の上面にアモル
ファスシリコン膜3を形成する。次に、アモルファスシ
リコン膜3の上面に表面保護用シリコン酸化膜4を形成
する。次に、アモルファスシリコン膜3のチャネル形成
領域5に対応する部分の表面保護用シリコン酸化膜4の
上面にフォトレジスト膜6をパターン形成する。次に、
フォトレジスト膜6をマスクとしてアモルファスシリコ
ン膜3のチャネル形成領域5の両側にリンイオン等の不
純物注入によりソース・ドレイン領域となる不純物注入
領域7を形成する。
First, as shown in FIG. 1, an underlying silicon oxide film 2 is formed on an upper surface of an insulating substrate 1 made of a glass substrate or the like. Next, an amorphous silicon film 3 is formed on the upper surface of the underlying silicon oxide film 2. Next, a surface protection silicon oxide film 4 is formed on the upper surface of the amorphous silicon film 3. Next, a photoresist film 6 is pattern-formed on the upper surface of the surface protection silicon oxide film 4 at a portion corresponding to the channel formation region 5 of the amorphous silicon film 3. next,
Using the photoresist film 6 as a mask, impurity implantation regions 7 serving as source / drain regions are formed on both sides of the channel formation region 5 of the amorphous silicon film 3 by implanting impurities such as phosphorus ions.

【0008】次に、フォトレジスト膜6および表面保護
用シリコン酸化膜4をエッチングして除去する(図2参
照)。次に、600℃程度の温度下で24時間〜72時
間の熱アニール処理を行うと、アモルファスシリコン膜
3のチャネル形成領域5がポリシリコン化されると同時
に不純物注入領域7が活性化される。このように、アモ
ルファスシリコン膜3のチャネル形成領域5をポリシリ
コン化すると同時に不純物注入領域7を活性化している
ので、ポリシリコン化と活性化とを一度の熱アニール処
理で同時に行うことができ、したがって製造工程数を少
なくすることができる。
Next, the photoresist film 6 and the surface protection silicon oxide film 4 are removed by etching (see FIG. 2). Next, when a thermal annealing process is performed at a temperature of about 600 ° C. for 24 hours to 72 hours, the channel forming region 5 of the amorphous silicon film 3 is converted into polysilicon, and simultaneously the impurity implantation region 7 is activated. In this manner, since the channel formation region 5 of the amorphous silicon film 3 is converted to polysilicon and the impurity implantation region 7 is activated at the same time, the conversion to polysilicon and activation can be performed simultaneously by a single thermal annealing process. Therefore, the number of manufacturing steps can be reduced.

【0009】次に、図3に示すように、全表面に酸化シ
リコンや窒化シリコン等からなるゲート絶縁膜8を形成
する。次に、不純物注入領域7に対応する部分における
ゲート絶縁膜8にコンタクトホール9を形成する。次
に、チャネル形成領域5に対応する部分のゲート絶縁膜
8の上面にアルミニウム等からなるゲート電極10をパ
ターン形成し、同時に、コンタクトホール9を介して不
純物注入領域7と接続されるソース・ドレイン電極11
をゲート絶縁膜8の上面にパターン形成する。かくし
て、薄膜トランジスタが製造される。
Next, as shown in FIG. 3, a gate insulating film 8 made of silicon oxide, silicon nitride or the like is formed on the entire surface. Next, a contact hole 9 is formed in the gate insulating film 8 in a portion corresponding to the impurity implantation region 7. Next, a gate electrode 10 made of aluminum or the like is pattern-formed on the upper surface of the gate insulating film 8 in a portion corresponding to the channel formation region 5, and at the same time, the source / drain connected to the impurity implantation region 7 via the contact hole 9 is formed. Electrode 11
Is formed on the upper surface of the gate insulating film 8 by patterning. Thus, a thin film transistor is manufactured.

【0010】なお、フォトレジスト膜6をマスクとして
アモルファスシリコン膜3にリンイオン等の不純物を注
入すると、アニール処理により不純物に横方向の広がり
が生じる。そこで、図4に示すように、フォトレジスト
膜6の寸法をこの広がりの分だけ大きくしておき、図5
に示すように、アニール処理後にチャネル形成領域5の
チャネル長が所定の長さとなるようにする。
When impurities such as phosphorus ions are implanted into the amorphous silicon film 3 using the photoresist film 6 as a mask, the impurities are expanded in the lateral direction due to the annealing treatment. Therefore, as shown in FIG. 4, the dimension of the photoresist film 6 is increased by the extent of this spread, and
As shown in (2), the channel length of the channel forming region 5 is set to a predetermined length after the annealing process.

【0011】[0011]

【発明の効果】以上説明したように、この発明によれ
ば、アモルファスシリコン膜のチャネル形成領域を除く
部分に不純物注入により不純物注入領域を形成した後、
熱アニール処理を行って、アモルファスシリコン膜のチ
ャネル形成領域をポリシリコン化すると同時に不純物注
入領域を活性化しているので、ポリシリコン化と活性化
とを一度の熱アニール処理で同時に行うことができ、し
たがって製造工程数を少なくすることができる。
As described above, according to the present invention, after an impurity implantation region is formed in a portion of an amorphous silicon film excluding a channel formation region by impurity implantation,
Since the thermal annealing process is performed to convert the amorphous silicon film channel formation region to polysilicon and activate the impurity implantation region at the same time, the polysilicon formation and activation can be performed simultaneously by a single thermal annealing process. Therefore, the number of manufacturing steps can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板上に形成したアモルファスシリ
コン膜のチャネル形成領域を除く部分に不純物注入によ
り不純物注入領域を形成した状態の断面図。
FIG. 1 is a cross-sectional view showing a state in which an impurity implanted region is formed by implanting an impurity into a portion excluding a channel formation region of an amorphous silicon film formed on an insulating substrate in manufacturing a thin film transistor according to one embodiment of the present invention.

【図2】この薄膜トランジスタの製造に際し、熱アニー
ルすることにより、アモルファスシリコン膜のチャネル
形成領域をポリシリコン化すると同時に不純物注入領域
を活性化した状態の断面図。
FIG. 2 is a cross-sectional view showing a state in which a channel forming region of an amorphous silicon film is converted into polysilicon and an impurity implantation region is activated by performing thermal annealing in manufacturing the thin film transistor.

【図3】この薄膜トランジスタの製造に際し、ゲート電
極およびソース・ドレイン電極を形成した状態の断面
図。
FIG. 3 is a cross-sectional view showing a state where a gate electrode and a source / drain electrode are formed in manufacturing the thin film transistor.

【図4】この薄膜トランジスタを実際に製造する際の図
1同様の状態の断面図。
FIG. 4 is a sectional view similar to FIG. 1 when the thin film transistor is actually manufactured.

【図5】この薄膜トランジスタを実際に製造する際の図
2同様の状態の断面図。
FIG. 5 is a sectional view of a state similar to FIG. 2 when the thin film transistor is actually manufactured.

【符号の説明】[Explanation of symbols]

1 絶縁基板 3 アモルファスシリコン膜 5 チャネル形成領域 7 不純物注入領域 DESCRIPTION OF SYMBOLS 1 Insulating substrate 3 Amorphous silicon film 5 Channel formation region 7 Impurity implantation region

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/265 H01L 21/336 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/265 H01L 21/336

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 アモルファスシリコン膜のチャネル形成
領域を除く部分にシリコン酸化膜を介して不純物を注入
して不純物注入領域を形成し、熱アニール処理を行うこ
とにより、前記アモルファスシリコン膜のチャネル形成
領域をポリシリコン化すると同時に前記不純物注入領域
を活性化した後に、この上にゲート絶縁膜を形成するこ
とを特徴とする薄膜トランジスタの製造方法。
An impurity is implanted into a portion of the amorphous silicon film excluding a channel formation region through a silicon oxide film to form an impurity implantation region, and a thermal annealing process is performed to thereby form a channel formation region of the amorphous silicon film. Forming a gate insulating film thereon after activating the impurity-implanted region at the same time as turning the polysilicon into polysilicon.
JP03193579A 1991-07-09 1991-07-09 Method for manufacturing thin film transistor Expired - Fee Related JP3143967B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03193579A JP3143967B2 (en) 1991-07-09 1991-07-09 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03193579A JP3143967B2 (en) 1991-07-09 1991-07-09 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH0521463A JPH0521463A (en) 1993-01-29
JP3143967B2 true JP3143967B2 (en) 2001-03-07

Family

ID=16310350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03193579A Expired - Fee Related JP3143967B2 (en) 1991-07-09 1991-07-09 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3143967B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1401142A (en) 2000-02-15 2003-03-05 松下电器产业株式会社 Method of manufacturing thin-film transistor, and liquid crystal display
KR100666552B1 (en) 2004-06-30 2007-01-09 삼성에스디아이 주식회사 Method of fabricating a semiconductor device and a semiconductor fabricated by the same method
KR100666563B1 (en) 2004-07-05 2007-01-09 삼성에스디아이 주식회사 Method of fabricating a semiconductor device and a semiconductor fabricated by the smae method
KR100685396B1 (en) 2004-07-22 2007-02-22 삼성에스디아이 주식회사 Method of fabricating a semiconductor device and a semiconductor fabricated bt the smae method

Also Published As

Publication number Publication date
JPH0521463A (en) 1993-01-29

Similar Documents

Publication Publication Date Title
JPH05109737A (en) Manufacture of thin film transistor
JP3277533B2 (en) Method for manufacturing semiconductor device
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP3143967B2 (en) Method for manufacturing thin film transistor
JPH0481866B2 (en)
JP3141656B2 (en) Method for manufacturing thin film semiconductor device
JPH0298143A (en) Manufacture of ldd structure polysilicon thin film transistor
JP3211340B2 (en) Method for manufacturing thin film transistor
JPH0797565B2 (en) Method for manufacturing semiconductor device
JP3138841B2 (en) Method for manufacturing MIS field-effect semiconductor device
JP2924016B2 (en) Manufacturing method of MIS type semiconductor device
JP3063207B2 (en) Method for manufacturing thin film transistor
JP2821628B2 (en) Method for manufacturing semiconductor device
JPH0637106A (en) Manufacture of semiconductor device
JP2803925B2 (en) Method for manufacturing semiconductor device
JP3200640B2 (en) Thin film transistor and method of manufacturing the same
JP3075498B2 (en) Method for manufacturing thin film transistor
JPH0472770A (en) Manufacture of semiconductor device
JP3385650B2 (en) Method for manufacturing semiconductor device
JPS6244819B2 (en)
JP3316518B2 (en) Thin film transistor and method of manufacturing the same
JP3052489B2 (en) Method for manufacturing thin film transistor
JP3197669B2 (en) Thin film transistor and method of manufacturing the same
JPH06260498A (en) Thin-film transistor and manufacture thereof
JP2637860B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees