KR100666552B1 - Method of fabricating a semiconductor device and a semiconductor fabricated by the same method - Google Patents

Method of fabricating a semiconductor device and a semiconductor fabricated by the same method Download PDF

Info

Publication number
KR100666552B1
KR100666552B1 KR20040050863A KR20040050863A KR100666552B1 KR 100666552 B1 KR100666552 B1 KR 100666552B1 KR 20040050863 A KR20040050863 A KR 20040050863A KR 20040050863 A KR20040050863 A KR 20040050863A KR 100666552 B1 KR100666552 B1 KR 100666552B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
method
semiconductor
fabricating
device
fabricated
Prior art date
Application number
KR20040050863A
Other languages
Korean (ko)
Other versions
KR20060001706A (en )
Inventor
김용석
카카드라미쉬
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

본 발명은 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는 반도체 소자에 관한 것으로, 기판 위에 비정질 실리콘을 포함하는 실리콘 필름을 PECVD 법 또는 LPCVD법에 의하여 증착하는 단계, 상기 실리콘 필름을 H 2 O 분위기, 일정 온도 하에서 열처리하여 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막 상부에 게이트 절연막을 형성하는 단계, 상기 다결정 실리콘막에 불순물 영역을 형성하여 소스/드레인 영역을 정의하는 단계, 및 상기 불순물 영역을 활성화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법 및 이 방법에 따라 제조되는 반도체 소자를 제공함으로써 기판의 휘어짐이 방지되고 반도체 층을 구성하는 다결정 실리콘이 우수한 반도체 소자를 제공할 수 있다. The present invention relates to a method of producing a semiconductor device and relates to a semiconductor device manufactured by this method, the step of depositing by a silicon film comprising amorphous silicon on a substrate in a PECVD process or LPCVD process, the silicon film, H 2 O atmosphere , to form heat-treated under certain temperature polysilicon film, defining a step, by forming an impurity region in the polysilicon film source / drain region to form a gate insulating film on an upper part of the polysilicon film, and the impurity region by providing the semiconductor devices to be produced according to the production method and a method of a semiconductor device comprising the step of activating it is possible to prevent the bending of the substrate and provides excellent polycrystalline silicon constituting the semiconductor layer semiconductor device.
열처리, 다결정 실리콘 박막, 탑 게이트 구조, 바텀 게이트 구조 Heat treatment, a polycrystalline silicon thin film, a top gate structure, a bottom gate structure

Description

반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는 반도체 소자{METHOD OF FABRICATING A SEMICONDUCTOR DEVICE AND A SEMICONDUCTOR FABRICATED BY THE SAME METHOD} A semiconductor device manufactured by the manufacturing method and a method of a semiconductor device {METHOD OF FABRICATING A SEMICONDUCTOR DEVICE AND A SEMICONDUCTOR FABRICATED BY THE SAME METHOD}

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 의하여 반도체 소자를 제조하는 방법을 순서적으로 도시한 도면들이다. FIG. 1a to 1e are views showing a method of manufacturing a semiconductor device by a first embodiment of the present invention in sequence.

도 2a 내지 도 2e는 본 발명의 제 2 실시예에 의하여 반도체 소자를 제조하는 방법을 순서적으로 도시한 도면들이다. Figure 2a to 2e are views illustrating a method of manufacturing a semiconductor device by a second embodiment of the present invention in sequence.

도 3a 내지 도 3d는 본 발명의 제 3 실시예에 의하여 반도체 소자를 제조하는 방법을 순서적으로 도시한 도면들이다. Figures 3a to 3d are views illustrating a method of manufacturing a semiconductor device by the third embodiment of the present invention in sequence.

도 4는 본 발명의 실시예들에 의하여 제조된 다결정 실리콘 박막의 FWHM을 나타낸 도면이다. Figure 4 is a view showing the FWHM of the polycrystalline silicon thin film fabricated by the embodiments of the present invention.

[산업상 이용분야] [Industrial Field of Application]

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 휘어짐을 방지할 수 있는 반도체 소자의 제조 방법 및 이를 사용하여 제조되는 반 도체 소자에 관한 것이다. The present invention relates to a semiconductor device manufactured by method for manufacturing a semiconductor device in the present invention relates to a method for manufacturing a semiconductor device, more particularly to prevent warping of the substrate and using same.

[종래 기술] [Prior art]

유기 전계 발광 소자를 사용하는 능동형 소자에는 통상적으로 화소 영역과 주변 구동 영역에 전류를 공급하기 위하여 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에는 다결정 실리콘을 사용한다. Active devices include thin film transistors which are commonly used to supply a current to the pixel region and the peripheral drive region in which an organic electroluminescent device (Thin Film Transistor; TFT) is to use polycrystalline silicon.

일반적으로 다결정 실리콘은 비정질 실리콘을 결정화시킴으로써 형성한다. In general, polysilicon is formed by crystallizing the amorphous silicon.

통상의 결정화 방법으로는 결정화 온도를 기준으로 하여 분류되며 500 ℃ 전후로 크게 저온 결정화법과 고온 결정화법으로 나뉘어진다. In a conventional crystallization method it is divided into a low temperature crystallization temperature and crystallization greatly before and after the 500 ℃ are classified on the basis of the crystallization temperature.

저온 결정화법으로는 엑시머 레이저를 사용하는 ELA(Eximer Laser Annealing)법이 주로 사용되며, 엑시머 레이저 어닐링법은 결정화 온도가 450 ℃ 정도에서 공정이 진행되어 유리 기판을 사용할 수 있으나, 제조 비용이 비싸고 기판의 최적 크기가 제한되므로 전체 디스플레이 제조 비용이 상승한다는 단점이 있다. A low temperature crystallization method is mainly used ELA (Eximer Laser Annealing) method using excimer laser, an excimer laser annealing method, but can use a glass substrate having a crystallization temperature the process proceeds at about 450 ℃, the production cost is expensive substrate since the optimum size of the restriction has the disadvantage that across the entire manufacturing cost is increased.

고온 결정화법으로는 고상 열처리법(Solid Phase Crystallization), 급속 열처리법(Rapid Thermal Annealing Process) 등이 있으며, 저비용 열처리 방법을 널리 사용되고 있다. A high-temperature crystallization method is a heat treatment method such as solid phase (Solid Phase Crystallization), rapid thermal annealing method (Rapid Thermal Annealing Process), has been widely used a low-cost heat-treating process.

그러나, 고상 열처리법은 600 ℃ 이상에서 20 시간 이상 가열하여 결정화하여야 하므로 결정화된 다결정 실리콘에 결정 결함(defect)이 많이 포함되어 충분한 전계 이동도를 얻을 수 없으며 열처리 공정 중 기판이 변형되기 쉽고 결정화 온도를 낮추는 경우에는 생산성이 떨어진다는 단점이 있다. However, the solid-phase heat treatment process, so to be crystallized by heating at least 20 hours at more than 600 ℃ liable to not be obtained contain many crystal defects (defect) in the crystallized polycrystalline silicon sufficient electric field mobility of the substrate during the heat treatment process variant crystallization temperature If there is a disadvantage in lowering the productivity is poor. 또한, 고온의 결정화 온도 를 사용하기 때문에 유리 기판을 사용할 수 없다는 단점이 있다. In addition, there is a disadvantage not to use the glass substrate due to the use of the crystallization temperature of the high temperature.

한편, 급속 열처리법(RTA)은 비교적 짧은 시간에 공정이 이루어질 수 있으나 심한 열충격으로 인하여 기판이 변형되기 쉽고 결정화된 다결정 실리콘의 전기적 특성이 좋지 않다는 단점이 있다. On the other hand, rapid thermal annealing method (RTA) has a disadvantage in this process may be made relatively short time, but because of the severe thermal shock does poor electrical properties of the substrate is liable to be deformed crystallized polycrystalline silicon.

따라서, 능동형 소자의 제조 비용을 절감하기 위해서는 결정화시 비용이 저렴한 고온 열처리법을 사용할 필요성이 있으나 저비용의 유리 기판을 사용하면서도 기판의 휘어짐과 같은 문제점이 발생하지 않으며 결정성도 우수한 고온 열처리법을 개발할 필요성이 있다. Thus, the active matrix to a device to reduce the manufacturing cost, but there is a need for a high temperature heat treatment method less expensive crystallization not a problem, such as the, while using a glass substrate of a low cost substrate bowing occurs a need to develop a decision Chengdu excellent high-temperature heat treatment method there is.

본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 결정성이 우수한 다결정 실리콘을 결정화함과 동시에 결정화시 고온의 결정화 온도에 의한 기판의 휘어짐을 방지할 수 있는 반도체 소자의 제조 방법 및 이를 사용하여 제조되는 반도체 소자를 제공하는 것이다. Semiconductor element in the present invention can prevent warpage of a substrate by as been made, the crystallization temperature in the crystallization at the same time as an object of the present invention is to crystallize the polycrystalline silicon having excellent crystallinity of the high temperature to solve the problems as described above method of manufacturing and to provide a semiconductor device produced by using this.

본 발명은 상기한 목적을 달성하기 위하여, 본 발명은 For the invention to accomplish the above object, the present invention

기판 위에 비정질 실리콘을 포함하는 실리콘 필름을 PECVD 법 또는 LPCVD법에 의하여 증착하는 단계; By depositing a silicon film comprising amorphous silicon on a PECVD method or the LPCVD method on the substrate;

상기 실리콘 필름을 H 2 O 분위기, 일정 온도 하에서 열처리하여 다결정 실리콘막을 형성하는 단계; Forming by heat-treating the silicon film under a H 2 O atmosphere, constant temperature polysilicon film;

상기 다결정 실리콘막 상부에 게이트 절연막을 형성하는 단계; Forming a polysilicon film on a gate insulating film thereon;

상기 다결정 실리콘막에 불순물 영역을 형성하는 단계; Forming an impurity region in the polysilicon film; And

상기 불순물 영역을 활성화하는 단계 Activating said impurity region

를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다. To provide a method of manufacturing a semiconductor device comprising.

또한, 본 발명은 In addition, the present invention

기판 위에 비정질 실리콘을 포함하는 실리콘 필름을 LPCVD 법 또는 PECVD 법으로 증착하는 단계; Depositing a silicon film comprising amorphous silicon as a LPCVD method or a PECVD method on the substrate;

상기 실리콘 필름을 불순물로 도핑하여 소스/드레인 영역을 정의하는 단계; Defining a source / drain region by doping the silicon film with an impurity;

상기 비정질 실리콘을 패터닝하여 반도체 층을 형성하는 단계; The step of patterning the amorphous silicon semiconductor layer;

상기 반도체 층에 상부에 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계; Forming an upper gate insulating film over the entire surface of the substrate on the semiconductor layer;

상기 게이트 절연막 상부에 상기 반도체 층의 채널 영역에 대응하는 게이트 전극을 형성하는 단계; Forming a gate electrode corresponding to a channel region of the semiconductor layer above the gate insulating film; And

H 2 O 분위기, 일정 온도 하에서 열처리하여 상기 비정질 실리콘을 결정화함과 동시에 불순물을 활성화하는 단계 H 2 O atmosphere, activating the impurities and at the same time by heat treatment under a constant temperature of crystallizing the amorphous silicon

를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다. To provide a method of manufacturing a semiconductor device comprising.

또한, 본 발명은 In addition, the present invention

기판 위에 게이트 전극을 형성하는 단계; Forming a gate electrode on a substrate;

상기 게이트 전극 상부에 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계; Forming a gate insulating film over the entire surface of the substrate with the gate electrode thereon;

상기 게이트 절연막 상부에 비정질 실리콘을 포함하는 실리콘 필름을 LPCVD 법 또는 PECVD 법으로 증착하는 단계; Depositing a silicon film which contains the upper amorphous silicon on the gate insulating film by LPCVD method or a PECVD method;

포토레지스트를 사용하여 불순물을 상기 실리콘 필름에 침투시켜 소스/드레인 영역을 정의하는 단계; Using the photoresist to penetration of impurities into the silicon film defining a source / drain region; And

포토레지스트를 제거한 후 H 2 O 분위기, 일정 온도 하에서 열처리하여 상기 비정질 실리콘을 결정화함과 동시에 불순물을 활성화하는 단계 After removal of the photoresist by heat treating at the same time activate the impurities and also crystallizing the a-Si under a H 2 O atmosphere, constant temperature

를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다. To provide a method of manufacturing a semiconductor device comprising.

또한, 본 발명은 In addition, the present invention

위의 방법에 의하여 제조되는 반도체 소자가 박막 트랜지스터인 것을 특징으로 한다. That the semiconductor device produced by the method of the above thin-film transistor is characterized.

이하, 본 발명을 첨부하는 도면을 참조하여 더욱 상세히 설명한다. With reference to the accompanying drawings the present invention will be described in more detail.

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 반도체 장치를 제조하는 방법을 순서적으로 도시한 도면들이다. FIG. 1a to 1e are views showing a method of manufacturing the semiconductor device according to the first embodiment of the present invention in sequence.

먼저, 도 1a를 참조하면, 기판(10) 상에 비정질 실리콘 또는 비정질 실리콘을 다량으로 함유하는 실리콘 필름(12)을 증착한다. First, referring to Figure 1a, to deposit a silicon film (12) containing an amorphous silicon or amorphous silicon in a large amount on the substrate 10. 이때, 기판(10)으로는 통상적으로 사용되는 절연성이며 투명한 유리 기판을 사용한다. At this time, the substrate 10 as is the insulation commonly used uses a transparent glass substrate.

실리콘 필름의 증착 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 통상의 증착 방법을 사용한다. The deposition methods include using a conventional deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or LPCVD (Low Pressure Chemical Vapor Deposition) of silicon films. PECVD 법은 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행한다. The PECVD process is carried out using SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃. 또한, LPCVD는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행한다. Furthermore, LPCVD is carried out using a Si 2 H 6 + Ar in 0.2 ~ 0.4 Torr at a temperature of around 400 to 500 ℃.

이때, 상기 비정질 실리콘 필름을 증착하기 전에 기판 상에 기판으로부터 발생하는 오염물 등이 실리콘 필름으로 확산되는 것을 막거나 실리콘 필름과 기판 사이의 계면 특성을 개선하기 위하여 SiNx 또는 SiO 2 등의 버퍼층을 더 형성할 수 있다. At this time, the forming further a buffer layer such as SiNx or SiO 2 to the film that such contaminants generated from a substrate on the substrate before depositing the amorphous silicon film is diffused into the silicon film or to improve the interface characteristics between the silicon film and the substrate can do.

그리고 나서, 도 1b에 도시한 바와 같이, 상기 비정질 실리콘 또는 비정질 실리콘을 다량 포함하는 실리콘 필름(12)을 열처리한다. Then, as shown in Figure 1b, and heat treating the silicon film 12 including a large amount of the amorphous silicon or amorphous silicon. 이때, 실리콘 필름에 열이 가하지는 경우 비정질 실리콘이 녹음과 동시에 냉각되면서 다결정 실리콘이 결정화한 후 패터닝하여 반도체층(12a)을 형성한다. At this time, if the column is not subject to the silicon film is patterned after the amorphous silicon is cooled while at the same time as recording the polysilicon is crystallized to form the semiconductor layer (12a).

본 발명에서는 열처리 공정으로는 RTA(Rapid Thermal Annealing) 또는 로(Furnace)와 같은 통상의 고온 열처리 공정에서 사용되는 방법을 사용하나, 열처리 분위기를 종래에는 비활성인 N 2 또는 O 2 분위기에서 열처리를 진행하였으나 본 발명에서는 H 2 O 분위기에서 열처리를 진행한다. As in the present invention, the heat-treating step is conducted for a conventional high-temperature one using the method used in the heat treatment step, heat treatment, the heat treatment atmosphere in the prior art, inert N 2 or O 2 atmosphere, such as RTA (Rapid Thermal Annealing), or a (Furnace) Although the present invention proceeds to a heat treatment in H 2 O atmosphere.

H 2 O 분위기에서 열처리를 하는 경우에는 N 2 또는 O 2 분위기에서 열처리하는 경우보다 동일 온도라면 열처리 시간이 단축되고, 동일 시간이라면 열처리 온도가 감소된다. When the heat treatment in H 2 O atmosphere, if the same temperature than if heat treated in N 2 or O 2 atmosphere, the heat treatment time is shortened, if the same time reduces the heat treatment temperature.

특히, 종래의 경우에는 투명 절연 기판인 유리와 같은 경우 고온에서 기판이 휘어지는 문제점이 발생하나 본 발명과 같이 열처리 온도를 감소시킬 수 있는 경우 에는 기판의 휘어짐을 방지할 수 있다. In particular, when reducing the heat treatment temperature, such as the case of the prior art, a problem occurs when the substrate is warped at a high temperature, such as a transparent glass insulating substrate of this invention, it is possible to prevent warpage of the substrate.

본 발명에서의 열처리 온도는 550 내지 750 ℃인 것이 바람직하며, 더욱 바람직하기로는 600 내지 710 ℃인 것이 바람직하다. The heat treatment temperature in the present invention preferably is a 550 to 750 ℃ ​​is preferred, and is more preferably 600 to 710 ℃. 550 ℃ 이하인 경우에는 결정화 수행되지 않고, 750 ℃ 이상인 경우에는 기판이 휘어질 가능성이 있으므로 바람직하지 않다. Or more or less 550 ℃ has not perform crystallization, 750 ℃ ​​is not preferable because there is a possibility of the substrate is bent. 또한, 600 내지 710 ℃ 사이의 온도에서는 적절한 열처리 시간으로 우수한 다결정 실리콘을 얻을 수 있으므로 더욱 바람직하다. Further, in the temperature range between 600 to 710 ℃ is more preferable because it can obtain superior polycrystalline silicon with the appropriate heat treatment time.

그리고, H 2 O의 압력은 10,000 내지 2 MPa인 것이 바람직하며, 결정화 속도가 압력에 비례하기 때문에 너무 압력이 낮은 경우에는 결정화 속도가 작아 열처리 시간이 길어지며 이에 따라 기판에 영향을 줄 수 있어 바람직하지 않고, 너무 고압인 경우에는 폭발의 위험이 있으므로 10,000 내지 2 MPa의 압력에서 열처리하는 것이 바람직하다. Then, the pressure of H 2 O are preferred, and preferably in the 10,000 to 2 MPa, there is the crystallization rate could be too low a pressure proportional to the pressure, it becomes the heat treatment time increases the smaller the crystallization rate The effect on the substrate in accordance If not, the too high pressure is there may be a risk of explosion is desirable to heat treatment at a pressure of from 10,000 to 2 MPa.

한편, 상기 증착되는 실리콘 필름의 2,000 Å 이하로 증착하면 무방하나, 두께는 두께가 얇을수록 결정화가 용이하나 너무 얇은 경우에는 다결정 실리콘이 박막트랜지스터를 형성하는 경우 소자의 특성에 영향을 줄 수 있으므로 300 내지 1,000 Å의 두께로 증착하는 것이 바람직하다. On the other hand, the When vapor deposition to 2,000 Å or less of the silicon film to be the case mubang one, the crystallization is easy one too thin, the more the thickness is as thin thickness, may affect the characteristics of the element if the polycrystalline silicon forming the thin film transistor 300 to deposit to a thickness of 1,000 Å is preferred.

그리고 나서, 도 1c에 도시한 바와 같이, 상기 반도체층(12a)에 SiO 2 또는 SiNx로 게이트 절연막(14)을 형성하고, 도 1d에 도시한 바와 같이, 게이트 전극(16)을 반도체 층(12a)의 액티브 채널 영역(100c)에 대응하도록 형성한다. Then, as shown in Figure 1c, to form a gate insulation film 14 of SiO 2 or SiNx on the semiconductor layer (12a), as shown in Figure 1d, a gate electrode 16, a semiconductor layer (12a ) of the form so as to correspond to the active channel region (100c).

상기 게이트 전극(16)을 마스크로 하여 이온을 도핑하여 소스/드레인 영역(100a, 100b)을 형성하고, 도 1e에 도시된 바와 같이, 엑시머 레이저 어닐링법(ELA), RTA 또는 로(Furnce)에서 열처리 공정, 바람직하기로는 RTA 또는 로(Furnce)에서 열처리 공정으로 상기 이온이 도핑된 반도체 층(12a)을 활성화시킨다. And forming the doped ions to the gate electrode 16 as a mask, source / drain regions (100a, 100b), as shown in FIG. 1e, in the excimer laser annealing method (ELA), RTA, or as (Furnce) to activate the heat-treating step, preferably, or by RTA (Furnce) said ion-doped semiconductor layer (12a) by a heat treatment step in.

계속해서, 상기 게이트 전극(16) 상부에 기판 전면에 걸쳐 SiO 2 또는 SiNx와 같은 층간 절연막을 형성한 후 소스/드레인 영역(100a, 100b)가 노출되도록 상기 층간 절연막을 패턴하고, 소스/드레인 전극을 형성하여 반도체 소자를 완성한다. Subsequently, the gate electrode 16. After forming the interlayer dielectric film such as SiO 2 or SiNx over the substrate over the entire surface of the upper source / drain region (100a, 100b) is exposed and the pattern of the interlayer insulating film, source / drain electrodes the formed to complete the semiconductor device.

한편, 도 2a 내지 도 2e는 본 발명의 제 2 실시예에 의하여 반도체 장치를 제조하는 방법을 순서적으로 도시한 도면들이다. On the other hand, FIG. 2a to 2e are views illustrating a method of manufacturing the semiconductor device by the second embodiment of the present invention in sequence. 도 2a 내지 도 2e를 참조하여, 본 발명의 제 2 실시예를 설명한다. Reference to Figures 2a-2e, a description of a second embodiment of the present invention.

도 2a를 참조하면, 먼저, 기판(20) 상에 비정질 실리콘 또는 비정질 실리콘을 다량으로 함유하는 실리콘 필름(22)을 증착한다. Referring to Figure 2a, first, to deposit a silicon film (22) containing an amorphous silicon or amorphous silicon in a large amount on the substrate 20. 이때, 기판(20)으로는 통상적으로 사용되는 절연성이며 투명한 유리 기판을 사용한다. At this time, the substrate 20 as is the insulation commonly used uses a transparent glass substrate.

실리콘 필름의 증착 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 통상의 증착 방법을 사용한다. The deposition methods include using a conventional deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or LPCVD (Low Pressure Chemical Vapor Deposition) of silicon films. PECVD 법은 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행한다. The PECVD process is carried out using SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃. 또한, LPCVD는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행한다. Furthermore, LPCVD is carried out using a Si 2 H 6 + Ar in 0.2 ~ 0.4 Torr at a temperature of around 400 to 500 ℃.

이때, 상기 비정질 실리콘 필름을 증착하기 전에 기판 상에 기판으로부터 발 생하는 오염물 등이 실리콘 필름으로 확산되는 것을 막거나 실리콘 필름과 기판 사이의 계면 특성을 개선하기 위하여 SiNx 또는 SiO 2 등의 버퍼층을 더 형성할 수 있다. At this time, further, a buffer layer such as SiNx or SiO 2 film that such contaminants occur from the substrate on the substrate before depositing the amorphous silicon film is diffused into the silicon film or to improve the interface characteristics between the silicon film and the substrate It can be formed.

그리고 나서, 상기 실리콘 필름(22) 중 추후 공정에서 소스/드레인 영역(200a, 200b)에 해당하는 영역을 제외하고 채널 영역(200c)에 포토레지스트를 도포한 후 불순물로 이온 주입을 시행한다. Then, after the exception of the area corresponding to the source / drain regions (200a, 200b) in a later step of the silicon film 22 and a photoresist is applied to the channel region (200c) is performed by ion implantation of impurities.

도 2b에 도시된 바와 같이, 포토레지스트를 리소그래피 등의 방법으로 제거한 후 상기 불순물이 도핑되어 있는 실리콘 필름(22)을 패터닝한다. As shown in Figure 2b, after removing the photo resist, for example by lithographic patterning of the silicon film 22 it is doped with the impurity.

이어서, 도 2c에 도시된 바와 같이 상기 패터닝된 실리콘 필름(22) 상부에 SiO 2 또는 SiNx와 같은 무기 절연막으로 게이트 절연막을 형성한다. Then, a gate insulating film of an inorganic insulating film such as SiO 2 or SiNx on top of the patterned silicon film 22 as shown in Figure 2c.

계속해서, 도 2d에 도시된 바와 같이, 상기 채널 영역(200c)에 해당하는 영역에 게이트(26)를 형성하고, 열처리를 시행한다. Subsequently, to form the gate 26 in the area corresponding to the channel region (200c), as shown in Figure 2d, and subjected to a heat treatment.

이때, 열처리 공정시 소스/드레인 영역(200a, 200b)에 도핑되어 있는 불순물이 활성화됨과 동시에 비정질 실리콘을 포함하는 실리콘 필름(22)이 결정화되어 다결정 실리콘 막(22a)으로 된다. At this time, soon as the heat treatment process when the impurity is doped into the source / drain regions (200a, 200b) are activated at the same time crystallize the silicon film 22 containing the amorphous silicon is a polycrystalline silicon film (22a).

본 발명에서는 열처리 공정으로는 RTA(Rapid Thermal Annealing)과 같은 통상의 고온 열처리 공정에서 사용되는 방법을 사용하나, 열처리 분위기를 종래에는 비활성인 N 2 또는 O 2 분위기에서 열처리를 진행하였으나 본 발명에서는 H 2 O 분위기에서 열처리를 진행한다. In the present invention, the heat treatment process to one using the method used in the conventional high temperature heat treatment step, such as RTA (Rapid Thermal Annealing), heat treatment atmosphere prior art, but proceeds to a heat treatment in the inert N 2 or O 2 atmosphere in the present invention, H in 2 O atmosphere, the process proceeds to a heat treatment.

H 2 O 분위기에서 열처리를 하는 경우에는 N 2 또는 O 2 분위기에서 열처리하는 경우보다 동일 온도라면 열처리 시간이 단축되고, 동일 시간이라면 열처리 온도가 감소된다. When the heat treatment in H 2 O atmosphere, if the same temperature than if heat treated in N 2 or O 2 atmosphere, the heat treatment time is shortened, if the same time reduces the heat treatment temperature.

특히, 종래의 경우에는 투명 절연 기판인 유리와 같은 경우 고온에서 기판이 휘어지는 문제점이 발생하나 본 발명과 같이 열처리 온도를 감소시킬 수 있는 경우에는 기판의 휘어짐을 방지할 수 있다. In particular, when reducing the heat treatment temperature, such as the case of the prior art, a problem occurs when the substrate is warped at a high temperature, such as a transparent glass insulating substrate of this invention, it is possible to prevent warpage of the substrate.

본 발명에서의 열처리 온도는 550 내지 750 ℃인 것이 바람직하며, 더욱 바람직하기로는 600 내지 710 ℃인 것이 바람직하다. The heat treatment temperature in the present invention preferably is a 550 to 750 ℃ ​​is preferred, and is more preferably 600 to 710 ℃. 550 ℃ 이하인 경우에는 결정화 수행되지 않고, 750 ℃ 이상인 경우에는 기판이 휘어질 가능성이 있으므로 바람직하지 않다. Or more or less 550 ℃ has not perform crystallization, 750 ℃ ​​is not preferable because there is a possibility of the substrate is bent. 또한, 600 내지 710 ℃ 사이의 온도에서는 적절한 열처리 시간으로 우수한 다결정 실리콘을 얻을 수 있으므로 더욱 바람직하다. Further, in the temperature range between 600 to 710 ℃ is more preferable because it can obtain superior polycrystalline silicon with the appropriate heat treatment time.

그리고, H 2 O의 압력은 10,000 내지 2 MPa인 것이 바람직하며, 결정화 속도가 압력에 비례하기 때문에 너무 압력이 낮은 경우에는 결정화 속도가 작아 열처리 시간이 길어지며 이에 따라 기판에 영향을 줄 수 있어 바람직하지 않고, 너무 고압인 경우에는 폭발의 위험이 있으므로 10,000 내지 2 MPa의 압력에서 열처리하는 것이 바람직하다. Then, the pressure of H 2 O are preferred, and preferably in the 10,000 to 2 MPa, there is the crystallization rate could be too low a pressure proportional to the pressure, it becomes the heat treatment time increases the smaller the crystallization rate The effect on the substrate in accordance If not, the too high pressure is there may be a risk of explosion is desirable to heat treatment at a pressure of from 10,000 to 2 MPa.

한편, 상기 증착되는 실리콘 필름(22)이 2,000 Å 이하로 증착되면 무방하나, 두께는 두께가 얇을수록 결정화가 용이하나 너무 얇은 경우에는 다결정 실리콘이 박막트랜지스터를 형성하는 경우 소자의 특성에 줄 수 있으므로 300 내지 1,000 Å의 두께로 증착하는 것이 바람직하다. On the other hand, a silicon film 22 in which the deposition is mubang After evaporation to less than 2,000 Å, the thickness can give the characteristics of the element if the more the thickness is thin, crystallization is easily formed when one is too thin, the polycrystalline silicon thin film transistor be deposited to a thickness of 300 to 1,000 Å is preferred.

이상과 같은 공정을 진행함으로써 다결정 실리콘을 형성할 수 있으나, 본 발명에서는 형성된 다결정 실리콘의 결합(defect)을 감소시키기 위하여 1번 더 열처리 공정을 진행할 수 있다. By proceeding the steps described above, but can be formed of polycrystalline silicon, it is possible to proceed with the further heat treatment step 1 in order to reduce the coupling (defect) of the polycrystalline silicon formed in the present invention.

상기 열처리 공정은 엑시머 레이저 어닐링(Eximer Laser Annealing)법 또는 로(furnace)에서 열을 가하여 진행할 수 있다. The heat treatment step may be carried out by heating in the excimer laser annealing (Eximer Laser Annealing) method or by (furnace).

계속해서, 도 2e에 도시된 바와 같이, 상기 게이트(26) 상부에 기판 전면에 걸쳐 층간 절연막(28)을 형성하고 소스/드레인 영역(200a, 200b)이 개구되도록 층간 절연막(28) 및 게이트 절연막(26)을 식각하여 콘택홀을 형성하고, 상기 콘택홀에 금속을 충전시켜 소스/드레인 전극(29a, 29b)을 형성하여 박막 트랜지스터를 완성한다. Subsequently, as shown in Figure 2e, the gate (26) forming an interlayer insulating film 28 over the substrate over the entire surface of the upper portion and the source / drain regions (200a, 200b), the interlayer insulating film 28 and gate insulating film such that the opening by etching 26 to form the contact holes, and charges the metal in the contact holes to complete the thin film transistor to form a source / drain electrodes (29a, 29b).

도 3a 내지 도 3d는 본 발명의 제 3 실시예에 의하여 반도체 장치를 제조하는 방법을 순서적으로 도시한 도면들이다. Figures 3a to 3d are views illustrating a method of manufacturing the semiconductor device by the third embodiment of the present invention in sequence. 도 3a 내지 도 3d를 참조하여 본 발명의 제 3 실시예에 따른 반도체 소자의 제조 방법을 설명한다. Figures 3a to 3d will be described with reference to FIG method for manufacturing a semiconductor device according to a third embodiment of the present invention.

도 3a를 참조하면, 먼저, 기판(30) 위에 게이트 전극(36)을 패턴하여 형성한다. Referring to Figure 3a, it is formed first, and the pattern of the gate electrode 36 on the substrate 30. 이때, 기판(30)으로는 통상적으로 사용되는 절연성이며 투명한 유리 기판을 사용한다. At this time, the substrate 30 as is the insulation commonly used uses a transparent glass substrate.

이때, 기판(30) 하부에는 이때, 상기 기판(30) 상에 기판으로부터 발생하는 오염물 등이 확산되는 것을 막거나 계면 특성을 개선하기 위하여 SiNx 또는 SiO 2 등 의 버퍼층을 더 형성할 수 있다. At this time, it is possible to further form a buffer layer such as SiNx or SiO 2 to the substrate 30, the lower film from being diffused this case, contaminants such as generated from a substrate on the substrate 30, or to improve the interface properties.

이어서, SiO 2 또는 SiNx와 같은 무기 절연막으로 게이트 절연막(34)을 게이트 전극(36) 상부에 기판(30) 전면에 걸쳐 형성한다. Then, it formed over the gate insulating film 34 in the inorganic insulating film such as SiO 2 or SiNx on the front-side gate electrode 36, the substrate 30 thereon.

계속해서, 도 3b에 도시된 바와 같이, 상기 게이트 절연막(34) 상부에 비정질 실리콘 또는 비정질 실리콘을 다량으로 함유하는 실리콘 필름(32)을 증착한다. Subsequently, as shown in Figure 3b, to deposit a silicon film (32) containing an amorphous silicon or amorphous silicon on an upper part of the gate insulating film 34 in a large amount.

실리콘 필름의 증착 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 통상의 증착 방법을 사용한다. The deposition methods include using a conventional deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or LPCVD (Low Pressure Chemical Vapor Deposition) of silicon films. PECVD 법은 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행한다. The PECVD process is carried out using SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃. 또한, LPCVD는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행한다. Furthermore, LPCVD is carried out using a Si 2 H 6 + Ar in 0.2 ~ 0.4 Torr at a temperature of around 400 to 500 ℃.

그리고 나서, 도 3c에 도시된 바와 같이, 상기 실리콘 필름(32) 중 추후 공정에서 소스/드레인 영역(300a, 300b)에 해당하는 영역을 제외하고 채널 영역(300c)에 포토레지스트를 도포한 후 불순물로 이온 주입을 시행한다. Then, after the exception of the sphere corresponding to the source / drain regions (300a, 300b) in a later step of the silicon film 32 as shown in Figure 3c, and a photoresist is applied to the channel region (300c) of impurities to effect ion implantation.

이어서, 열처리를 시행한다. Then, subjected to a heat treatment. 이때, 열처리 공정시 소스/드레인 영역(300a, 300b)에 도핑되어 있는 불순물이 활성화됨과 동시에 비정질 실리콘을 포함하는 실리콘 필름(32)이 결정화되어 다결정 실리콘 막(32a)으로 된다. At this time, soon as the heat treatment process when the impurity is doped into the source / drain regions (300a, 300b) are activated at the same time crystallize the silicon film 32 containing the amorphous silicon is a polycrystalline silicon film (32a).

본 발명에서는 열처리 공정으로는 RTA(Rapid Thermal Annealing)과 같은 통상의 고온 열처리 공정에서 사용되는 방법을 사용하나, 열처리 분위기를 종래에는 비활성인 N 2 또는 O 2 분위기에서 열처리를 진행하였으나 본 발명에서는 H 2 O 분위기 에서 열처리를 진행한다. In the present invention, the heat treatment process to one using the method used in the conventional high temperature heat treatment step, such as RTA (Rapid Thermal Annealing), heat treatment atmosphere prior art, but proceeds to a heat treatment in the inert N 2 or O 2 atmosphere in the present invention, H in 2 O atmosphere, the process proceeds to a heat treatment.

H 2 O 분위기에서 열처리를 하는 경우에는 N 2 또는 O 2 분위기에서 열처리하는 경우보다 동일 온도라면 열처리 시간이 단축되고, 동일 시간이라면 열처리 온도가 감소된다. When the heat treatment in H 2 O atmosphere, if the same temperature than if heat treated in N 2 or O 2 atmosphere, the heat treatment time is shortened, if the same time reduces the heat treatment temperature.

특히, 종래의 경우에는 투명 절연 기판인 유리와 같은 경우 고온에서 기판이 휘어지는 문제점이 발생하나 본 발명과 같이 열처리 온도를 감소시킬 수 있는 경우에는 기판의 휘어짐을 방지할 수 있다. In particular, when reducing the heat treatment temperature, such as the case of the prior art, a problem occurs when the substrate is warped at a high temperature, such as a transparent glass insulating substrate of this invention, it is possible to prevent warpage of the substrate.

본 발명에서의 열처리 온도는 550 내지 750 ℃인 것이 바람직하며, 더욱 바람직하기로는 600 내지 710 ℃인 것이 바람직하다. The heat treatment temperature in the present invention preferably is a 550 to 750 ℃ ​​is preferred, and is more preferably 600 to 710 ℃. 550 ℃ 이하인 경우에는 결정화 수행되지 않고, 750 ℃ 이상인 경우에는 기판이 휘어질 가능성이 있으므로 바람직하지 않다. Or more or less 550 ℃ has not perform crystallization, 750 ℃ ​​is not preferable because there is a possibility of the substrate is bent. 또한, 600 내지 710 ℃ 사이의 온도에서는 적절한 열처리 시간으로 우수한 다결정 실리콘을 얻을 수 있으므로 더욱 바람직하다. Further, in the temperature range between 600 to 710 ℃ is more preferable because it can obtain superior polycrystalline silicon with the appropriate heat treatment time.

그리고, H 2 O의 압력은 10,000 내지 2 MPa인 것이 바람직하며, 결정화 속도가 압력에 비례하기 때문에 너무 압력이 낮은 경우에는 결정화 속도가 작아 열처리 시간이 길어지며 이에 따라 기판에 영향을 줄 수 있어 바람직하지 않고, 너무 고압인 경우에는 폭발의 위험이 있으므로 10,000 내지 2 MPa의 압력에서 열처리하는 것이 바람직하다. Then, the pressure of H 2 O are preferred, and preferably in the 10,000 to 2 MPa, there is the crystallization rate could be too low a pressure proportional to the pressure, it becomes the heat treatment time increases the smaller the crystallization rate The effect on the substrate in accordance If not, the too high pressure is there may be a risk of explosion is desirable to heat treatment at a pressure of from 10,000 to 2 MPa.

한편, 상기 증착되는 실리콘 필름(32)이 2,000 Å 이하로 증착되면 무방하나, 두께는 두께가 얇을수록 결정화가 용이하나 너무 얇은 경우에는 다결정 실리콘 이 박막트랜지스터를 형성하는 경우 소자의 특성에 줄 수 있으므로 300 내지 1,000 Å의 두께로 증착하는 것이 바람직하다. On the other hand, a silicon film 32 in which the deposition is mubang After evaporation to less than 2,000 Å, the thickness can give the characteristics of the element if the more the thickness is thin, crystallization is easily formed when one is too thin, the polycrystalline silicon thin film transistor be deposited to a thickness of 300 to 1,000 Å is preferred.

이상과 같은 공정을 진행함으로써 다결정 실리콘을 형성할 수 있으나, 본 발명에서는 형성된 다결정 실리콘의 결합(defect)을 감소시키기 위하여 1번 더 열처리 공정을 진행할 수 있다. By proceeding the steps described above, but can be formed of polycrystalline silicon, it is possible to proceed with the further heat treatment step 1 in order to reduce the coupling (defect) of the polycrystalline silicon formed in the present invention.

상기 열처리 공정은 엑시머 레이저 어닐링(Eximer Laser Annealing)법 또는 로(furnace)에서 열을 가하여 진행할 수 있다. The heat treatment step may be carried out by heating in the excimer laser annealing (Eximer Laser Annealing) method or by (furnace).

계속해서, 도 3d에 도시된 바와 같이, 상기 다결정 실리콘막(32a) 상부에 기판 전면에 걸쳐 금속을 적층하고 패터닝하여 소스/드레인 전극(39a, 39b)을 형성하여 반도체 소자를 제조한다. Next, FIG manufacturing a semiconductor device, by forming the polycrystalline silicon film (32a) laminated to a metal substrate over the entire surface of the upper and patterned source / drain electrodes (39a, 39b), as shown in 3d.

본 발명에서는 상기 반도체 소자로서는 박막 트랜지스터가 바람직하고, 상기 박막 트랜지스터의 구조로는 게이트 전극(36)이 다결정 실리콘막(32a) 층 상부에 형성되는 탑 게이트(top gate)형 구조의 박막 트랜지스터 또는 게이트 전극(36)이 다결정 실리콘 막(32a)층 하부에 형성되는 바텀 게이트(bottom gate)형 구조의 박막 트랜지스터 모두를 구현할 수 있다. In the present invention, the semiconductor element as the thin film transistor preferably, the structure of the thin film transistor includes a gate electrode 36, a thin film transistor or the gate of a top-gate (top gate) structure can be formed over the polysilicon layer film (32a) electrode 36. this can be implemented both bottom gate (bottom gate) structure of a thin film transistor formed on polycrystalline silicon film (32a) the lower layer.

이하, 본 발명의 바람직한 실시예를 제시한다. Hereinafter, we present a preferred embodiment of the present invention. 다만, 하기하는 실시예는 본 발명을 잘 이해하기 위하여 제시되는 것일 뿐 본 발명이 하기하는 실시예에 한정되는 것은 아니다. However, the embodiments to which examples should not be construed as limited to the embodiments that are to be as the invention is set forth in order to understand the present invention.

실시예 1 내지 3 Examples 1-3

기판 위에 500 Å 두께로 비정질 실리콘 필름을 증착하였다. To 500 Å thick on the substrate it was deposited an amorphous silicon film. 상기 증착 방 법으로는 실시예 1은 LPCVD(Low Pressure Chemical Vapor Deposition)를 사용하였고, 실시예 2는 2 % 이하의 수소를 포함하는 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 사용하였으며, 실시예 3은 10 % 이상의 수소를 포함하는 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 사용하였다. The deposition method as in Example 1 was used as LPCVD (Low Pressure Chemical Vapor Deposition), in Example 2 was used as a PECVD (Plasma Enhanced Chemical Vapor Deposition) containing hydrogen of 2% or less, Example 3 a PECVD (Plasma Enhanced Chemical Vapor Deposition), which comprises at least 10% hydrogen was used. 이어서, 상기 비정질 실리콘 필름을 RTA(Rapid Thermal Annealing)로 약 710 ℃에서 10 분 이하로 열처리하여 결정화시켰다. Then, in the amorphous silicon film, RTA (Rapid Thermal Annealing) was crystallized by heat treatment at about 710 ℃ to less than 10 minutes. 상기 열처리시 분위기는 O 2 또는 N 2 캐리어 가스와 H 2 O 분위기로 열처리하였다. The heat treatment atmosphere was heat-treated with O 2 or N 2 carrier gas and the H 2 O atmosphere. 형성된 다결정 실리콘의 라만 스펙트럼을 도 4에 도시하였다. Raman spectra of the formed polycrystalline silicon is shown in FIG.

도 4를 참조하면, 본 발명의 실시예 1 내지 3에 의하여 비정질 실리콘을 열처리하여 얻은 다결정 실리콘은 라만 피크의 FWHM(Full Width at Half Maximum)이 4.5 내지 7.5 ㎝ -1 으로 우수한 결정성을 가지고 있음을 알 수 있다. 4, the embodiment that a polycrystalline silicon obtained by heat treating the amorphous silicon by the Examples 1-3 of the present invention has a FWHM (Full Width at Half Maximum) excellent crystal with a 4.5 to 7.5 ㎝ -1 of the Raman peak the can be seen. 통상적인 방법으로 제조되는 다결정 실리콘은 라만 피크가 8.0 ㎝ -1 이상이므로 이와 비교할 때 본 발명에 따라 비정질 실리콘을 저압 기상 증착법(LPCVD) 또는 플라즈마 강화 기상 증착법(PECVD)법으로 증착한 후 H 2 O 분위기에서 RTA로 결정화시키는 경우 결정성이 우수해짐을 알 수 있다. Since the polysilicon is prepared in the conventional manner is the Raman peak is 8.0 ㎝ -1 or more when compared this way after depositing amorphous silicon by low pressure chemical vapor deposition (LPCVD) or plasma enhanced chemical vapor deposition (PECVD) method according to the invention H 2 O If crystallized in the mood to RTA it can be seen amongst the crystalline solid.

이와 같이 제조되는 다결정 실리콘 박막은 박막 트랜지스터에 적용할 수 있으며, 이러한 박막 트랜지스터는 유기 전계 발광 소자 또는 액정 표시 소자와 같은 평판 표시 소자에 사용될 수 있다. The polycrystalline silicon thin film to be produced as may be applied to a thin film transistor, and such a thin film transistor can be used for flat panel display devices such as organic light emitting devices or liquid crystal display element.

이상과 같이 본 발명에서는 비정질 실리콘을 LPCVD법 또는 PECVD법으로 증착한 후 고상 결정화법을 사용하여 비정질 실리콘의 결정화시 열처리 분위기로 H 2 O를 사용함으로써 열처리 시간 및 열처리 온도를 줄일 수 있어 기판의 휘어짐과 같은 공정상의 불량을 방지하고 다결정 실리콘의 결정성을 향상시킬 수 있다. As described above it is possible in the present invention reduces the annealing time and annealing temperature by use of H 2 O to Si by LPCVD process or after the PECVD process deposited by using a solid phase crystallization when the amorphous silicon crystallization heat treatment atmosphere, the warp of the substrate and prevent the bad on the same process, and it is possible to improve the crystallinity of polysilicon.

Claims (25)

  1. 기판 위에 비정질 실리콘을 포함하는 실리콘 필름을 PECVD 법 또는 LPCVD법에 의하여 증착하는 단계; By depositing a silicon film comprising amorphous silicon on a PECVD method or the LPCVD method on the substrate;
    상기 실리콘 필름을 H 2 O 분위기, 일정 온도 하에서 열처리하여 다결정 실리콘막을 형성하는 단계; Forming by heat-treating the silicon film under a H 2 O atmosphere, constant temperature polysilicon film;
    상기 다결정 실리콘막 상부에 게이트 절연막을 형성하는 단계; Forming a polysilicon film on a gate insulating film thereon;
    상기 다결정 실리콘막에 불순물 영역을 형성하여 소스/드레인 영역을 정의하는 단계; Defining a source / drain region to form an impurity region in the polysilicon film; And
    상기 불순물 영역을 활성화하는 단계 Activating said impurity region
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device comprising: a.
  2. 제 1항에 있어서, According to claim 1,
    상기 일정 온도는 550 내지 750 ℃인 반도체 장치의 제조 방법. The method of manufacturing a semiconductor device, wherein the predetermined temperature is 550 to 750 ℃.
  3. 제 2항에 있어서, 3. The method of claim 2,
    상기 온도는 600 내지 710 ℃인 반도체 장치의 제조 방법. The method of manufacturing a semiconductor device, the temperature is 600 to 710 ℃.
  4. 제 1항에 있어서, According to claim 1,
    상기 H2O의 압력은 10,000 Pa 내지 2 MPa인 반도체 장치의 제조 방법. The H2O pressure method for manufacturing the semiconductor device 10,000 Pa to 2 MPa.
  5. 제 1항에 있어서, According to claim 1,
    상기 실리콘 필름의 두께는 0 초과 2,000 Å 이하인 반도체 장치의 제조 방법. The thickness of the silicon film is a process for manufacturing a semiconductor device, 2,000 Å or less than 0.
  6. 제 5항에 있어서, 6. The method of claim 5,
    상기 실리콘 필름의 두께는 300 내지 1,000 Å인 반도체 장치의 제조 방법. The method of manufacturing a semiconductor device, the thickness of the silicon film is 300 to 1,000 Å.
  7. 제 1항에 있어서, According to claim 1,
    상기 불순물 영역을 활성화하는 단계는 레이저 열 조사하여 상기 다결정 실리콘 막 중 결정화되지 않은 비정질 실리콘을 결정화함과 동시에 상기 불순물 영역이 활성화하는 단계인 반도체 장치의 제조 방법. The method of the step of activating the impurity region is a step in which the impurity regions and at the same time by irradiating laser induced thermal crystallizing the polycrystalline silicon film amorphous silicon non-crystallization of the active semiconductor device.
  8. 제 1항에 있어서, According to claim 1,
    상기 PECVD(Plasma Enhanced Chemical Vapor Deposition)는 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행되고, 상기 LPCVD(Low Pressure Chemical Vapor Deposition)는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법. The PECVD (Plasma Enhanced Chemical Vapor Deposition) is performed using an SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃, the LPCVD (Low Pressure Chemical Vapor Deposition) from 400 to the method of producing a semiconductor device characterized in that is carried out by using Si 2 H 6 + Ar at a temperature of around 500 ℃ to 0.2 ~ 0.4 Torr.
  9. 기판 위에 비정질 실리콘을 포함하는 실리콘 필름을 LPCVD 법 또는 PECVD 법으로 증착하는 단계; Depositing a silicon film comprising amorphous silicon as a LPCVD method or a PECVD method on the substrate;
    상기 실리콘 필름을 불순물로 도핑하여 소스/드레인 영역을 정의하는 단계; Defining a source / drain region by doping the silicon film with an impurity;
    상기 비정질 실리콘을 패터닝하여 반도체 층을 형성하는 단계; The step of patterning the amorphous silicon semiconductor layer;
    상기 반도체 층에 상부에 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계; Forming an upper gate insulating film over the entire surface of the substrate on the semiconductor layer;
    상기 게이트 절연막 상부에 상기 반도체 층의 채널 영역에 대응하는 게이트 전극을 형성하는 단계; Forming a gate electrode corresponding to a channel region of the semiconductor layer above the gate insulating film; And
    H 2 O 분위기, 일정 온도 하에서 열처리하여 상기 비정질 실리콘을 결정화함과 동시에 불순물을 활성화하는 단계 H 2 O atmosphere, activating the impurities and at the same time by heat treatment under a constant temperature of crystallizing the amorphous silicon
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device comprising: a.
  10. 제 9항에 있어서, 10. The method of claim 9,
    상기 온도는 550 내지 750 ℃인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the temperature is 550 to 750 ℃.
  11. 제 10항에 있어서, 11. The method of claim 10,
    상기 온도는 600 내지 710 ℃인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the temperature is 600 to 710 ℃.
  12. 제 9항에 있어서, 10. The method of claim 9,
    상기 H 2 O의 압력은 10,000 Pa 내지 2 MPa인 반도체 소자의 제조 방법. The pressure of the H 2 O is a method for manufacturing the semiconductor device 10,000 Pa to 2 MPa.
  13. 제 9항에 있어서, 10. The method of claim 9,
    상기 실리콘 필름의 두께는 0 초과 2,000 Å 이하인 반도체 소자의 제조 방법. The method of producing a semiconductor device wherein the thickness of the silicon film is more than 0 to not more than 2,000 Å.
  14. 제 13항에 있어서, 14. The method of claim 13,
    상기 실리콘 필름의 두께는 300 내지 1,000 Å인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the thickness of the silicon film is 300 to 1,000 Å.
  15. 제 9항에 있어서, 10. The method of claim 9,
    상기 PECVD(Plasma Enhanced Chemical Vapor Deposition)는 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행되고, 상기 LPCVD(Low Pressure Chemical Vapor Deposition)는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법. The PECVD (Plasma Enhanced Chemical Vapor Deposition) is performed using an SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃, the LPCVD (Low Pressure Chemical Vapor Deposition) from 400 to the method of producing a semiconductor device characterized in that is carried out by using Si 2 H 6 + Ar at a temperature of around 500 ℃ to 0.2 ~ 0.4 Torr.
  16. 기판 위에 게이트 전극을 형성하는 단계; Forming a gate electrode on a substrate;
    상기 게이트 전극 상부에 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계; Forming a gate insulating film over the entire surface of the substrate with the gate electrode thereon;
    상기 게이트 절연막 상부에 비정질 실리콘을 포함하는 실리콘 필름을 LPCVD 법 또는 PECVD 법으로 증착하는 단계; Depositing a silicon film which contains the upper amorphous silicon on the gate insulating film by LPCVD method or a PECVD method;
    포토레지스트를 사용하여 불순물을 상기 실리콘 필름에 침투시켜 소스/드레인 영역을 정의하는 단계; Using the photoresist to penetration of impurities into the silicon film defining a source / drain region;
    포토레지스트를 제거한 후 H 2 O 분위기, 일정 온도 하에서 열처리하여 상기 비정질 실리콘을 결정화함과 동시에 불순물을 활성화하는 단계; After removal of the photoresist comprising: at the same time as the heat treatment under a H 2 O atmosphere, constant temperature crystallizing the amorphous silicon active impurities; And
    소스/드레인 영역에 소스/드레인 전극을 패턴하여 형성하는 단계 The source / drain regions to form the pattern for the source / drain electrodes
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device comprising: a.
  17. 제 16항에 있어서, 17. The method of claim 16,
    상기 온도는 550 내지 750 ℃인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the temperature is 550 to 750 ℃.
  18. 제 17항에 있어서, 18. The method of claim 17,
    상기 온도는 600 내지 710 ℃인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the temperature is 600 to 710 ℃.
  19. 제 16항에 있어서, 17. The method of claim 16,
    상기 H 2 O의 압력은 10,000 Pa 내지 2 MPa인 반도체 소자의 제조 방법. The pressure of the H 2 O is a method for manufacturing the semiconductor device 10,000 Pa to 2 MPa.
  20. 제 16항에 있어서, 17. The method of claim 16,
    상기 실리콘 필름의 두께는 0 초과 2,000 Å 이하인 반도체 소자의 제조 방법. The method of producing a semiconductor device wherein the thickness of the silicon film is more than 0 to not more than 2,000 Å.
  21. 제 20항에 있어서, 21. The method of claim 20,
    상기 실리콘 필름의 두께는 300 내지 1,000 Å인 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device wherein the thickness of the silicon film is 300 to 1,000 Å.
  22. 제 16항에 있어서, 17. The method of claim 16,
    상기 PECVD(Plasma Enhanced Chemical Vapor Deposition)는 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH 4 + Ar 및/또는 H 2 를 사용하여 수행되고, 상기 LPCVD(Low Pressure Chemical Vapor Deposition)는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4 Torr으로 Si 2 H 6 + Ar를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법. The PECVD (Plasma Enhanced Chemical Vapor Deposition) is performed using an SiH 4 + Ar and / or H 2 at a pressure of 1 to 1.5 Torr at 330 ℃ to 430 ℃, the LPCVD (Low Pressure Chemical Vapor Deposition) from 400 to a semiconductor device manufacturing method being carried out using a Si 2 H 6 + Ar at a temperature of around 500 ℃ to 0.2 ~ 0.4 Torr.
  23. 제 1항의 방법에 의하여 제조되는 반도체 소자는 박막 트랜지스터인 반도체 장치. The semiconductor device is a thin film transistor, a semiconductor device manufactured by the method of claim 1.
  24. 제 23항에 있어서, 24. The method of claim 23,
    상기 박막 트랜지스터의 반도체 층을 구성하는 다결정 실리콘 박막의 FWHM은 4.5 내지 7.5 ㎝ -1 인 반도체 장치. The semiconductor device FWHM of the polycrystalline silicon thin film constituting the semiconductor layer of the thin-film transistor is 4.5 to 7.5 ㎝ -1.
  25. 제 23항에 있어서, 24. The method of claim 23,
    상기 박막 트랜지스터는 유기 전계 발광 소자 또는 액정 표시 소자에 사용되 는 것인 반도체 장치. The semiconductor device and the thin film transistor will be used in the organic electroluminescent element or a liquid crystal display element.
KR20040050863A 2004-06-30 2004-06-30 Method of fabricating a semiconductor device and a semiconductor fabricated by the same method KR100666552B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040050863A KR100666552B1 (en) 2004-06-30 2004-06-30 Method of fabricating a semiconductor device and a semiconductor fabricated by the same method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040050863A KR100666552B1 (en) 2004-06-30 2004-06-30 Method of fabricating a semiconductor device and a semiconductor fabricated by the same method
JP2005079277A JP4188330B2 (en) 2004-06-30 2005-03-18 The method of manufacturing a semiconductor device
US11082982 US7696030B2 (en) 2004-06-30 2005-03-18 Method of fabricating semiconductor device and semiconductor fabricated by the same method
CN 200510064064 CN100487878C (en) 2004-06-30 2005-04-06 Method of fabricating semiconductor device and semiconductor fabricated by the same method

Publications (2)

Publication Number Publication Date
KR20060001706A true KR20060001706A (en) 2006-01-06
KR100666552B1 true KR100666552B1 (en) 2007-01-09

Family

ID=35514519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040050863A KR100666552B1 (en) 2004-06-30 2004-06-30 Method of fabricating a semiconductor device and a semiconductor fabricated by the same method

Country Status (4)

Country Link
US (1) US7696030B2 (en)
JP (1) JP4188330B2 (en)
KR (1) KR100666552B1 (en)
CN (1) CN100487878C (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070042536A1 (en) * 2005-08-17 2007-02-22 Chi-Wen Chen Thin film transistor and method for manufacturing the same
KR100810638B1 (en) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 Thin film transistor and fabricating for the same and organic light emitting diode device display comprising the same
KR20080067158A (en) * 2007-01-15 2008-07-18 삼성전자주식회사 Display device
KR101015847B1 (en) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 Thin film transistor and fabricating for the same and organic light emitting diode device display comprising the same
KR101097318B1 (en) * 2009-11-25 2011-12-21 삼성모바일디스플레이주식회사 Organic light emitting device and manufacturing method thereof
US20130298971A1 (en) 2012-05-10 2013-11-14 International Business Machines Corporation Cost-efficent high power pecvd deposition for solar cells
CN103320855B (en) * 2013-05-27 2016-08-10 上海华虹宏力半导体制造有限公司 Polysilicon thin film layer deposition method
CN103390592B (en) * 2013-07-17 2016-02-24 京东方科技集团股份有限公司 The method of preparing an array substrate, an array substrate and a display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304670A (en) 1987-06-04 1988-12-12 Hitachi Ltd Manufacture of thin film semiconductor device
JP3143967B2 (en) 1991-07-09 2001-03-07 カシオ計算機株式会社 A method of manufacturing a thin film transistor
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
JPH05182919A (en) 1992-01-07 1993-07-23 Fujitsu Ltd Manufacture of polycrytalline silicon thin film
US5466641A (en) * 1992-06-15 1995-11-14 Kawasaki Steel Corporation Process for forming polycrystalline silicon film
CN1542929B (en) 1993-03-12 2012-05-30 株式会社半导体能源研究所 Process for fabricating Semiconductor device
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP3477836B2 (en) 1994-08-05 2003-12-10 カシオ計算機株式会社 A method of manufacturing a thin film transistor
US6146905A (en) * 1996-12-12 2000-11-14 Nortell Networks Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
JP3306258B2 (en) * 1995-03-27 2002-07-24 三洋電機株式会社 A method of manufacturing a semiconductor device
JPH09107102A (en) 1995-10-09 1997-04-22 Sharp Corp Thin-film transistor and preparation thereof
JP3924828B2 (en) 1996-12-26 2007-06-06 セイコーエプソン株式会社 Method of manufacturing a crystalline semiconductor film, and a method of manufacturing a thin film transistor
JPH10275913A (en) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd Semiconductor device, its manufacture, and manufacture of thin film transistor
JPH11261078A (en) 1999-01-08 1999-09-24 Seiko Epson Corp Manufacture of semiconductor device
JP2000315794A (en) 1999-04-28 2000-11-14 Ishikawajima Harima Heavy Ind Co Ltd Manufacture of thin film transistor
US6503788B1 (en) * 2000-01-24 2003-01-07 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
JP4201239B2 (en) 2001-11-30 2008-12-24 株式会社半導体エネルギー研究所 Semiconductor device
JP2004241397A (en) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd Thin film transistor and its manufacturing process
KR100623251B1 (en) * 2004-02-19 2006-09-18 삼성에스디아이 주식회사 Method of fabricating a polysilicon thin film and thin film transistor using the polysilicon thin film fabricated by the same method

Also Published As

Publication number Publication date Type
US20060003501A1 (en) 2006-01-05 application
JP2006019698A (en) 2006-01-19 application
KR20060001706A (en) 2006-01-06 application
CN100487878C (en) 2009-05-13 grant
CN1716552A (en) 2006-01-04 application
JP4188330B2 (en) 2008-11-26 grant
US7696030B2 (en) 2010-04-13 grant

Similar Documents

Publication Publication Date Title
US5767529A (en) Thin-film transistor having a plurality of island-like regions
US5970327A (en) Method of fabricating a thin film transistor
US6027987A (en) Method of manufacturing a crystalline semiconductor
US6727122B2 (en) Method of fabricating polysilicon thin film transistor
US6677191B1 (en) Method of producing a top-gate thin film transistor
US20020056839A1 (en) Method of crystallizing a silicon thin film and semiconductor device fabricated thereby
US5834827A (en) Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US6399959B1 (en) Thin film transistor with reduced metal impurities
US5569935A (en) Semiconductor device and process for fabricating the same
US20040110329A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
US20050116292A1 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US5733793A (en) Process formation of a thin film transistor
US20020192884A1 (en) Method for forming thin film transistor with reduced metal impurities
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US20080135890A1 (en) Field-Effect Transistor and Method of Manufacturing Same
US20090189160A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the tft
JPH06333825A (en) Manufacture of semiconductor device
US20100001346A1 (en) Treatment of Gate Dielectric for Making High Performance Metal Oxide and Metal Oxynitride Thin Film Transistors
US6426246B1 (en) Method for forming thin film transistor with lateral crystallization
JPH06333824A (en) Semiconductor device and its manufacture
US6695955B2 (en) Method of forming polycrystalline silicon for liquid crystal display device
JPH11307777A (en) Top gate type thin-film transistor and manufacture thereof
KR20040040762A (en) Method of phase transition of amorphous material using a cap layer
US20020086470A1 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JPH08236471A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12