KR100719690B1 - Manufacturing Method of Thin Film Transistor - Google Patents
Manufacturing Method of Thin Film Transistor Download PDFInfo
- Publication number
- KR100719690B1 KR100719690B1 KR1020050018319A KR20050018319A KR100719690B1 KR 100719690 B1 KR100719690 B1 KR 100719690B1 KR 1020050018319 A KR1020050018319 A KR 1020050018319A KR 20050018319 A KR20050018319 A KR 20050018319A KR 100719690 B1 KR100719690 B1 KR 100719690B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- film transistor
- amorphous silicon
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 도핑처리된 비정질 실리콘을 이용하여 박막트랜지스터를 제조하는 박막트랜지스터 제조방법에 관한 것이다. The present invention relates to a thin film transistor manufacturing method for manufacturing a thin film transistor using the doped amorphous silicon.
본 박막트랜지스터 제조방법은 기판 상에 도핑처리된 비정질 실리콘을 증착하는 단계; 상기 도핑처리된 비정질 실리콘을 열처리하여 다결정 실리콘(poly silicon)을 형성하는 단계; 상기 다결정 실리콘상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 금속층을 형성하는 단계; 및 상기 금속층을 패터닝하여 게이트 전극을 형성하는 단계를 포함한다. 이에 따라, 채널 도핑 공정단계를 생략할 수 있으므로, 공정수를 줄여 생산성을 향상시킬 수 있으며, 불순물 주입시 발생할 수 있는 다결정실리콘층의 손상을 줄일 수 있다. The thin film transistor manufacturing method includes depositing doped amorphous silicon on a substrate; Heat treating the doped amorphous silicon to form polysilicon; Forming a gate insulating layer on the polycrystalline silicon; Forming a metal layer on the gate insulating layer; And patterning the metal layer to form a gate electrode. Accordingly, since the channel doping process step may be omitted, productivity may be reduced by reducing the number of processes, and damage to the polysilicon layer that may occur during impurity injection may be reduced.
도핑 처리된 비정질 실리콘 Doped Amorphous Silicon
Description
도 1은 종래 박막트랜지스터의 제조방법을 나타낸 개략적인 블럭도이다.1 is a schematic block diagram illustrating a method of manufacturing a conventional thin film transistor.
도 2는 본 발명에 따른 박막트랜지스터의 제조공정을 나타내는 블럭도이다. 2 is a block diagram showing a manufacturing process of a thin film transistor according to the present invention.
도 3a 내지 도 3h는 도 2의 제조공정을 순차적으로 도시한 박막트랜지스터의 측단면도이다. 3A to 3H are side cross-sectional views of a thin film transistor sequentially illustrating a manufacturing process of FIG. 2.
**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **
300 : 기판 310 : 질 실리콘300: substrate 310: quality silicon
320 : 다결정 실리콘 330 : 게이트 절연막320
340 : 게이트 전극 350 : 층간 절연막340: gate electrode 350: interlayer insulating film
360 : 콘택홀 370 : 소스 및 드레인 전극360: contact hole 370: source and drain electrodes
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 보다 구체적으로는, 도핑처리된 비정질 실리콘층을 기판 상에 형성한 다음, 열처리공정을 수행하는 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor which forms a doped amorphous silicon layer on a substrate and then performs a heat treatment process.
일반적으로, 다결정 실리콘 박막 트랜지스터는 평판표시장치(LCD, PDP, FED, OLED 등)의 스위칭 소자 또는 구동 소자로 이용되며, 4메가비트 이상의 고집적, 저소비전력의 SRAM의 풀업소자 등으로 응용되고 있다. In general, polycrystalline silicon thin film transistors are used as switching elements or driving elements of flat panel displays (LCDs, PDPs, FEDs, OLEDs, etc.), and have been applied to pull-up devices of SRAMs having high integration and low power consumption of 4 megabits or more.
또한, 통상의 박막트랜지스터용 다결정 실리콘(poly silicon)은 화학 기상증착법으로 600℃이하에서 증착된 비정질 실리콘이나 600℃이상에서 증착한 다결정 실리콘을 실리콘 자기 이온 주입으로 비정질 실리콘을 만든 후, 전기로 열처리에 의한 고상 결정화나 레이저 어닐링에 의한 액상결정화로 제작되는데, 박막의 균일성과 생산성에서 유리한 고상결정화 방법이 널리 이용되고 있다.In addition, conventional polycrystalline silicon for thin film transistors is formed by chemical vapor deposition to form amorphous silicon deposited at 600 ° C. or lower or polycrystalline silicon deposited at 600 ° C. or higher. Although it is produced by the solid phase crystallization by or liquid crystallization by laser annealing, the solid phase crystallization method which is advantageous in the uniformity and productivity of a thin film is widely used.
이하에서는 도면을 참조하여 박막트랜지스터 제조공정을 구체적으로 설명한다.Hereinafter, a thin film transistor manufacturing process will be described in detail with reference to the accompanying drawings.
도 1은 종래의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 개략적인 블럭도이다. 도 1을 참조하면, 우선 기판을 준비한다(P1). 그 다음, 유리 또는 석영 등의 투명성 절연기판 위에 플라즈마 증기 화학 기상증착법 또는 저압화학 기상증착법으로 SiH, Si2H4 가스를 사용하여 비정질 실리콘을 증착하고(P2), 증착된 비정질 실리콘을 고상 또는 액상 결정화 처리하여 다결정 실리콘으로 변환한다(P3). 1 is a schematic block diagram showing a method of manufacturing a conventional polycrystalline silicon thin film transistor. Referring to FIG. 1, first, a substrate is prepared (P1). Then, amorphous silicon is deposited on the transparent insulating substrate such as glass or quartz by using plasma vapor chemical vapor deposition or low pressure chemical vapor deposition using SiH and Si 2H4 gas (P2), and the deposited amorphous silicon is subjected to solid phase or liquid crystallization. To polycrystalline silicon (P3).
그 다음, 단계에서는 게이트 절연막을 형성하고(P4), 게이트 절연막 상부에 게이트 금속층(미도시)을 형성한 다음 게이트 전극을 형성한다(P5, P6). 게이트 전극이 형성된 다음, 게이트 전극을 마스크로 이용하여 다결정 실리콘을 도핑 처리한다(P7). 게이트 전극 상에는 층간 절연막이 형성된다(P8). 층간 절연막(350)이 형성된 다음, 층간 절연막을 선택적으로 식각하여 콘택홀을 형성한다(P9). 그 다음 단계에서는 층간절연막상에 형성된 콘택홀을 통해 도핑된 다결정 실리콘층과 접속하는 소스 및 드레인 전극을 형성한다(P10). 소스 및 드레인 전극을 형성한 다음, 도 1에는 개시되어 있지 않지만, 평탄화막을 형성하는 공정, 화소정의막을 형성하는 공정 및 발광소자를 형성하는 공정 등이 후속될 수 있다. 또한, 전술에 개시되어 있지 않지만, 포토리소그래피 공정을 이용하여 다결정 실리콘을 패터닝하여 채널영역과 소스/드레인 영역을 정의할 수 있다. 게다가, 전술 및 도면에서는 게이트 전극을 마스크로 이용하여 도핑 처리하는 것이 개시되어 있지만, 별도의 마스크를 이용할 수 있다. In the next step, a gate insulating film is formed (P4), a gate metal layer (not shown) is formed on the gate insulating film, and then gate electrodes are formed (P5 and P6). After the gate electrode is formed, polycrystalline silicon is doped using the gate electrode as a mask (P7). An interlayer insulating film is formed on the gate electrode (P8). After the
그러나, 전술한 바와 같이, 비정질 실리콘을 증착한 다음, 열처리 방법(액상 또는 고상 결정화 방법)으로 다결정 실리콘을 제작한 후 도핑하는 공정을 수행하는 경우, 열처리 공정을 통해 형성된 다결정 실리콘에 손상을 일으킬 수 있으며, 이경우에는 소자에도 손상을 줄 수 있다는 단점을 갖는다. However, as described above, when the amorphous silicon is deposited and then the polycrystalline silicon is manufactured by the heat treatment method (liquid or solid crystallization method) and then doped, the polycrystalline silicon formed through the heat treatment process may be damaged. In this case, there is a disadvantage that damage to the device.
더욱이, 다결정 실리콘을 도핑하기 위해 투입되는 도핑 가스에 포함된 수소가 다결정 실리콘층에 도판트와 함께 도핑되는 경우에는 다결정 실리콘층은 물론이고 소자 자체의 특성 저하를 가져올 수도 있다. Furthermore, when hydrogen contained in the doping gas introduced to dope the polycrystalline silicon is doped together with the dopant in the polycrystalline silicon layer, the polycrystalline silicon layer as well as the device itself may be deteriorated.
이에 따라, 본 발명의 목적은, 전술한 문제점들을 해소하기 위해 고안된 발 명으로, 도핑처리된 비정질 실리콘층을 기판 상에 형성한 다음, 열처리를 수행함으로써, 추가의 도핑 공정 단계없이 박막트랜지스터를 제조하는 방법을 제공한다. Accordingly, an object of the present invention is to provide a thin film transistor without additional doping process steps by forming a doped amorphous silicon layer on a substrate and then performing a heat treatment. Provide a way to.
또한, 본 발명의 목적은, 도핑공정을 먼저 수행함으로써, 문턱전압을 용이하게 조절할 수 있는 박막트랜지스터의 제조방법을 제공한다. In addition, an object of the present invention, by performing a doping process first, to provide a method of manufacturing a thin film transistor that can easily adjust the threshold voltage.
전술한 목적을 달성하기 위한, 본 발명은 기판 상에 채널영역 형성을 위한 불순물이 도핑된 비정질 실리콘(amorphous silicon)을 증착하는 단계; 상기 비정질 실리콘에 반도체층으로 형성될 부분을 엑시머 레이저를 조사하여 다결정 실리콘(poly silicon)으로 변화시키는단계; 상기 다결정 실리콘으로 변화된 부분만이 남도록 반도체층을 패터닝하는 단계; 상기 다결정 실리콘상에 마스크를 이용하여 소스 및 드레인 영역을 형성하기 위한 불순물을 도핑하는 단계; 상기 기판 및 다결정 실리콘상의 전면에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 금속층을 형성하는 단계; 및 상기 금속층을 패터닝하여 게이트 전극을 형성하는 단계;를 포함하는 박막트랜지스터 제조 방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of depositing amorphous silicon (amorphous silicon) doped with impurities for forming a channel region on a substrate; Irradiating an excimer laser to a portion of the amorphous silicon to be formed as a semiconductor layer into polycrystalline silicon; Patterning the semiconductor layer such that only portions changed to the polycrystalline silicon remain; Doping an impurity for forming source and drain regions using a mask on said polycrystalline silicon; Forming a gate insulating layer on an entire surface of the substrate and polycrystalline silicon; Forming a metal layer on the gate insulating layer; And forming a gate electrode by patterning the metal layer.
바람직하게, 상기 열처리 단계에서는 레이저가 조사될 부분만을 노출시키는 마스크를 사용한다. Preferably, the heat treatment step uses a mask that exposes only the portion to be irradiated with the laser.
또한, 상기 도핑된 비정질 실리콘은 B2H6, PH3, AsH3 중 적어도 하나의 가스를 이용하여 처리된다. In addition, the doped amorphous silicon is treated using at least one of B 2 H 6 , PH 3 , AsH 3 gas.
본 박막트랜지스터의 제조방법은 상기 게이트 전극상에 층간절연층을 형성하는 단계; 상기 층간 절연층을 선택적으로 식각하여 콘택홀을 형성하는 단계; 상기 층간절연층 상에 상기 콘택홀을 통해 상기 도핑된 비정질 실리콘층과 접속하는 소스 및 드레인 전극을 형성하는 단계를 더 포함한다. 또한, 본 박막트랜지스터의 제조방법은 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함한다. The method of manufacturing the thin film transistor includes forming an interlayer insulating layer on the gate electrode; Selectively etching the interlayer insulating layer to form a contact hole; And forming source and drain electrodes on the interlayer insulating layer to contact the doped amorphous silicon layer through the contact hole. In addition, the method of manufacturing the thin film transistor further includes forming a buffer layer on the substrate.
도 2는 본 발명에 따른 박막트랜지스터의 제조공정을 나타내는 블럭도이고, 도 3a 내지 도 3h는 도 2의 제조공정을 순차적으로 도시한 박막트랜지스터의 측단면도이다. 2 is a block diagram illustrating a manufacturing process of the thin film transistor according to the present invention, and FIGS. 3A to 3H are side cross-sectional views of the thin film transistor sequentially showing the manufacturing process of FIG. 2.
도 2 및 도 3a 내지 도 3h을 참조하면, 우선, S1단계에서는 기판(300)을 준비한다. 기판은 유리 또는 석영 등의 투명성 절연 기판을 준비하고, 기판이 준비된 다음, 기판 상에 도핑처리된 비정질 실리콘(amorphous silicon : a-Si)(310)을 증착한다(S2)(도 3a). 비정질 실리콘에 도판트 (dopant)를 이온 주입함으로써, 도핑처리가 완료된 비정질 실리콘을 형성할 수 있다. 이때, 도판트 불순물로는 n-채널 TFT인 경우, 일정량 이상의 비소(As) 또는 인(P) 이온 등을 주입하고, p-채널 TFT인 경우 붕소(B) 또는 RF2를 일정량 이상 주입한다. 이때, 비정질 실리콘은 문턱전압 보상에 필요한 도핑가스, 예를 들면, B2H6, PH3, AsH3 등과 같은 가스를 이용하는 것이 바람직하다. 2 and 3A to 3H, first, in step S1, the
도핑처리된, 즉, 도핑 처리된 비정질 실리콘층(310)이 증착된 다음 단계에서는 도핑 처리된 비정질 실리콘층(310)을 열처리하는 공정을 수행함으로써(S3), 다결정 실리콘(poly silicon)(320)이 된다. 이때, 레이저가 조사될 부분만을 노출시키는 마스크(315)를 사용한다. 열처리 공정은 전기로 열처리 또는 급속 열처리를 이용한 고상결정화 방법과 레이저 어닐링에 의한 액상 결정화 방법 등 다양한 열처리 방법을 사용할 수 있으며, 본 실시예에서는 엑시머 레이저 어닐링(Eximer Laser Annealing :ELA) 방법을 이용하여 도칭된 비정질 실리콘을 다결정실리콘으로 결정화한다. 다결정 실리콘(320)이 형성된 다음, 패터닝한다(S4)(도 3b, 도 3c 참조). 패터닝된 다결정실리콘은 박막트랜지스터의 반도체층을 이루며, 반도체층은 이미 채널영역(321a)이 불순물로 도핑되어 있으므로 소스 및 드레인 영역(321b, 321c)만을 마스크를 사용하여 도핑한다. In the next step of depositing the doped
그 다음 단계에서는 층간절연막(350)상에 형성된 콘택홀(360)을 통해 다결정 실리콘층(320)과 접속하는 소스 및 드레인 전극(370)을 형성한다(도 3h 참조). 그 다음 단계에서는 게이트 절연막(330)을 반도체층 및 다결정실리콘 전면에 형성하고(S5,도 3d 참조), 게이트 절연막(330) 상부에 게이트 금속층(미도시)을 형성한다(S6). 게이트 절연막(330) 상부에 형성된 게이트 금속층을 이용하여 게이트 전극(340)을 형성하고(S7), 게이트 전극(340) 상에는 층간 절연막(350)을 형성한다(S8)(도 3e, 도 3f). 층간 절연막(350)이 형성된 다음, 층간 절연막(350)을 선택적으로 식각하여 콘택홀(360)을 형성한다(S9)(도 3g 참조). 그 다음 단계에서는 층간절연막(350)상에 형성된 콘택홀(360)을 통해 다결정 실리콘층(320)의 소스 및 드레인 영역(321b, 321c)과 접속하는 소스 및 드레인 전극(370)을 형성한다(도 3h 참조). In the next step, source and
전술 및 도면에는 개시되어 있지 않지만, 소스 및 드레인 전극(370)을 형성한 다음, 평탄화막을 형성하는 공정, 화소정의막을 형성하는 공정 및 발광소자를 형성하는 공정 등이 후속될 수 있다. 더욱이, 전술에는 개시되어 있지 않지만, 비정질 실리콘을 형성하기 전에, 기판 상에 버퍼층을 형성하는 공정이 추가될 수 있다. Although not disclosed in the foregoing description and the drawings, a process of forming a planarization film, a process of forming a pixel definition film, a process of forming a light emitting device, and the like may be performed after the source and
이상 전술한 바에 따르면, 기판 상에 도핑처리된 비정질 실리콘을 형성한 다 음, 열처리 공정을 수행하여 다결정 실리콘을 제작함으로써, 박막트랜지스터의 문턱전압 조절을 용이하게 할 뿐만 아니라 불순물을 첨가 공정단계를 생략할 수 있다. As described above, the doped amorphous silicon is formed on the substrate, and then the polycrystalline silicon is manufactured by performing a heat treatment process, thereby facilitating the adjustment of the threshold voltage of the thin film transistor and eliminating the step of adding impurities. can do.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said Example, This invention is not limited to the said Example, It is usual in the art within the technical scope of this invention. Many variations are possible by those who have the knowledge of.
이상과 같이, 기판 상에 도핑처리된 비정질 실리콘층을 형성한 다음, 열처리 공정을 수행함으로써, 추가의 도핑공정 없이 반도체층을 형성할 수 있어, 박막트랜지스터 제작 공정수를 줄일 수 있으므로 생산성을 향상시킬 수 있다. As described above, by forming a doped amorphous silicon layer on the substrate, and then performing a heat treatment process, the semiconductor layer can be formed without an additional doping process, thereby reducing the number of thin film transistor manufacturing process to improve productivity Can be.
또한, 추가의 도핑공정을 수행하지 않으므로써, 다결정 실리콘층은 물론이고 소자 자체의 손상을 줄일 수 있다. In addition, damage to the device itself as well as the polycrystalline silicon layer can be reduced by not performing an additional doping process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050018319A KR100719690B1 (en) | 2005-03-04 | 2005-03-04 | Manufacturing Method of Thin Film Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050018319A KR100719690B1 (en) | 2005-03-04 | 2005-03-04 | Manufacturing Method of Thin Film Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060097236A KR20060097236A (en) | 2006-09-14 |
| KR100719690B1 true KR100719690B1 (en) | 2007-05-17 |
Family
ID=37629060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050018319A KR100719690B1 (en) | 2005-03-04 | 2005-03-04 | Manufacturing Method of Thin Film Transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100719690B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168109A (en) | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
| KR19990020747A (en) * | 1997-08-30 | 1999-03-25 | 구자홍 | Method of manufacturing thin film transistor |
-
2005
- 2005-03-04 KR KR1020050018319A patent/KR100719690B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168109A (en) | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
| KR19990020747A (en) * | 1997-08-30 | 1999-03-25 | 구자홍 | Method of manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060097236A (en) | 2006-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4488039B2 (en) | Method for manufacturing thin film semiconductor device | |
| US7585715B2 (en) | Semiconductor device and process for fabricating the same | |
| US7189603B2 (en) | Thin film transistor substrate and its manufacture | |
| JP4188330B2 (en) | Manufacturing method of semiconductor device | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| US20060246639A1 (en) | Thin film transistor and method of fabricating the same | |
| KR100398897B1 (en) | Semiconductor device manufacturing method | |
| CN100547745C (en) | Low temperature direct deposited polycrystalline silicon thin film transistor and manufacture method thereof | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2004253596A (en) | Thin film transistor substrate and method for manufacturing it | |
| KR100776362B1 (en) | Method for Crystallizing Amorphous Silicon Film and Method for Manufacturing Polycrystalline Silicon Thin Film Transistor Using the Same | |
| KR100488958B1 (en) | METHOD OF MANUFACTURE POLYCRYSTALLINE Si TFT | |
| KR100719690B1 (en) | Manufacturing Method of Thin Film Transistor | |
| KR100205069B1 (en) | Fabrication method of polysilicon thin film transistor | |
| JP4547857B2 (en) | Method for manufacturing transistor | |
| JP2004241504A (en) | Method of manufacturing semiconductor device | |
| JPH02292858A (en) | Formation of complementary thin film transistor | |
| JP2002170956A (en) | Thin film transistor and its manufacturing method | |
| KR20040060595A (en) | Polysilicon thin film transistor and fabricating method thereof | |
| JP2007073641A (en) | Method of manufacturing semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |