JP3182226B2 - Method for manufacturing conductive polycrystalline silicon film - Google Patents

Method for manufacturing conductive polycrystalline silicon film

Info

Publication number
JP3182226B2
JP3182226B2 JP24327292A JP24327292A JP3182226B2 JP 3182226 B2 JP3182226 B2 JP 3182226B2 JP 24327292 A JP24327292 A JP 24327292A JP 24327292 A JP24327292 A JP 24327292A JP 3182226 B2 JP3182226 B2 JP 3182226B2
Authority
JP
Japan
Prior art keywords
silicon film
film
amorphous silicon
energy beam
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24327292A
Other languages
Japanese (ja)
Other versions
JPH0697069A (en
Inventor
雅夫 磯村
康樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24327292A priority Critical patent/JP3182226B2/en
Publication of JPH0697069A publication Critical patent/JPH0697069A/en
Application granted granted Critical
Publication of JP3182226B2 publication Critical patent/JP3182226B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、エネルギービームを照
射することにより多結晶シリコン膜を製造する方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polycrystalline silicon film by irradiating an energy beam.

【0002】[0002]

【従来の技術】近年、薄膜太陽電池や液晶ディスプレイ
用表示素子等で使用される薄膜半導体の研究が盛んに行
われている。これは、この種の薄膜半導体が、安価な絶
縁性基板、例えばガラスや石英、さらにセラミックス等
の表面に容易に形成出来、且つ大面積に亘って形成でき
るという、従来の単結晶半導体にはない優れた特徴を有
しているためである。
2. Description of the Related Art In recent years, research on thin film semiconductors used in thin film solar cells, display elements for liquid crystal displays, and the like has been actively conducted. This is not possible with conventional single-crystal semiconductors, in which a thin-film semiconductor of this kind can be easily formed on a surface of an inexpensive insulating substrate, for example, glass or quartz, or ceramics, and can be formed over a large area. This is because it has excellent features.

【0003】とりわけ、非晶質シリコン膜に代表される
非晶質半導体にレーザのような高エネルギービームを照
射することによりそれを多結晶化させ、より高品質な多
結晶半導体とする方法については、それが低温で且つド
ライなプロセスであることから、デバイスの製造工程に
導入することが容易であり、且つ比較的信頼性の高い半
導体が得られることから注目されている。
In particular, a method of irradiating a high energy beam such as a laser to an amorphous semiconductor typified by an amorphous silicon film to polycrystallize the same to obtain a higher quality polycrystalline semiconductor is described. Attention has been paid to the fact that it is a low-temperature and dry process, so that it is easy to introduce into a device manufacturing process and a relatively reliable semiconductor can be obtained.

【0004】斯るエネルギービーム照射による多結晶シ
リコン膜の製造方法に関しては、例えば、応用電子物性
分科会研究報告No.427,p31〜35に詳細に記載されてい
る。
[0004] A method for producing a polycrystalline silicon film by irradiation with an energy beam is described in detail, for example, in Applied Electronic Properties Subcommittee Research Report No. 427, pp. 31-35.

【0005】[0005]

【発明が解決しようとする課題】然し乍ら、多くの場
合、上記エネルギービームを使用して形成される膜は所
謂ノンドーピング膜であり、導電性多結晶シリコン膜形
成への応用は困難とされている。
However, in many cases, the film formed by using the above energy beam is a so-called non-doped film, and it is difficult to apply the film to the formation of a conductive polycrystalline silicon film. .

【0006】これは、そもそも導電性多結晶シリコン膜
の膜特性として重要な導電率を高めることがエネルギー
ビームの照射による多結晶化では困難であったことに基
づいている。即ち、導電性とすべく、リンやボロンとい
った導電型決定不純物がドーピングされた非晶質シリコ
ン膜を出発材料にして、これにエネルギービームを照射
しても多結晶化は生じるものの膜中の上記導電型決定不
純物の活性化が十分生じないためである。
[0006] This is based on the fact that it was difficult to increase the electrical conductivity, which is important as a film characteristic of the conductive polycrystalline silicon film, by polycrystallization by irradiation with an energy beam. In other words, an amorphous silicon film doped with a conductivity type determining impurity such as phosphorus or boron is used as a starting material, and polycrystallization occurs even when irradiated with an energy beam. This is because activation of the conductivity-type determining impurity does not sufficiently occur.

【0007】このため、たとえ導電性多結晶シリコン膜
をデバイスの構成材料として使用しようとしても、上述
したエネルギービームを用いて形成する方法は利用でき
ず、従来周知の製造方法である低圧CVD法や固相成長
法による方法で形成された導電性多結晶シリコン膜を用
いるしかなかった。ところが、一般にこれら製造方法に
よって形成された導電性多結晶シリコン膜はその導電率
が低いことから、使用に当ってはいきおいその膜厚を大
きくすることで低抵抗化を図る必要があることから配線
等の断線の原因となり、デバイス製造工程での大きな問
題となっていった。
For this reason, even if an attempt is made to use a conductive polycrystalline silicon film as a constituent material of a device, the above-described method of forming using an energy beam cannot be used. There has been no choice but to use a conductive polycrystalline silicon film formed by a solid phase growth method. However, since the conductive polycrystalline silicon film formed by these manufacturing methods generally has a low conductivity, it is necessary to reduce the resistance by increasing the thickness of the conductive polycrystalline silicon film when using the film. And so on, which is a major problem in the device manufacturing process.

【0008】[0008]

【課題を解決するための手段】本願発明製造方法の特徴
とするところは、200〜400℃の加熱温度下、0.
5〜10原子%の導電型決定不純物を含有し、膜厚が5
00Å以下の非晶質シリコン膜に対し、エネルギービー
ムを照射することにある。
The characteristic feature of the production method of the present invention is that the production method is carried out at a heating temperature of 200 to 400.degree.
Contains 5 to 10 atomic% of impurities for determining conductivity type and has a film thickness of 5
The purpose is to irradiate an energy beam to an amorphous silicon film having a thickness of not more than 00 °.

【0009】[0009]

【作用】本願発明では、まず多結晶化させる非晶質シリ
コン膜を200〜400℃に加熱することによって、膜
内での蓄熱が生じやすくなり、またその膜厚を500Å
以下とすることにより、照射したエネルギービームに基
づく熱がその膜全体に亘るようにでき、その結果非晶質
シリコン膜の多結晶化を効率よく促進させることができ
る。
According to the present invention, first, an amorphous silicon film to be polycrystallized is heated to 200 to 400 ° C., so that heat is easily generated in the film and the film thickness is reduced to 500 °.
By the following, heat based on the irradiated energy beam can be distributed over the entire film, and as a result, polycrystallization of the amorphous silicon film can be efficiently promoted.

【0010】そして、その非晶質シリコン膜中の導電型
決定不純物を0.5〜10原子%の範囲とすることで、
エネルギービーム照射後の多結晶化シリコン膜として十
分高導電率なものとすることが可能となる。
[0010] By setting the conductivity type determining impurity in the amorphous silicon film in the range of 0.5 to 10 atomic%,
It becomes possible to obtain a sufficiently high conductivity as a polycrystalline silicon film after the energy beam irradiation.

【0011】[0011]

【実施例】図1は、本願発明製造方法において使用する
非晶質シリコン膜に含有されている導電型決定不純物含
有量と、その夫々の膜にエネルギービームを照射し多結
晶シリコン膜としたもののシート抵抗との関係を示す特
性図である。同図には比較のため、エネルギービーム照
射時の基板温度を約400℃とした場合(a)と、加熱処
理を施さず室温で行った場合(b)について夫々示してい
る。また、本試料で使用した非晶質シリコン膜は、プラ
ズマCVD法によって形成した膜厚約500Åの膜であ
り、またエネルギービームとしては、照射強度が約30
0mJ/cm 2のArFレーザを用いた。尚、表1は、
本願発明で利用した非晶質シリコン膜の代表的な形成条
件を示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is used in the manufacturing method of the present invention.
Includes impurities determining conductivity type contained in amorphous silicon film
Irradiate an energy beam to each of the films
Showing the relationship with the sheet resistance of a single-crystal silicon film
FIG. For comparison, the figure shows the energy beam illumination.
(A) when the substrate temperature at the time of
(B) when performed at room temperature without treatment
You. The amorphous silicon film used in this sample was
A film having a thickness of about 500 ° formed by a plasma CVD method.
Energy beam, the irradiation intensity is about 30
0mJ / cm TwoArF laser was used. Table 1 shows that
Typical formation condition of amorphous silicon film used in the present invention
The case is shown.

【0012】[0012]

【表1】 [Table 1]

【0013】同図によれば、導電型決定不純物であるリ
ンの膜中含有量が、0.01原子%から1原子%に増加
するにつれてシート抵抗が急激に減少し、特に基板加熱
を施したもの(a)は、室温のもの(b)と比較してシート抵
抗がより小さくなっていることが分かる。デバイス用配
線材料等として実用的なシート抵抗の範囲が102(Ω
/□)以下であることを考慮すると、上記不純物含有量
は0.5原子%〜10原子%とするのが好ましい。
According to FIG. 1, the sheet resistance sharply decreases as the content of phosphorus, which is a conductivity type determining impurity, in the film increases from 0.01 at% to 1 at%, and particularly, the substrate is heated. It can be seen that sheet (a) has a smaller sheet resistance than room temperature (b). Practical sheet resistance range of 10 2 (Ω) as wiring material for devices
/ □), it is preferable that the impurity content be 0.5 atomic% to 10 atomic%.

【0014】ここで、10原子%以上を採用しなかった
のは、10原子%を越える不純物含有量では、不純物が
シリコンと固溶限度以上となるため、その不純物が半導
体内で導電型決定不純物としての機能を果たさなくなる
からである。
Here, the reason why 10 atomic% or more is not adopted is that if the impurity content exceeds 10 atomic%, the impurity becomes more than the solid solubility limit with silicon. The reason for this is that the function as described above is not fulfilled.

【0015】次に、上記非晶質シリコン膜の膜厚と、エ
ネルギービーム照射後のシート抵抗との関係について説
明する。図2は斯る関係を示した特性図で、同図には形
成された多結晶シリコン膜の平均結晶粒径との関係につ
いても併せて示している。因みに、本試料を作製するに
当っては、エネルギービーム照射時の基板加熱温度を約
400℃とし、またエネルギービームの照射条件は図1
の場合と同様としている。
Next, the relationship between the thickness of the amorphous silicon film and the sheet resistance after irradiation with the energy beam will be described. FIG. 2 is a characteristic diagram showing such a relationship. FIG. 2 also shows the relationship with the average crystal grain size of the formed polycrystalline silicon film. Incidentally, in preparing this sample, the substrate heating temperature during energy beam irradiation was set to about 400 ° C., and the energy beam irradiation conditions were as shown in FIG.
It is the same as in the case of.

【0016】又、本試料の導電型決定不純物としては、
不純物量が約1原子%のリンを使用し、上記平均結晶粒
径の測定には透過電子顕微鏡による観察像を使用し求め
た。
The conductivity type determining impurities of this sample include:
Phosphorus having an impurity amount of about 1 atomic% was used, and the average crystal grain size was measured by using an image observed by a transmission electron microscope.

【0017】同図によれば、その膜厚が小さくなるにつ
れて平均結晶粒径は顕著に大きくなり、その半面シート
抵抗が緩やかに減少している。しかも、そのシート抵抗
の減少の様子は、膜厚が約500Åを過ぎた付近からそ
の減少に飽和傾向が現れている。このことは、エネルギ
ービームの照射によって多結晶シリコン膜を形成する場
合、出発材料である非晶質シリコン膜の膜厚の制御が極
めて重要であることを示すものである。
According to FIG. 1, as the film thickness decreases, the average crystal grain size increases remarkably, and the half-surface sheet resistance gradually decreases. Moreover, the state of the decrease in the sheet resistance shows a saturation tendency in the vicinity of the film thickness exceeding about 500 °. This indicates that it is extremely important to control the thickness of the amorphous silicon film as a starting material when forming a polycrystalline silicon film by irradiation with an energy beam.

【0018】従って、粒径が大きなものほど膜質として
は良好であることを併せて考慮すると、この非晶質シリ
コン膜の膜厚を約500Å以下とすることでシート抵抗
も十分小さく且つ粒径も大きなものが得られることが分
かる。
Accordingly, considering that the larger the grain size is, the better the film quality is. Considering that the thickness of the amorphous silicon film is about 500 ° or less, the sheet resistance is sufficiently small and the grain size is small. It turns out that a big thing is obtained.

【0019】図3は、エネルギービーム照射時の基板加
熱温度と、照射後の多結晶シリコン膜のシート抵抗値と
の関係を示している。これに用いた試料は、膜厚が約5
00Åで、エネルギービームとしては、約300mJ/
cm2のArFレーザを用いた。
FIG. 3 shows the relationship between the substrate heating temperature during energy beam irradiation and the sheet resistance of the polycrystalline silicon film after irradiation. The sample used for this had a film thickness of about 5
00 °, the energy beam is about 300 mJ /
A cm 2 ArF laser was used.

【0020】同図によると、基板加熱温度が高くなるに
つれて、形成された多結晶シリコン膜のシート抵抗は漸
次減少する。これは、基板温度を高温としたことから結
晶粒径が大きくなったことに基づくものである。
According to FIG. 1, as the substrate heating temperature increases, the sheet resistance of the formed polycrystalline silicon film gradually decreases. This is based on the fact that the crystal grain size has increased due to the high substrate temperature.

【0021】以上のことから、非晶質シリコン膜を出発
材料とし、これにエネルギービームを照射することによ
り導電性多結晶シリコン膜を得ようとする場合にあって
は、その非晶質シリコン膜中の導電型決定不純物量と、
その膜厚、そしてエネルギービーム照射時の基板加熱温
度が重要なパラメータであることが分かる。とりわけ2
00〜400℃の加熱温度下であって、0.5〜10原
子%の導電型決定不純物を含有し膜厚が500Å以下の
非晶質シリコン膜を出発材料とすることがこのエネルギ
ービーム照射による多結晶シリコン膜の製造方法にとっ
ては好適であることが分かる。
From the above, when an amorphous silicon film is used as a starting material, and an energy beam is applied to the amorphous silicon film to obtain a conductive polycrystalline silicon film, the amorphous silicon film Conductivity type determining impurity amount in,
It can be seen that the film thickness and the substrate heating temperature during energy beam irradiation are important parameters. Especially 2
An amorphous silicon film having a conductivity type determining impurity of 0.5 to 10 atomic% and a thickness of 500 ° or less at a heating temperature of 00 to 400 ° C. is used as a starting material by this energy beam irradiation. It can be seen that the method is suitable for a method for manufacturing a polycrystalline silicon film.

【0022】次に、本願発明多結晶シリコン膜の製造方
法を用いた半導体デバイスの例について説明する。実施
例で用いた半導体デバイスは薄膜トランジスタで、以下
では製造工程別素子構造図(図4)に従って説明する。
Next, an example of a semiconductor device using the method of manufacturing a polycrystalline silicon film of the present invention will be described. The semiconductor device used in the embodiment is a thin film transistor, which will be described below with reference to an element structure diagram for each manufacturing process (FIG. 4).

【0023】同図(a)に示す第1工程では、ノンアル
カリガラス等の絶縁性基板(1)上に膜厚約1μmの酸化
シリコン膜(2)を常圧CVD法にて形成する。この酸化
シリコン膜は、後工程で行うエネルギービームによる影
響が基板(1)に及ぶことを防止すべく設けるものであ
る。
In the first step shown in FIG. 1A, a silicon oxide film (2) having a thickness of about 1 μm is formed on an insulating substrate (1) such as non-alkali glass by a normal pressure CVD method. The silicon oxide film is provided in order to prevent the influence of the energy beam performed in a later step from affecting the substrate (1).

【0024】次に、同図(b)に示す第2工程は、本願
発明製造方法の出発材料となる非晶質シリコン膜を形成
する工程であり、まずプラズマCVD法により膜厚約5
00Åのn+型非晶質シリコン膜(形成温度約400
℃,リンの含有量約1%)を形成し、ソース,ドレイン
領域(s)(d)となる部分にこのn+型非晶質シリコン膜が
残留するようにパターニングした後、400〜550℃
の範囲で約1時間の熱処理を施す。これにより出発材料
である非晶質シリコン膜(3)が完成する。
Next, the second step shown in FIG. 2B is a step of forming an amorphous silicon film which is a starting material of the manufacturing method of the present invention.
00 ° n + type amorphous silicon film (forming temperature of about 400
C. and a phosphorus content of about 1%), and patterning is performed so that the n + -type amorphous silicon film remains in portions to become the source and drain regions (s) and (d).
The heat treatment is performed for about 1 hour in the range described above. Thereby, the amorphous silicon film (3) as the starting material is completed.

【0025】本工程でのこの熱処理は、後工程でのエネ
ルギービーム照射時に、その非晶質シリコン(3)に含ま
れる水素がそのエネルギービームによる熱に因り、爆発
的にその水素が蒸発することによって生じる膜粗れを抑
圧するため、予め膜中の水素を放出することを目的とし
ている。
In this heat treatment in this step, when the energy beam is irradiated in the subsequent step, hydrogen contained in the amorphous silicon (3) explodes explosively due to heat by the energy beam. The purpose is to release hydrogen in the film in advance in order to suppress film roughness caused by the film.

【0026】そして、同図(c)に示す第3工程では、
出発材料である非晶質シリコン(3)に対して、基板加熱
温度400℃下、ArFレーザ(4)を強度約300mJ
/cm2で照射する。これにより本願発明によって得ら
れる導電性多結晶シリコン膜(3’)が得られる。
Then, in the third step shown in FIG.
An amorphous silicon (3) as a starting material is irradiated with an ArF laser (4) at a substrate heating temperature of 400 ° C. at an intensity of about 300 mJ.
/ Cm 2 . Thereby, the conductive polycrystalline silicon film (3 ′) obtained by the present invention is obtained.

【0027】次に、同図(d)に示す第4工程では、ソ
ース,ドレイン領域(s)(d)に対応するように設けられた
導電性多結晶シリコン膜(3’)のほぼ中央にチャネル領
域が形成されるように、チャネル層となる非晶質シリコ
ン(5)をプラズマCVD法によ って形成した後パターニ
ングし、これに前述の水素放出のための熱処理をこの非
晶質シリコンに施し、引き続いて該非晶質シリコン(5)
の多結晶化のためのレー ザ照射(6)を行う。ここで使用
したレーザは約250mJ/cm2の強度のエキシマレ
ーザである。
Next, in a fourth step shown in FIG. 2D, a conductive polycrystalline silicon film (3 ') provided so as to correspond to the source / drain regions (s) and (d) is substantially at the center. In order to form a channel region, amorphous silicon (5) serving as a channel layer is formed by a plasma CVD method and then patterned, and the above-described heat treatment for hydrogen release is performed on the amorphous silicon (5). To the amorphous silicon (5)
Laser irradiation (6) is performed for polycrystallization. The laser used here is an excimer laser having an intensity of about 250 mJ / cm 2 .

【0028】同図(e)に示す第5工程では、多結晶化
された非晶質シリコン(5)上に、ゲート絶縁膜用の酸化
シリコン膜(7)及びゲート電極(8)のためのn+型非晶質
シリコン膜を、夫々スパッタ法,プラズマCVD法によ
り形成し所望の形状にパターニングし、パターニングさ
れたゲート電極(8)をマスクとして、チャネル−ドレイ
ン間及びチャネル−ソース間のオフセット領域(9)にリ
ーク電流低減化のためのリンを約0.01%濃度となる
ようにイオン注入した後、上記ゲート電極材料であるn
+型非晶質シリコン膜(8)のリンと、オフセット領域にイ
オン注入したリンとを各々活性化させるためにエキシマ
レーザ(約300mJ/cm2)(10)を照射する。斯る
照射は同時にn+型非晶質シリコン膜(8)の多結晶化をも
もたらすものである。
In a fifth step shown in FIG. 3E, a silicon oxide film 7 for a gate insulating film and a gate electrode 8 are formed on the polycrystalline amorphous silicon 5. An n + -type amorphous silicon film is formed by sputtering and plasma CVD, respectively, and is patterned into a desired shape. Using the patterned gate electrode (8) as a mask, offset between a channel and a drain and between a channel and a source are performed. After the region (9) is ion-implanted with phosphorus to reduce the leakage current to a concentration of about 0.01%, the gate electrode material n
An excimer laser (about 300 mJ / cm 2 ) (10) is applied to activate the phosphorus of the + type amorphous silicon film (8) and the phosphorus ion-implanted into the offset region. Such irradiation simultaneously brings about polycrystallization of the n + -type amorphous silicon film (8).

【0029】最後に、同図(f)に示す第6工程では、
保護膜となる酸化シリコン膜(11)を形成した後コンタク
トホールを形成し、従来周知の方法によりソース,ドレ
イン電極(12)(13)を形成する。
Finally, in the sixth step shown in FIG.
After a silicon oxide film (11) serving as a protective film is formed, contact holes are formed, and source and drain electrodes (12) and (13) are formed by a conventionally known method.

【0030】実施例では、薄膜トランジスタのソース,
ドレイン用導電層及びゲート電極材料の形成に際して、
本願発明多結晶シリコン膜を使用したが、この他に半導
体装置における配線材料として利用してもよいことは言
うまでもない。
In the embodiment, the source of the thin film transistor,
When forming the drain conductive layer and the gate electrode material,
Although the polycrystalline silicon film of the present invention is used, it goes without saying that it may be used as a wiring material in a semiconductor device.

【0031】また、出発材料に非晶質シリコン膜として
プラズマCVD法によって形成したものを用いて説明し
たが、本願発明はそれに限られるものではなく、低圧C
VD法や、常圧CVD法、さらにはノンドープの非晶質
シリコン膜にイオン注入等を施して、所望の不純物含有
量としたものであってもよい。
Also, although the description has been made using an amorphous silicon film formed by a plasma CVD method as a starting material, the present invention is not limited to this.
A VD method, a normal pressure CVD method, or a non-doped amorphous silicon film may be subjected to ion implantation or the like to obtain a desired impurity content.

【0032】導電型決定不純物としては、比較的汎用的
なリンを使用して説明したが、上述した導電型決定不純
物に関する一連の傾向は、その他のボロン,砒素等であ
っても同様であり、応用するデバイスに併せてこれらを
選択すればよい。
Although a relatively general-purpose phosphorus has been described as the conductivity-type determining impurity, a series of trends regarding the conductivity-type determining impurity described above are the same for other boron, arsenic, and the like. These may be selected according to the device to be applied.

【0033】更に、本発明の実施例では、多結晶化のた
めのエネルギービームとして、ArFレーザを使用した
が、このレーザに限られるものではなく、その他に例え
ばXeCl,KrF等のレーザを使用してもよい。
Further, in the embodiment of the present invention, an ArF laser was used as an energy beam for polycrystallization. However, the present invention is not limited to this laser, and other lasers such as XeCl and KrF may be used. You may.

【0034】[0034]

【発明の効果】本発明製造方法によれば、多結晶化させ
る非晶質シリコン膜を200〜400℃に加熱すること
によって、膜内での蓄熱が生じやすくなり、またその膜
厚を500Å以下とすることにより、照射したエネルギ
ービームに基づく熱がその膜全体に亘らせることがで
き、更にはその非晶質シリコン膜中の導電型決定不純物
を0.5〜10原子%の範囲とすることで、エネルギー
ビーム照射の多結晶シリコン膜として十分な高導電率な
ものを得ることが可能となる。
According to the manufacturing method of the present invention, by heating an amorphous silicon film to be polycrystallized to 200 to 400.degree. C., heat is easily generated in the film. By doing so, the heat based on the irradiated energy beam can be spread over the entire film, and the conductivity-type-determining impurity in the amorphous silicon film is set in the range of 0.5 to 10 atomic%. This makes it possible to obtain a sufficiently high conductivity as a polycrystalline silicon film irradiated with energy beams.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明製造方法を説明するための、非晶質シリ
コン膜に含まれる導電型決定不純物の含有量と、製造さ
れた多結晶シリコン膜のシート抵抗との関係を示す特性
図である。
FIG. 1 is a characteristic diagram illustrating the relationship between the content of impurities determining the conductivity type contained in an amorphous silicon film and the sheet resistance of a manufactured polycrystalline silicon film for explaining the manufacturing method of the present invention. .

【図2】本発明製造方法を説明するための、非晶質シリ
コン膜の膜厚と、前記シート抵抗との関係を示す特性図
である。
FIG. 2 is a characteristic diagram illustrating the relationship between the thickness of an amorphous silicon film and the sheet resistance for explaining the manufacturing method of the present invention.

【図3】本発明製造方法を説明するための、エネルギー
ビーム照射時の基板加熱温度と、前記シート抵抗値との
関係を示す特性図である。
FIG. 3 is a characteristic diagram illustrating a relationship between a substrate heating temperature at the time of energy beam irradiation and the sheet resistance value for explaining the manufacturing method of the present invention.

【図4】本発明の製造方法を用いた半導体デバイスの製
造工程を説明するための工程別素子構造断面図である。
FIG. 4 is a cross-sectional view of an element structure for each step for explaining a manufacturing step of a semiconductor device using the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

(a)…基板加熱温度400℃ (b)…室温 (a) ... substrate heating temperature 400 ° C (b) ... room temperature

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/3205 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/20 H01L 21/3205

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 200〜400℃の加熱温度下、0.5
〜10原子%の導電型決定不純物を含有し膜厚が500
Å以下の非晶質シリコン膜に対し、エネルギービームを
照射することを特徴とする導電性多結晶シリコン膜の製
造方法。
1. A heating method at a heating temperature of 200 to 400.degree.
Containing a conductivity type determining impurity of 10 to 10 atomic% and a film thickness of 500
(4) A method for producing a conductive polycrystalline silicon film, which comprises irradiating the following amorphous silicon film with an energy beam.
JP24327292A 1992-09-11 1992-09-11 Method for manufacturing conductive polycrystalline silicon film Expired - Lifetime JP3182226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24327292A JP3182226B2 (en) 1992-09-11 1992-09-11 Method for manufacturing conductive polycrystalline silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24327292A JP3182226B2 (en) 1992-09-11 1992-09-11 Method for manufacturing conductive polycrystalline silicon film

Publications (2)

Publication Number Publication Date
JPH0697069A JPH0697069A (en) 1994-04-08
JP3182226B2 true JP3182226B2 (en) 2001-07-03

Family

ID=17101403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24327292A Expired - Lifetime JP3182226B2 (en) 1992-09-11 1992-09-11 Method for manufacturing conductive polycrystalline silicon film

Country Status (1)

Country Link
JP (1) JP3182226B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444302A (en) 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
KR101043788B1 (en) * 2009-04-21 2011-06-22 주식회사 엔씰텍 Fabricating Of A Polycrystalline silicon layer and Fabricating Of A Thin film transistor comprising the same

Also Published As

Publication number Publication date
JPH0697069A (en) 1994-04-08

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
JPH0777259B2 (en) Method for manufacturing polycrystalline silicon resistor having desired temperature coefficient
JPH01187814A (en) Manufacture of thin film semiconductor device
KR980012600A (en) Method of manufacturing semiconductor device and thin film transistor
JPH0334434A (en) Thin film semiconductor device and manufacture thereof
JP3313432B2 (en) Semiconductor device and manufacturing method thereof
JPH0437144A (en) Manufacture of thin film transistor
JPH02148831A (en) Laser annealing method
US6140164A (en) Method of manufacturing a semiconductor device
JP3182226B2 (en) Method for manufacturing conductive polycrystalline silicon film
JPH0936376A (en) Manufacture of thin-film semiconductor device
KR930010093B1 (en) Forming method of semiconductor thin film
JP3338182B2 (en) Method for manufacturing semiconductor device
JP2004055838A (en) Method for manufacturing thin film transistor
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3338434B2 (en) Method for manufacturing thin film transistor
JPH0797565B2 (en) Method for manufacturing semiconductor device
JP3515132B2 (en) Method for manufacturing thin film transistor
JP2785294B2 (en) Method for manufacturing semiconductor device
JPH08139331A (en) Method of manufacturing thin film transistor
JP2771812B2 (en) Method for manufacturing semiconductor device
JPH08316487A (en) Manufacture of thin-film semiconductor device
JP2830718B2 (en) Method for manufacturing thin film transistor
JP3291845B2 (en) Crystal growing method and channel forming method for MOS transistor
JP3181901B2 (en) Thin film transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12