JPH0721623A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPH0721623A JPH0721623A JP5148820A JP14882093A JPH0721623A JP H0721623 A JPH0721623 A JP H0721623A JP 5148820 A JP5148820 A JP 5148820A JP 14882093 A JP14882093 A JP 14882093A JP H0721623 A JPH0721623 A JP H0721623A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- head
- track
- timing information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
(57)【要約】
【目的】 ＦＧ信号パルスのばらつきにも対応できるＨ
ＳＷ信号生成機能を持った磁気記録再生装置を提供する
事を目的とする。 【構成】 テープ１上のトラック信号をヘッドで走査し
てとらえ、その再生信号をタイミング情報抽出部７に入
力して、トラックのタイミング情報を得る。そしてその
タイミング情報を参照して、モノマルチ回路群８とマイ
クロコンピュータによってヘッドスイッチ６ａ，６ｂを
動作するＨＳＷ信号の立ち上がり、立ち下がりを調整す
る。
ＳＷ信号生成機能を持った磁気記録再生装置を提供する
事を目的とする。 【構成】 テープ１上のトラック信号をヘッドで走査し
てとらえ、その再生信号をタイミング情報抽出部７に入
力して、トラックのタイミング情報を得る。そしてその
タイミング情報を参照して、モノマルチ回路群８とマイ
クロコンピュータによってヘッドスイッチ６ａ，６ｂを
動作するＨＳＷ信号の立ち上がり、立ち下がりを調整す
る。
Description
【０００１】
【産業上の利用分野】本発明は、シリンダに搭載された
ヘッドによりテープ上に斜めに形成されたトラックに記
録された情報信号を再生する磁気記録再生装置に関する
ものである。
ヘッドによりテープ上に斜めに形成されたトラックに記
録された情報信号を再生する磁気記録再生装置に関する
ものである。
【０００２】
【従来の技術】ＶＴＲやＤＡＴの様な回転ヘッド方式の
記録再生装置において複数個のヘッドを用いる場合、記
録再生時において、テープに接触しているヘッドからの
信号を常に得るため、各ヘッドからの信号を次々に切り
替える必要がある。そのためにシリンダの周波数発電器
出力信号（以降ＦＧ信号と称す）から、ヘッド切り替え
信号（以降ＨＳＷ信号と称す）を生成している。この際
ＦＧ信号からＴＳＷ信号を生成するときの両信号の位相
関係が、ヘッドの取付精度の誤差等により各製品で一定
でなく、各製品毎に調整する必要がある。以下図面を参
照しながら、従来のＶＨＳ方式のＶＴＲにおけるＦＧ信
号からのＨＳＷ信号の生成技術について説明する。
記録再生装置において複数個のヘッドを用いる場合、記
録再生時において、テープに接触しているヘッドからの
信号を常に得るため、各ヘッドからの信号を次々に切り
替える必要がある。そのためにシリンダの周波数発電器
出力信号（以降ＦＧ信号と称す）から、ヘッド切り替え
信号（以降ＨＳＷ信号と称す）を生成している。この際
ＦＧ信号からＴＳＷ信号を生成するときの両信号の位相
関係が、ヘッドの取付精度の誤差等により各製品で一定
でなく、各製品毎に調整する必要がある。以下図面を参
照しながら、従来のＶＨＳ方式のＶＴＲにおけるＦＧ信
号からのＨＳＷ信号の生成技術について説明する。
【０００３】図８は、従来のＶＨＳ方式のＶＴＲのＨＳ
Ｗ信号生成部の構成を示すものである。８０１はテープ
である。８０２ａ，８０２ｂはヘッドである。８０３は
シリンダで、回転軸に対称に２つのヘッドが取り付けら
れている。８０４はＦＧであり、シリンダ８０３の回転
速度に比例した周波数信号を発生、検出するものであ
る。８０５はＰＧで、８０２ａのヘッドの回転位置より
数度前の回転位置に取り付けられたマグネットなどによ
りシリンダの回転位置（位相）信号を取り出すものであ
る。８０６は、ＨＳＷ信号によりヘッド８０２ａ，８０
２ｂからの信号を切り替えるヘッドスイッチである。８
０７はＦＧ８０４からのＦＧ信号を１／３に分周する１
／３分周回路である。８０８は１／３分周回路８０７の
出力を適当な量遅延するモノマルチ回路である。８０９
はモノマルチ回路８０８の出力を１／２に分周する１／
２分周回路である。
Ｗ信号生成部の構成を示すものである。８０１はテープ
である。８０２ａ，８０２ｂはヘッドである。８０３は
シリンダで、回転軸に対称に２つのヘッドが取り付けら
れている。８０４はＦＧであり、シリンダ８０３の回転
速度に比例した周波数信号を発生、検出するものであ
る。８０５はＰＧで、８０２ａのヘッドの回転位置より
数度前の回転位置に取り付けられたマグネットなどによ
りシリンダの回転位置（位相）信号を取り出すものであ
る。８０６は、ＨＳＷ信号によりヘッド８０２ａ，８０
２ｂからの信号を切り替えるヘッドスイッチである。８
０７はＦＧ８０４からのＦＧ信号を１／３に分周する１
／３分周回路である。８０８は１／３分周回路８０７の
出力を適当な量遅延するモノマルチ回路である。８０９
はモノマルチ回路８０８の出力を１／２に分周する１／
２分周回路である。
【０００４】以下図９に示す従来のＶＨＳ方式のＶＴＲ
のＨＳＷ信号生成における各信号のタイミング図を用い
て図８の構成の動作を説明する。図９（ａ）はＰＧ８０
５で検出されるＰＧ信号であり、シリンダ１回転につき
１発のパルスがある。また図９（ｂ）はＦＧ８０４で検
出されるＦＧ信号であり、シリンダ１回転につき６発の
パルスがある。図では便宜上これらのＦＧ信号パルスに
ＰＧ信号パルスのすぐつぎのＦＧ信号パルスをスタート
にして１から６の番号をつけてある。図９（ｃ）は１／
３分周回路８０７の出力波形図であり、ＦＧ信号パルス
の１番目の立ち上がりで“Ｈ”、２番目のパルスの立ち
下がりで“Ｌ”、４番目のパルスの立ち上がりで
“Ｈ”、５番目のパルスの立ち下がりで“Ｌ”となるよ
うな動作をする事によって、ＦＧ信号を１／３に分周し
ている。また１／３分周回路８０７は上記以外のタイミ
ングによって動作するのを防ぐために、ＰＧ信号によっ
てリセットされる構成になっている。図９（ｄ）はモノ
マルチ回路８０８の出力波形図であり、１／３分周回路
８０７の出力を適当な量θｄ遅延させた波形になってい
る。図９（ｅ）は１／２分周回路８０９の出力波形図で
あり、モノマルチ回路８０８の出力信号パルスの１番目
の立ち上がりで“Ｈ”、２番目のパルスの立ち上がりで
“Ｌ”となるような動作をする事によって、モノマルチ
回路の出力信号を１／２に分周している。また１／２分
周回路８０９は上記以外のタイミングによって動作する
のを防ぐために、ＰＧ信号によってリセットされる構成
になっている。以上のような構成において、図９（ｄ）
のモノマルチ回路８０８の出力波形図における遅延量θ
ｄを調整する事によって、図８のヘッド８０２ａがテー
プを走査しているときに“Ｈ”、ヘッド８０２ｂがテー
プを走査しているときに“Ｌ”となるようなＨＳＷ信号
を生成する事ができる。
のＨＳＷ信号生成における各信号のタイミング図を用い
て図８の構成の動作を説明する。図９（ａ）はＰＧ８０
５で検出されるＰＧ信号であり、シリンダ１回転につき
１発のパルスがある。また図９（ｂ）はＦＧ８０４で検
出されるＦＧ信号であり、シリンダ１回転につき６発の
パルスがある。図では便宜上これらのＦＧ信号パルスに
ＰＧ信号パルスのすぐつぎのＦＧ信号パルスをスタート
にして１から６の番号をつけてある。図９（ｃ）は１／
３分周回路８０７の出力波形図であり、ＦＧ信号パルス
の１番目の立ち上がりで“Ｈ”、２番目のパルスの立ち
下がりで“Ｌ”、４番目のパルスの立ち上がりで
“Ｈ”、５番目のパルスの立ち下がりで“Ｌ”となるよ
うな動作をする事によって、ＦＧ信号を１／３に分周し
ている。また１／３分周回路８０７は上記以外のタイミ
ングによって動作するのを防ぐために、ＰＧ信号によっ
てリセットされる構成になっている。図９（ｄ）はモノ
マルチ回路８０８の出力波形図であり、１／３分周回路
８０７の出力を適当な量θｄ遅延させた波形になってい
る。図９（ｅ）は１／２分周回路８０９の出力波形図で
あり、モノマルチ回路８０８の出力信号パルスの１番目
の立ち上がりで“Ｈ”、２番目のパルスの立ち上がりで
“Ｌ”となるような動作をする事によって、モノマルチ
回路の出力信号を１／２に分周している。また１／２分
周回路８０９は上記以外のタイミングによって動作する
のを防ぐために、ＰＧ信号によってリセットされる構成
になっている。以上のような構成において、図９（ｄ）
のモノマルチ回路８０８の出力波形図における遅延量θ
ｄを調整する事によって、図８のヘッド８０２ａがテー
プを走査しているときに“Ｈ”、ヘッド８０２ｂがテー
プを走査しているときに“Ｌ”となるようなＨＳＷ信号
を生成する事ができる。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、モノマルチ回路８０８の遅延量θｄを調
整する時、θｄを変化させるとＨＳＷ信号の立ち上がり
と立ち下がりのタイミングが同時に変化するため、シリ
ンダへのＦＧの取り付けにかなりのばらつきがあり、そ
の結果ＦＧ信号パルスの位相にばらつきがある場合、Ｈ
ＳＷ信号の立ち上がりをヘッド８０２ａの走査開始点に
一致させたとしても、ＦＧ信号パルスのばらつきによっ
てＨＳＷ信号の立ち下がりがばらちき、ヘッド８０２ｂ
の走査開始点とＨＳＷ信号の立ち下がりがずれる事にな
り十分なヘッド切り替えが出来ない事になってしまう。
逆にＨＳＷ信号の立ち下がりをヘッド８０２ｂの走査開
始点と一致させた場合も、今度はＨＳＷ信号の立ち上が
りとヘッド８０２ａの走査開始点を一致させる事が出来
なくなってしまう。
うな構成では、モノマルチ回路８０８の遅延量θｄを調
整する時、θｄを変化させるとＨＳＷ信号の立ち上がり
と立ち下がりのタイミングが同時に変化するため、シリ
ンダへのＦＧの取り付けにかなりのばらつきがあり、そ
の結果ＦＧ信号パルスの位相にばらつきがある場合、Ｈ
ＳＷ信号の立ち上がりをヘッド８０２ａの走査開始点に
一致させたとしても、ＦＧ信号パルスのばらつきによっ
てＨＳＷ信号の立ち下がりがばらちき、ヘッド８０２ｂ
の走査開始点とＨＳＷ信号の立ち下がりがずれる事にな
り十分なヘッド切り替えが出来ない事になってしまう。
逆にＨＳＷ信号の立ち下がりをヘッド８０２ｂの走査開
始点と一致させた場合も、今度はＨＳＷ信号の立ち上が
りとヘッド８０２ａの走査開始点を一致させる事が出来
なくなってしまう。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の磁気記録再生装置は、複数個のヘッド
と、ヘッドを搭載するシリンダと、ヘッドからの信号の
切り替えを行うヘッドスイッチと、シリンダ上に配され
回転に同期しヘッドの各々の位置に対応した位置信号を
発生する位置信号発生手段と、トラックのタイミング情
報を抜き出すタイミング情報抽出手段と、位置信号とト
ラックのタイミングとの遅延量をもとに前記ヘッドスイ
ッチを動作するヘッド切り替え信号の立ち上がりタイミ
ング及び立ち下がりタイミングを作る複数のモノマルチ
回路からなるモノマルチ回路群と、ヘッド切り替え信号
の立ち上がりタイミング及び立ち下がりタイミングとト
ラックのタイミング情報をもとにヘッド切り替え信号の
立ち上がりタイミング及び立ち下がりタイミングの平均
値を計算するマイクロコンピュータとを具備し、モノマ
ルチ回路の各々の遅延時間は、マイクロコンピュータに
よって計算されたヘッド切り替え信号の立ち上がりタイ
ミング及び立ち下がりタイミングの平均値をもとに、ヘ
ッド切り替え信号を調整するという構成を備えたもので
ある。
めに、本発明の磁気記録再生装置は、複数個のヘッド
と、ヘッドを搭載するシリンダと、ヘッドからの信号の
切り替えを行うヘッドスイッチと、シリンダ上に配され
回転に同期しヘッドの各々の位置に対応した位置信号を
発生する位置信号発生手段と、トラックのタイミング情
報を抜き出すタイミング情報抽出手段と、位置信号とト
ラックのタイミングとの遅延量をもとに前記ヘッドスイ
ッチを動作するヘッド切り替え信号の立ち上がりタイミ
ング及び立ち下がりタイミングを作る複数のモノマルチ
回路からなるモノマルチ回路群と、ヘッド切り替え信号
の立ち上がりタイミング及び立ち下がりタイミングとト
ラックのタイミング情報をもとにヘッド切り替え信号の
立ち上がりタイミング及び立ち下がりタイミングの平均
値を計算するマイクロコンピュータとを具備し、モノマ
ルチ回路の各々の遅延時間は、マイクロコンピュータに
よって計算されたヘッド切り替え信号の立ち上がりタイ
ミング及び立ち下がりタイミングの平均値をもとに、ヘ
ッド切り替え信号を調整するという構成を備えたもので
ある。
【０００７】
【作用】本発明は上記した構成によって、ＨＳＷ信号の
立ち上がり、立ち下がりを複数個のモノマルチ回路と、
マイクロコンピュータによって調整する事が出来、ＦＧ
信号パルスが大きくばらついても、ヘッドの切り替えを
確実に行うＨＳＷ信号を生成する事が出来る。
立ち上がり、立ち下がりを複数個のモノマルチ回路と、
マイクロコンピュータによって調整する事が出来、ＦＧ
信号パルスが大きくばらついても、ヘッドの切り替えを
確実に行うＨＳＷ信号を生成する事が出来る。
【０００８】
【実施例】以下本発明の一実施例の磁気記録再生装置に
ついて図面を参照しながら説明する。図１は本発明の磁
気記録再生装置の一実施例の構成図である。同図におい
て１はテープ、２ａ，２ｂ，３ａ，３ｂはヘッド、４は
シリンダ、５はＰＧ５ａ，ＦＧ５ｂ，１／３分周回路５
ｃ，１／２分周回路５ｄからなる位置信号発生部、６
ａ，６ｂはヘッドスイッチ、７は復調回路７ａ，７ｂ，
タイミング情報検出回路７ｃ，７ｄからなるタイミング
情報抽出部、８はカウンタ８ａ，比較回路群８ｂ，ＥＥ
Ｐ−ＲＯＭ群８ｃからなるモノマルチ回路群、９はラッ
チ群、１０は１／２分周回路、１０１はスイッチ群、１
０２，１０３はＲＳ−ＦＦ、１０４〜１１１はＡＮＤ回
路、１１２〜１１５は入力信号から固定値ｔｓを減算す
る減算器、１１はマイクロコンピュータ、である。１／
２分周回路１０のリセット端子には、ＰＧ５ａの信号が
入力されている。また、ＥＥＰ−ＲＯＭとは、不揮発性
メモリのことである。
ついて図面を参照しながら説明する。図１は本発明の磁
気記録再生装置の一実施例の構成図である。同図におい
て１はテープ、２ａ，２ｂ，３ａ，３ｂはヘッド、４は
シリンダ、５はＰＧ５ａ，ＦＧ５ｂ，１／３分周回路５
ｃ，１／２分周回路５ｄからなる位置信号発生部、６
ａ，６ｂはヘッドスイッチ、７は復調回路７ａ，７ｂ，
タイミング情報検出回路７ｃ，７ｄからなるタイミング
情報抽出部、８はカウンタ８ａ，比較回路群８ｂ，ＥＥ
Ｐ−ＲＯＭ群８ｃからなるモノマルチ回路群、９はラッ
チ群、１０は１／２分周回路、１０１はスイッチ群、１
０２，１０３はＲＳ−ＦＦ、１０４〜１１１はＡＮＤ回
路、１１２〜１１５は入力信号から固定値ｔｓを減算す
る減算器、１１はマイクロコンピュータ、である。１／
２分周回路１０のリセット端子には、ＰＧ５ａの信号が
入力されている。また、ＥＥＰ−ＲＯＭとは、不揮発性
メモリのことである。
【０００９】まず、このような構成された磁気記録再生
装置のＨＳＷ信号の立ち上がり、立ち下がりのタイミン
グの調整時の動作について説明する。
装置のＨＳＷ信号の立ち上がり、立ち下がりのタイミン
グの調整時の動作について説明する。
【００１０】この調整モードの場合スイッチ群１０１の
内まず１０１ａ，１０１ｂがＯＮになっている。ここで
はヘッド２ａ，２ｂを切り替えるＨＳＷ信号１の調整に
ついて図を参照しながら説明する。図４に本発明の一実
施例のＨＳＷ信号調整時の各部波形図を示す。図４
（ａ）はＰＧ５ａで検出されるＰＧ信号であり、シリン
ダ１回転につき１発のパルスがある。図４（ｂ）はＦＧ
５ｂで検出されるＦＧ信号であり、シリンダ１回転につ
き６発のパルスがある。図４（ｃ）は１／３分周回路５
ｃの出力波形であり、図４（ｂ）のＦＧ信号を１／３に
分周した波形である。この１／３分周回路５ｃの立ち上
がりで、カウンタ８ａはリセットされ改めてカウントさ
れるようになっている。なお１／３分周回路５ｃは図４
（ｃ）に示す動作波形以外のタイミングで動作するのを
防ぐためにＰＧ信号によってリセットしている。
内まず１０１ａ，１０１ｂがＯＮになっている。ここで
はヘッド２ａ，２ｂを切り替えるＨＳＷ信号１の調整に
ついて図を参照しながら説明する。図４に本発明の一実
施例のＨＳＷ信号調整時の各部波形図を示す。図４
（ａ）はＰＧ５ａで検出されるＰＧ信号であり、シリン
ダ１回転につき１発のパルスがある。図４（ｂ）はＦＧ
５ｂで検出されるＦＧ信号であり、シリンダ１回転につ
き６発のパルスがある。図４（ｃ）は１／３分周回路５
ｃの出力波形であり、図４（ｂ）のＦＧ信号を１／３に
分周した波形である。この１／３分周回路５ｃの立ち上
がりで、カウンタ８ａはリセットされ改めてカウントさ
れるようになっている。なお１／３分周回路５ｃは図４
（ｃ）に示す動作波形以外のタイミングで動作するのを
防ぐためにＰＧ信号によってリセットしている。
【００１１】まず基準となるトラック情報が記録された
テープ１を走査して得られるヘッド２ａ，２ｂの信号
は、あらかじめ粗調されたＨＳＷ信号１を用いてヘッド
スイッチ６ａによって順次切り替えられてタイミング情
報抽出部７へ送られる。タイミング情報抽出部７では、
入力された信号を復調回路７ａで復調し、さらにタイミ
ング情報検出回路７ｃでヘッド２ａおよび２ｂの走査し
ているトラックのタイミング情報を検出する。タイミン
グ情報検出回路７ｃの出力波形を図４（ｄ）に示す。パ
ルスａがヘッド２ａの走査しているトラックのタイミン
グ情報、パルスｂがヘッド２ｂの走査しているトラック
のタイミング情報である。このトラックタイミング情報
パルスａが立ち上がったとき、１／２分周回路１０の正
論理出力が“Ｈ”となっているので、ＡＮＤ回路１０４
の出力が“Ｈ”となり、ラッチ群９中のラッチＡによっ
てそのときのカウンタ８の出力がラッチされる。ラッチ
Ａの出力データを図４（ｅ）に示す。図中の右上がりの
破線の直線はカウンタ８ａの出力波形を示している。ラ
ッチＡによってラッチされたカウント値ｔ２は、図４
（ｃ）の１／３分周回路の第１の出力パルスの立ち上が
りから、図４（ｄ）のトラックタイミング情報パルスａ
の立ち上がりまでの時間に相当するものである。このカ
ウント値ｔ２から減算器１１２によってｔｓだけ減算さ
れた値がｔ１である。ここで、ｔｓとはトラックタイミ
ング情報パルスの発生方法で決まる固定の値である。ｔ
１の値が決まると、マイクロコンピュータによって、図
２、図３に示すマイコン処理が行われる。図２は、メイ
ン処理で、処理２０１で初期設定を行い、各ＲＡＭをク
リアする。ここで、ｔ１の値がマイクロコンピュータに
入力されると、外部割り込みがはいり、図３の処理を行
う。図３は、外部割り込み処理で、３０１は判断処理で
あり、ＲＡＭ Ａａの値が１なら処理３０２に進み、１
以外なら処理３０８を行う処理である。ここでＲＡＭ
Ａａは、マイクロコンピュータにｔ１の値が入力された
場合に、１になるものとする。ここでは、ＲＡＭ Ａａ
の値が１の場合なので、処理３０２を行う。処理３０２
は、ＲＡＭ Ｃ１の値に１を加算し、その結果をＲＡＭ
Ｃ１に格納する処理である。処理３０３は、ＲＡＭ
ｔａ１の値にｔ１の値を加算し、その結果をＲＡＭ ｔ
ａ１に格納する。処理３０４は判断処理であり、ＲＡＭ
Ｃ１の値が１０なら処理３０５に進み、１０以外なら
処理３０７を行い、外部割り込みを終了する。処理３０
５は、ＲＡＭ ｔａ１の値を１０で除算し、その結果を
ＲＡＭ ｔａに格納する。処理３０６は、ＲＡＭ Ｃ
１、ＲＡＭ ｔａ１をクリアする。処理３０７は、外部
割り込みを終了する。ここで計算された平均値ｔａが最
終的にＥＥＰ−ＲＯＭ群８ｃ中のＥＥＰ−ＲＯＭ Ａに
記憶される。このＥＥＰ−ＲＯＭ Ａの記憶値ｔａは、
ＨＳＷ信号１の立ち上がりのタイミングを設定するもの
である。一方図４（ｄ）のトラックタイミング情報パル
スｂが立ち上がったとき、１／２分周回路１０の負論理
出力が“Ｈ”となっているので、ＡＮＤ回路１０５の出
力が“Ｈ”となり、ラッチ群９中のラッチＢによってそ
のときのカウンタ８の出力がラッチされる。ラッチＢの
出力データを図４（ｆ）に示す。図中の右上がりの破線
の直線はカウンタ８ａの出力波形を示している。ラッチ
Ｂによってラッチされたカウント値ｔ４は、図４（ｃ）
の１／３分周回路の第２の出力パルスの立ち上がりか
ら、図４（ｄ）のトラックタイミング情報パルスｂの立
ち上がりまでの時間に相当するものである。このカウン
ト値ｔ４から減算器１１３によってｔｓだけ減算された
値がｔ３である。ｔ３の値が決まると、マイクロコンピ
ュータによって、図２、図３に示すマイコン処理が行わ
れる。図２は、メイン処理で、処理２０１で初期設定を
行い、各ＲＡＭをクリアする。ここでｔ３の値がマイク
ロコンピュータに入力されると、外部割り込みがはい
り、図３の処理を行う。図３は、外部割り込み処理で、
３０１は判断処理であり、ＲＡＭ Ａａの値が１なら処
理３０２に進み、１以外なら処理３０８を行う処理であ
る。ここでは、ＲＡＭ Ａａの値が０の場合なので、処
理３０８を行う。処理３０８は、ＲＡＭ Ｃ２の値に１
を加算し、その結果をＲＡＭ Ｃ２に格納する処理であ
る。処理３０９は、ＲＡＭ ｔｂ１の値にｔ３の値を加
算し、その結果をＲＡＭ ｔｂ１に格納する。処理３１
０は判断処理であり、ＲＡＭ Ｃ２の値が１０なら処理
３１１に進み、１０以外なら処理３０７を行い、外部割
り込みを終了する。処理３１１は、ＲＡＭ ｔｂ１の値
を１０で除算し、その結果をＲＡＭ ｔｂに格納する。
処理３１２は、ＲＡＭ Ｃ２、ＲＡＭ ｔｂ１をクリア
する。処理３０７は、外部割り込みを終了する。ここで
計算された平均値ｔｂが、最終的にＥＥＰ−ＲＯＭ群８
ｃ中のＥＥＰ−ＲＯＭ Ｂに記憶される。このＥＥＰ−
ＲＯＭ Ｂの記憶値ｔｂは、ＨＳＷ信号１の立ち下がり
のタイミングを設定するものである。以上の動作によっ
てＨＳＷ信号１の立ち上がり、立ち下がりのタイミング
の調整を行う事ができる。
テープ１を走査して得られるヘッド２ａ，２ｂの信号
は、あらかじめ粗調されたＨＳＷ信号１を用いてヘッド
スイッチ６ａによって順次切り替えられてタイミング情
報抽出部７へ送られる。タイミング情報抽出部７では、
入力された信号を復調回路７ａで復調し、さらにタイミ
ング情報検出回路７ｃでヘッド２ａおよび２ｂの走査し
ているトラックのタイミング情報を検出する。タイミン
グ情報検出回路７ｃの出力波形を図４（ｄ）に示す。パ
ルスａがヘッド２ａの走査しているトラックのタイミン
グ情報、パルスｂがヘッド２ｂの走査しているトラック
のタイミング情報である。このトラックタイミング情報
パルスａが立ち上がったとき、１／２分周回路１０の正
論理出力が“Ｈ”となっているので、ＡＮＤ回路１０４
の出力が“Ｈ”となり、ラッチ群９中のラッチＡによっ
てそのときのカウンタ８の出力がラッチされる。ラッチ
Ａの出力データを図４（ｅ）に示す。図中の右上がりの
破線の直線はカウンタ８ａの出力波形を示している。ラ
ッチＡによってラッチされたカウント値ｔ２は、図４
（ｃ）の１／３分周回路の第１の出力パルスの立ち上が
りから、図４（ｄ）のトラックタイミング情報パルスａ
の立ち上がりまでの時間に相当するものである。このカ
ウント値ｔ２から減算器１１２によってｔｓだけ減算さ
れた値がｔ１である。ここで、ｔｓとはトラックタイミ
ング情報パルスの発生方法で決まる固定の値である。ｔ
１の値が決まると、マイクロコンピュータによって、図
２、図３に示すマイコン処理が行われる。図２は、メイ
ン処理で、処理２０１で初期設定を行い、各ＲＡＭをク
リアする。ここで、ｔ１の値がマイクロコンピュータに
入力されると、外部割り込みがはいり、図３の処理を行
う。図３は、外部割り込み処理で、３０１は判断処理で
あり、ＲＡＭ Ａａの値が１なら処理３０２に進み、１
以外なら処理３０８を行う処理である。ここでＲＡＭ
Ａａは、マイクロコンピュータにｔ１の値が入力された
場合に、１になるものとする。ここでは、ＲＡＭ Ａａ
の値が１の場合なので、処理３０２を行う。処理３０２
は、ＲＡＭ Ｃ１の値に１を加算し、その結果をＲＡＭ
Ｃ１に格納する処理である。処理３０３は、ＲＡＭ
ｔａ１の値にｔ１の値を加算し、その結果をＲＡＭ ｔ
ａ１に格納する。処理３０４は判断処理であり、ＲＡＭ
Ｃ１の値が１０なら処理３０５に進み、１０以外なら
処理３０７を行い、外部割り込みを終了する。処理３０
５は、ＲＡＭ ｔａ１の値を１０で除算し、その結果を
ＲＡＭ ｔａに格納する。処理３０６は、ＲＡＭ Ｃ
１、ＲＡＭ ｔａ１をクリアする。処理３０７は、外部
割り込みを終了する。ここで計算された平均値ｔａが最
終的にＥＥＰ−ＲＯＭ群８ｃ中のＥＥＰ−ＲＯＭ Ａに
記憶される。このＥＥＰ−ＲＯＭ Ａの記憶値ｔａは、
ＨＳＷ信号１の立ち上がりのタイミングを設定するもの
である。一方図４（ｄ）のトラックタイミング情報パル
スｂが立ち上がったとき、１／２分周回路１０の負論理
出力が“Ｈ”となっているので、ＡＮＤ回路１０５の出
力が“Ｈ”となり、ラッチ群９中のラッチＢによってそ
のときのカウンタ８の出力がラッチされる。ラッチＢの
出力データを図４（ｆ）に示す。図中の右上がりの破線
の直線はカウンタ８ａの出力波形を示している。ラッチ
Ｂによってラッチされたカウント値ｔ４は、図４（ｃ）
の１／３分周回路の第２の出力パルスの立ち上がりか
ら、図４（ｄ）のトラックタイミング情報パルスｂの立
ち上がりまでの時間に相当するものである。このカウン
ト値ｔ４から減算器１１３によってｔｓだけ減算された
値がｔ３である。ｔ３の値が決まると、マイクロコンピ
ュータによって、図２、図３に示すマイコン処理が行わ
れる。図２は、メイン処理で、処理２０１で初期設定を
行い、各ＲＡＭをクリアする。ここでｔ３の値がマイク
ロコンピュータに入力されると、外部割り込みがはい
り、図３の処理を行う。図３は、外部割り込み処理で、
３０１は判断処理であり、ＲＡＭ Ａａの値が１なら処
理３０２に進み、１以外なら処理３０８を行う処理であ
る。ここでは、ＲＡＭ Ａａの値が０の場合なので、処
理３０８を行う。処理３０８は、ＲＡＭ Ｃ２の値に１
を加算し、その結果をＲＡＭ Ｃ２に格納する処理であ
る。処理３０９は、ＲＡＭ ｔｂ１の値にｔ３の値を加
算し、その結果をＲＡＭ ｔｂ１に格納する。処理３１
０は判断処理であり、ＲＡＭ Ｃ２の値が１０なら処理
３１１に進み、１０以外なら処理３０７を行い、外部割
り込みを終了する。処理３１１は、ＲＡＭ ｔｂ１の値
を１０で除算し、その結果をＲＡＭ ｔｂに格納する。
処理３１２は、ＲＡＭ Ｃ２、ＲＡＭ ｔｂ１をクリア
する。処理３０７は、外部割り込みを終了する。ここで
計算された平均値ｔｂが、最終的にＥＥＰ−ＲＯＭ群８
ｃ中のＥＥＰ−ＲＯＭ Ｂに記憶される。このＥＥＰ−
ＲＯＭ Ｂの記憶値ｔｂは、ＨＳＷ信号１の立ち下がり
のタイミングを設定するものである。以上の動作によっ
てＨＳＷ信号１の立ち上がり、立ち下がりのタイミング
の調整を行う事ができる。
【００１２】なお、ヘッド３ａ，３ｂを切り替えるＨＳ
Ｗ信号２の調整も、スイッチ群１０１の内１０１ｃ，１
０１ｄをＯＮにして、ラッチＣ，Ｄ、ＥＥＰ−ＲＯＭ
Ｃ，Ｄ及びマイクロコンピュータを用いて全く同様に行
う事が出来る。
Ｗ信号２の調整も、スイッチ群１０１の内１０１ｃ，１
０１ｄをＯＮにして、ラッチＣ，Ｄ、ＥＥＰ−ＲＯＭ
Ｃ，Ｄ及びマイクロコンピュータを用いて全く同様に行
う事が出来る。
【００１３】次にＨＳＷ信号の調整後、実際にテープ１
に記録する際もしくはテープ１から再生を行う際のＨＳ
Ｗ信号の生成動作について説明する。この動作モードの
場合スイッチ群１０１はＯＦＦになっている。図５に本
発明の一実施例の記録再生時におけるＨＳＷ信号生成に
関する各部波形図を示す。図５（ａ）はＰＧ５ａで検出
されたＰＧ信号である。図５（ｂ）はＦＧ５ｂで検出さ
れたＦＧ信号である。図５（ｃ）はＦＧ信号を１／３に
分周した１／３分周回路５ｃの出力波形である。図５
（ｄ）は１／３分周回路５ｃの出力をさらに１／２に分
周した１／２分周回路５ｄの出力波形である。なお１／
３分周回路５ｃ及び１／２分周回路５ｄは、図５（ｃ）
（ｄ）に示す動作波形以外のタイミングで動作するのを
防ぐためにＰＧ信号によってリセットしている。
に記録する際もしくはテープ１から再生を行う際のＨＳ
Ｗ信号の生成動作について説明する。この動作モードの
場合スイッチ群１０１はＯＦＦになっている。図５に本
発明の一実施例の記録再生時におけるＨＳＷ信号生成に
関する各部波形図を示す。図５（ａ）はＰＧ５ａで検出
されたＰＧ信号である。図５（ｂ）はＦＧ５ｂで検出さ
れたＦＧ信号である。図５（ｃ）はＦＧ信号を１／３に
分周した１／３分周回路５ｃの出力波形である。図５
（ｄ）は１／３分周回路５ｃの出力をさらに１／２に分
周した１／２分周回路５ｄの出力波形である。なお１／
３分周回路５ｃ及び１／２分周回路５ｄは、図５（ｃ）
（ｄ）に示す動作波形以外のタイミングで動作するのを
防ぐためにＰＧ信号によってリセットしている。
【００１４】前述の通りカウンタ８ａは、１／３分周回
路５ｃの出力の立ち上がりで、リセットされ新たにカウ
ントを始めるが、そのカウント値とＥＥＰ−ＲＯＭ Ａ
〜Ｄに記憶された設定値は、比較回路群８ｂによって常
に比較されている。そこでまず１／３分周回路出力の１
番目のパルスの立ち上がりでスタートしたカウンタ８ａ
の値が、ＥＥＰ−ＲＯＭ Ａの記憶値ｔａになったとき
比較回路群８ｂ中の比較回路Ａの出力が“Ｈ”となる。
そしてこの時は、１／２分周回路５ｄの正論理出力は
“Ｈ”であるので、ＡＮＤ回路１０８の出力が“Ｈ”と
なり、ＲＳ−ＦＦ１０２のセット端子が“Ｈ”となるの
でＨＳＷ信号１は立ち上がる。この時の様子を図５
（ｅ）（ｇ）に示す。図５（ｅ）中の右上がりの破線の
直線はカウンタ８ａの出力波形である。次に１／３分周
回路出力の２番目のパルスの立ち上がりでスタートした
カウンタ８ａの値が、ＥＥＰ−ＲＯＭ Ｂの記憶値ｔｂ
になったとき比較回路群８ｂ中の比較回路Ｂの出力が
“Ｈ”となる。そしてこの時は、１／２分周回路５ｄの
負論理出力が“Ｈ”であるので、ＡＮＤ回路１０９の出
力が“Ｈ”となり、ＲＳ−ＦＦ１０２のリセット端子が
“Ｈ”となるのでＨＳＷ信号１は立ち下がる。この時の
様子を図５（ｆ）（ｇ）に示す。図５（ｆ）中の右上が
りの破線の直線はカウンタ８ａの出力波形である。以上
のような動作を繰り返す事により調整動作時に設定した
タイミングでヘッド２ａ，２ｂを切り替える図５（ｇ）
に示すようなＨＳＷ信号１を生成する事ができる。
路５ｃの出力の立ち上がりで、リセットされ新たにカウ
ントを始めるが、そのカウント値とＥＥＰ−ＲＯＭ Ａ
〜Ｄに記憶された設定値は、比較回路群８ｂによって常
に比較されている。そこでまず１／３分周回路出力の１
番目のパルスの立ち上がりでスタートしたカウンタ８ａ
の値が、ＥＥＰ−ＲＯＭ Ａの記憶値ｔａになったとき
比較回路群８ｂ中の比較回路Ａの出力が“Ｈ”となる。
そしてこの時は、１／２分周回路５ｄの正論理出力は
“Ｈ”であるので、ＡＮＤ回路１０８の出力が“Ｈ”と
なり、ＲＳ−ＦＦ１０２のセット端子が“Ｈ”となるの
でＨＳＷ信号１は立ち上がる。この時の様子を図５
（ｅ）（ｇ）に示す。図５（ｅ）中の右上がりの破線の
直線はカウンタ８ａの出力波形である。次に１／３分周
回路出力の２番目のパルスの立ち上がりでスタートした
カウンタ８ａの値が、ＥＥＰ−ＲＯＭ Ｂの記憶値ｔｂ
になったとき比較回路群８ｂ中の比較回路Ｂの出力が
“Ｈ”となる。そしてこの時は、１／２分周回路５ｄの
負論理出力が“Ｈ”であるので、ＡＮＤ回路１０９の出
力が“Ｈ”となり、ＲＳ−ＦＦ１０２のリセット端子が
“Ｈ”となるのでＨＳＷ信号１は立ち下がる。この時の
様子を図５（ｆ）（ｇ）に示す。図５（ｆ）中の右上が
りの破線の直線はカウンタ８ａの出力波形である。以上
のような動作を繰り返す事により調整動作時に設定した
タイミングでヘッド２ａ，２ｂを切り替える図５（ｇ）
に示すようなＨＳＷ信号１を生成する事ができる。
【００１５】なおヘッド３ａ，３ｂを切り替えるＨＳＷ
信号２も、ＥＥＰ−ＲＯＭ Ｃ，Ｄ、比較回路Ｃ，Ｄ、
ＡＮＤ回路１１０，１１１、ＲＳ−ＦＦ１０３及びマイ
クロコンピュータ１１を用いる事によって全く同様に生
成する事ができる。
信号２も、ＥＥＰ−ＲＯＭ Ｃ，Ｄ、比較回路Ｃ，Ｄ、
ＡＮＤ回路１１０，１１１、ＲＳ−ＦＦ１０３及びマイ
クロコンピュータ１１を用いる事によって全く同様に生
成する事ができる。
【００１６】次に本発明において、トラックの情報信号
からトラックのタイミング情報を導出する際の、トラッ
ク内のタイミング情報の記録形式およびタイミング情報
の検出方法の一実施例について図を用いながら説明す
る。
からトラックのタイミング情報を導出する際の、トラッ
ク内のタイミング情報の記録形式およびタイミング情報
の検出方法の一実施例について図を用いながら説明す
る。
【００１７】図６に本発明におけるトラックタイミング
情報の記録形式の一実施例を示す。トラックの先頭付近
に複数の同期ブロックによって同期ブロック領域が形成
されており、この同期ブロック領域がすなわちトラック
のタイミング情報になる。各同期ブロックはさらに同期
信号と識別情報に分かれ、識別情報には同期ブロック領
域を通じて順次増加または減少する信号が記録されてい
る。このように同期信号と識別情報が対になった同期ブ
ロックを複数個記録しておく事により、検出の際により
正確なタイミング情報を生成する事が出来る。
情報の記録形式の一実施例を示す。トラックの先頭付近
に複数の同期ブロックによって同期ブロック領域が形成
されており、この同期ブロック領域がすなわちトラック
のタイミング情報になる。各同期ブロックはさらに同期
信号と識別情報に分かれ、識別情報には同期ブロック領
域を通じて順次増加または減少する信号が記録されてい
る。このように同期信号と識別情報が対になった同期ブ
ロックを複数個記録しておく事により、検出の際により
正確なタイミング情報を生成する事が出来る。
【００１８】図７に図６に示すトラックタイミング情報
を検出する方法の一実施例を示す。入力トラック信号は
まず同期ブロック内の同期信号を検出する同期検出回路
を通る。次に識別情報デコーダによって、同期検出回路
で検出された同期ブロックの識別情報を読み取りタイミ
ング生成回路に送る。タイミング生成回路では、識別情
報デコーダから送られた識別情報から、検出された同期
ブロックの同期ブロック領域内での相対位置を判定しそ
れに基づいてトラックタイミング情報信号を発生する。
を検出する方法の一実施例を示す。入力トラック信号は
まず同期ブロック内の同期信号を検出する同期検出回路
を通る。次に識別情報デコーダによって、同期検出回路
で検出された同期ブロックの識別情報を読み取りタイミ
ング生成回路に送る。タイミング生成回路では、識別情
報デコーダから送られた識別情報から、検出された同期
ブロックの同期ブロック領域内での相対位置を判定しそ
れに基づいてトラックタイミング情報信号を発生する。
【００１９】以上２ｃｈ各２ヘッド構成の場合で説明し
たが、本発明はヘッド構成に限定されるものではない。
また、Ｃ１，Ｃ２の値は１０を用いたが、この値は任意
の値でも良い。また、本実施例では、マイクロコンピュ
ータによるマイコン処理を用いて説明したが、本構成と
等価な機能を有するものであれば、他のハードウェア構
成を用いても良い。
たが、本発明はヘッド構成に限定されるものではない。
また、Ｃ１，Ｃ２の値は１０を用いたが、この値は任意
の値でも良い。また、本実施例では、マイクロコンピュ
ータによるマイコン処理を用いて説明したが、本構成と
等価な機能を有するものであれば、他のハードウェア構
成を用いても良い。
【００２０】
【発明の効果】以上のように本発明は、複数個のヘッド
と、ヘッドを搭載するシリンダと、ヘッドからの信号の
切り替えを行うヘッドスイッチと、シリンダ上に配され
回転に同期しヘッドの各々の位置に対応した位置信号を
発生する位置信号発生手段と、トラックのタイミング情
報を抜き出すタイミング情報抽出手段と、位置信号と前
記トラックのタイミングとの遅延量をもとにヘッドスイ
ッチを動作するヘッド切り替え信号の立ち上がりタイミ
ング及び立ち下がりタイミングを作る複数のモノマルチ
回路からなるモノマルチ回路群と、ヘッド切り替え信号
の立ち上がりタイミング及び立ち下がりタイミングとト
ラックのタイミング情報をもとにヘッド切り替え信号の
立ち上がりタイミング及び立ち下がりタイミングの平均
値を計算するマイクロコンピュータとを具備する事によ
り、モノマルチ回路の各々の遅延時間を、マイクロコン
ピュータによって計算されたヘッド切り替え信号の立ち
上がりタイミング及び立ち下がりタイミングの平均値を
もとに、ヘッド切り替え信号を調整する事ができ、ＨＳ
Ｗ信号のタイミングの基準となるＦＧ信号パルスがばら
ついても十分対応する事ができる。これによりテープ上
に書かれるトラックの位置精度が格段に向上し、テープ
の有効利用、他のデッキとの互換性能を著しく向上する
ことができるものである。
と、ヘッドを搭載するシリンダと、ヘッドからの信号の
切り替えを行うヘッドスイッチと、シリンダ上に配され
回転に同期しヘッドの各々の位置に対応した位置信号を
発生する位置信号発生手段と、トラックのタイミング情
報を抜き出すタイミング情報抽出手段と、位置信号と前
記トラックのタイミングとの遅延量をもとにヘッドスイ
ッチを動作するヘッド切り替え信号の立ち上がりタイミ
ング及び立ち下がりタイミングを作る複数のモノマルチ
回路からなるモノマルチ回路群と、ヘッド切り替え信号
の立ち上がりタイミング及び立ち下がりタイミングとト
ラックのタイミング情報をもとにヘッド切り替え信号の
立ち上がりタイミング及び立ち下がりタイミングの平均
値を計算するマイクロコンピュータとを具備する事によ
り、モノマルチ回路の各々の遅延時間を、マイクロコン
ピュータによって計算されたヘッド切り替え信号の立ち
上がりタイミング及び立ち下がりタイミングの平均値を
もとに、ヘッド切り替え信号を調整する事ができ、ＨＳ
Ｗ信号のタイミングの基準となるＦＧ信号パルスがばら
ついても十分対応する事ができる。これによりテープ上
に書かれるトラックの位置精度が格段に向上し、テープ
の有効利用、他のデッキとの互換性能を著しく向上する
ことができるものである。
【図１】本発明の磁気記録再生装置の一実施例の構成図
【図２】本発明の一実施例のＨＳＷ信号調整時の各部波
形図
形図
【図３】本発明の一実施例の記録再生時におけるＨＳＷ
信号生成に関わる各部波形図
信号生成に関わる各部波形図
【図４】本発明におけるトラックタイミング情報の記録
形式の一実施例のタイミングチャート
形式の一実施例のタイミングチャート
【図５】本発明におけるトラックタイミング情報検出の
一実施例のタイミングチャート
一実施例のタイミングチャート
【図６】本発明に適用したマイクロコンピュータのメイ
ン処理プログラムのフローチャート
ン処理プログラムのフローチャート
【図７】本発明に適用したマイクロコンピュータの外部
割り込みがはいったときの処理プログラムのフローチャ
ート
割り込みがはいったときの処理プログラムのフローチャ
ート
【図８】従来のＶＨＳ方式のＶＴＲのＨＳＷ信号生成部
の構成図
の構成図
【図９】従来のＶＨＳ方式のＶＴＲのＨＳＷ信号生成に
おける各部波形図
おける各部波形図
１ テープ ２ａ，２ｂ，３ａ，３ｂ ヘッド ４ シリンダ ５ 位置信号発生部 ６ａ，６ｂ ヘッドスイッチ ７ タイミング情報抽出部 ８ モノマルチ回路群
Claims (1)
- 【請求項１】 テープ上に斜めに形成されたトラックに
記録されたテープ走査方向の位置情報を含む情報信号を
再生する複数個のヘッドと、前記ヘッドを搭載するシリ
ンダと、前記ヘッドからの信号の切り替えを行うヘッド
スイッチと、前記シリンダ上に配され回転に同期し前記
ヘッドの各々の位置に対応した位置信号を発生する位置
信号発生手段と、前記トラックの位置情報よりタイミン
グ信号を作成するタイミング情報抽出手段と、前記位置
信号と前記タイミング信号との時間差をもとに前記ヘッ
ドスイッチを動作するヘッド切り替え信号の立ち上がり
タイミング及び立ち下がりタイミングを作る複数のモノ
マルチ回路からなるモノマルチ回路群と、前記位置信号
と前記タイミング信号との時間差の平均値を計算するマ
イクロコンピュータとを具備し、前記ヘッド切り替え信
号を調整する事を特徴とする磁気記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148820A JPH0721623A (ja) | 1993-06-21 | 1993-06-21 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148820A JPH0721623A (ja) | 1993-06-21 | 1993-06-21 | 磁気記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721623A true JPH0721623A (ja) | 1995-01-24 |
Family
ID=15461457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148820A Pending JPH0721623A (ja) | 1993-06-21 | 1993-06-21 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721623A (ja) |
-
1993
- 1993-06-21 JP JP5148820A patent/JPH0721623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179451A (en) | Method and device for signal reproduction used in a digital signal reproduction apparatus | |
| JPS6053951B2 (ja) | 記録されたビデオ信号を記録とは異つた速度で再生する方法および回路装置 | |
| JPH0721623A (ja) | 磁気記録再生装置 | |
| JP2959226B2 (ja) | 磁気記録再生装置 | |
| US6704490B1 (en) | Information recorder/reproducer | |
| JPH0722366B2 (ja) | 映像信号の記録再生装置 | |
| JP3041973B2 (ja) | 磁気記録再生装置 | |
| JP2650269B2 (ja) | 磁気記録再生装置 | |
| JP3339620B2 (ja) | 同期パルス発生装置 | |
| JP3809235B2 (ja) | ビデオレコーダの同期制御信号を生成する方法及び回路 | |
| KR100226182B1 (ko) | 자기 기록 재생 장치 및 그 자기 기록 재생 방법 | |
| JP3466733B2 (ja) | 再生装置 | |
| JP2744195B2 (ja) | ビデオテープレコーダ | |
| JPS59117750A (ja) | トラツキング装置 | |
| JP2876888B2 (ja) | 磁気記録再生装置 | |
| JPS59210779A (ja) | ビデオテ−プレコ−ダの静止画再生装置 | |
| JPH011145A (ja) | 回転ヘツド式デイジタル信号記録再生装置 | |
| JPH0727672B2 (ja) | 基準信号分離装置 | |
| JPH06180903A (ja) | 磁気記録再生装置 | |
| JPS6362490A (ja) | 水平同期信号検出回路 | |
| JPH02284588A (ja) | 磁気記録再生装置 | |
| JPH0646481B2 (ja) | 回転ヘツド式デイジタル信号記録再生装置 | |
| JP2001126348A (ja) | 磁気記録再生方法および磁気記録再生装置 | |
| JPH04262687A (ja) | 磁気記録装置 | |
| JPH0756688B2 (ja) | 回転ヘッド型記録装置 |