JPH07211921A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH07211921A JPH07211921A JP6327367A JP32736794A JPH07211921A JP H07211921 A JPH07211921 A JP H07211921A JP 6327367 A JP6327367 A JP 6327367A JP 32736794 A JP32736794 A JP 32736794A JP H07211921 A JPH07211921 A JP H07211921A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hydrogen
- hydrogenation
- plasma nitride
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 40
- 239000001257 hydrogen Substances 0.000 claims abstract description 40
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 39
- 230000000694 effects Effects 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910017875 a-SiN Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010335 hydrothermal treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 水素化工程を改善した半導体素子の製造方法
を提供する。 【構成】 本発明の半導体素子の製造方法は、基板１上
にソース３、ドレイン４、活性層５、ゲート絶縁層６、
ゲート７、絶縁層１０、電極８および電極９を形成する
第１工程と、前記第１工程で形成された層の上面にプラ
ズマ窒化物層１１を形成する第２工程と、プラズマ窒化
物層１１の上面にキャップ層１２を形成する第３工程
と、前記第３工程によりキャップ層１２の形成されたト
ランジスタにプラズマ窒化物層１１から発生する水素が
拡散されて入るように熱処理する第４工程とを含む。水
素拡散係数の低い材料からなるキャップ層１２により、
前記第４工程時に外部へ逃げる水素の量が少なくなり内
部に拡散する水素の量が多くなるため水素化効果が増大
する。
を提供する。 【構成】 本発明の半導体素子の製造方法は、基板１上
にソース３、ドレイン４、活性層５、ゲート絶縁層６、
ゲート７、絶縁層１０、電極８および電極９を形成する
第１工程と、前記第１工程で形成された層の上面にプラ
ズマ窒化物層１１を形成する第２工程と、プラズマ窒化
物層１１の上面にキャップ層１２を形成する第３工程
と、前記第３工程によりキャップ層１２の形成されたト
ランジスタにプラズマ窒化物層１１から発生する水素が
拡散されて入るように熱処理する第４工程とを含む。水
素拡散係数の低い材料からなるキャップ層１２により、
前記第４工程時に外部へ逃げる水素の量が少なくなり内
部に拡散する水素の量が多くなるため水素化効果が増大
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、詳細にはＳＯＩ（Silicon On Insulator）素子
や薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）
やＭＯＳＦＥＴ（metal-oxide semiconductor field-ef
fect transistor)などのＩＣ用のトランジスタを製造す
る際にトランジスタの特性向上のために行われる水素化
工程を改善した半導体素子の製造方法に関する。
に係り、詳細にはＳＯＩ（Silicon On Insulator）素子
や薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）
やＭＯＳＦＥＴ（metal-oxide semiconductor field-ef
fect transistor)などのＩＣ用のトランジスタを製造す
る際にトランジスタの特性向上のために行われる水素化
工程を改善した半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体素子の製造方法における水素化方
法として、r.f.プラズマ水素化、ＥＣＲ（electron cyc
lotron resonance）水素化、熱水素化、プラズマ窒化物
（plasma nitride；ａ−ＳｉＮx ：Ｈ）を使用した水素
化などの方法がある。図１は従来のプラズマ窒化物を使
用した薄膜トランジスタにおける水素化工程を示す熱処
理工程の断面図、図３は従来のプラズマ窒化物を使用し
たＭＯＳＦＥＴにおける水素化工程を示した熱処理工程
の断面図である。
法として、r.f.プラズマ水素化、ＥＣＲ（electron cyc
lotron resonance）水素化、熱水素化、プラズマ窒化物
（plasma nitride；ａ−ＳｉＮx ：Ｈ）を使用した水素
化などの方法がある。図１は従来のプラズマ窒化物を使
用した薄膜トランジスタにおける水素化工程を示す熱処
理工程の断面図、図３は従来のプラズマ窒化物を使用し
たＭＯＳＦＥＴにおける水素化工程を示した熱処理工程
の断面図である。
【０００３】図１に示す薄膜トランジスタの構造は次の
通りである。基板１上にバッファ用の酸化物層２が積層
されており、酸化物層２の上面には活性層５が積層され
ている。活性層５の両端にはドーパントが注入されてソ
ース３とドレイン４とがそれぞれ形成され、その間は通
電用のチャネルになっている。前記チャネルの上部には
ゲート絶縁層６を介して前記チャネルと電気的に絶縁さ
れるゲート７が形成されている。そして、ゲート７の両
側に層間の絶縁のための絶縁層１０が形成されており、
絶縁層１０に形成された窓を通じてソース電極８および
ドレイン電極９が形成されている。
通りである。基板１上にバッファ用の酸化物層２が積層
されており、酸化物層２の上面には活性層５が積層され
ている。活性層５の両端にはドーパントが注入されてソ
ース３とドレイン４とがそれぞれ形成され、その間は通
電用のチャネルになっている。前記チャネルの上部には
ゲート絶縁層６を介して前記チャネルと電気的に絶縁さ
れるゲート７が形成されている。そして、ゲート７の両
側に層間の絶縁のための絶縁層１０が形成されており、
絶縁層１０に形成された窓を通じてソース電極８および
ドレイン電極９が形成されている。
【０００４】この薄膜トランジスタを水素化する水素化
工程は、基板１上に各素子の層を形成する第１工程と、
該第１工程で形成された層の上面にプラズマ窒化物層１
１を形成する第２工程と、そして該第２工程により形成
されたプラズマ窒化物層１１から下部のトランジスタの
各層へ水素が拡散されて入るように熱処理する第３工程
とからなる。
工程は、基板１上に各素子の層を形成する第１工程と、
該第１工程で形成された層の上面にプラズマ窒化物層１
１を形成する第２工程と、そして該第２工程により形成
されたプラズマ窒化物層１１から下部のトランジスタの
各層へ水素が拡散されて入るように熱処理する第３工程
とからなる。
【０００５】また、図３に示すＭＯＳＦＥＴにおいて、
２１は基板、２２はソース、２３はドレイン、２４は酸
化物層、２５はゲート、２６はソース電極、２７はドレ
イン電極、２８は絶縁層、そして２９はプラズマ窒化物
を示す。このＭＯＳＦＥＴにおいても、図１に示す薄膜
トランジスタと同様の方法によって水素化工程が行われ
る。
２１は基板、２２はソース、２３はドレイン、２４は酸
化物層、２５はゲート、２６はソース電極、２７はドレ
イン電極、２８は絶縁層、そして２９はプラズマ窒化物
を示す。このＭＯＳＦＥＴにおいても、図１に示す薄膜
トランジスタと同様の方法によって水素化工程が行われ
る。
【０００６】 この水素化工程によって次のような効果が得られる。 （１）順方向のゲート電圧が印加される時のターンオン
電流が増加する。 （２）逆方向のゲート電圧が印加される時のターンオフ
電流が減少する。 （３）サブスレショルドスロープ（subthreshold slop
e）が大きくなる。 （４）スレショルド電圧が低くなる。 （５）キャリア移動度が大きくなる。
電流が増加する。 （２）逆方向のゲート電圧が印加される時のターンオフ
電流が減少する。 （３）サブスレショルドスロープ（subthreshold slop
e）が大きくなる。 （４）スレショルド電圧が低くなる。 （５）キャリア移動度が大きくなる。
【０００７】
【発明が解決しようとする課題】ところが、このような
効果があるにもかかわらず、従来のプラズマ窒化物を使
用した水素化工程では、図１および図３に示すように、
水素化熱処理時に外部へ拡散（out-diffusion)して抜け
ていく水素の量が多く、十分な水素化が成されないため
上記の効果が十分に得られないという問題がある。ま
た、水素の拡散効果が最も高い時間が短いため工程の安
定性に欠けるという問題がある。
効果があるにもかかわらず、従来のプラズマ窒化物を使
用した水素化工程では、図１および図３に示すように、
水素化熱処理時に外部へ拡散（out-diffusion)して抜け
ていく水素の量が多く、十分な水素化が成されないため
上記の効果が十分に得られないという問題がある。ま
た、水素の拡散効果が最も高い時間が短いため工程の安
定性に欠けるという問題がある。
【０００８】本発明は、上記のような問題点を解決する
ためになされたものであり、その目的は、水素化工程の
熱処理時に外部へ拡散されて抜けていく水素の量を減少
させて水素化効果を増大させた半導体素子の製造方法を
提供することにある。
ためになされたものであり、その目的は、水素化工程の
熱処理時に外部へ拡散されて抜けていく水素の量を減少
させて水素化効果を増大させた半導体素子の製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明による半導体素子の製造方法は、基板上
に、ソースとドレインおよび前記ソースと前記ドレイン
の間に通電用のチャネルを形成する活性層、前記活性層
を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上
に形成されるゲート、各トランジスタ素子間を絶縁する
絶縁層、および、前記ソースと前記ドレインにそれぞれ
電極を形成する第１工程と、前記第１工程で形成された
層の上面にプラズマ窒化物層を形成する第２工程と、前
記第２工程で形成された前記プラズマ窒化物層の上面に
キャップ層を形成する第３工程と、前記第３工程により
前記キャップ層の形成されたトランジスタに前記第２工
程によって形成された前記プラズマ窒化物層から発生す
る水素が拡散されて入るように熱処理する第４工程と、
を含むことを特徴とする。
めに、本発明による半導体素子の製造方法は、基板上
に、ソースとドレインおよび前記ソースと前記ドレイン
の間に通電用のチャネルを形成する活性層、前記活性層
を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上
に形成されるゲート、各トランジスタ素子間を絶縁する
絶縁層、および、前記ソースと前記ドレインにそれぞれ
電極を形成する第１工程と、前記第１工程で形成された
層の上面にプラズマ窒化物層を形成する第２工程と、前
記第２工程で形成された前記プラズマ窒化物層の上面に
キャップ層を形成する第３工程と、前記第３工程により
前記キャップ層の形成されたトランジスタに前記第２工
程によって形成された前記プラズマ窒化物層から発生す
る水素が拡散されて入るように熱処理する第４工程と、
を含むことを特徴とする。
【００１０】本発明は、前記キャップ層を水素拡散係数
の小さい物質で、あるいは耐熱性の金属で形成するのが
望ましい。
の小さい物質で、あるいは耐熱性の金属で形成するのが
望ましい。
【００１１】
【作用】プラズマ窒化物を使用した水素化工程時に水素
拡散係数の低いキャップ層を使用して水素化熱処理を行
うことにより、水素化工程の熱処理時に外部へ拡散され
て抜けていく水素の量が減少し、水素化効果が増大す
る。これにより、順方向ゲート電圧が印加される時にタ
ーンオン電流が増加し、逆方向ゲート電圧が印加される
時にターンオフ電流が減少し、サブスレショルドスロー
プが大きくなり、スレショルド電圧が低くなり、キャリ
ア移動度が大きくなる。
拡散係数の低いキャップ層を使用して水素化熱処理を行
うことにより、水素化工程の熱処理時に外部へ拡散され
て抜けていく水素の量が減少し、水素化効果が増大す
る。これにより、順方向ゲート電圧が印加される時にタ
ーンオン電流が増加し、逆方向ゲート電圧が印加される
時にターンオフ電流が減少し、サブスレショルドスロー
プが大きくなり、スレショルド電圧が低くなり、キャリ
ア移動度が大きくなる。
【００１２】
【実施例】以下、添付した図面に基づき、本発明による
半導体素子の製造方法をより詳細に説明する。 （第１実施例）本発明の第１実施例を図２に示す。この
第１実施例は、本発明の半導体素子の製造方法を薄膜ト
ランジスタに適用した例である。
半導体素子の製造方法をより詳細に説明する。 （第１実施例）本発明の第１実施例を図２に示す。この
第１実施例は、本発明の半導体素子の製造方法を薄膜ト
ランジスタに適用した例である。
【００１３】ガラスや水晶などからなる基板１上にバッ
ファ用の酸化物層２を形成し、ソース３、ドレイン４お
よびソース３とドレイン４との間に形成される通電のた
めの活性層５、活性層５を電気的に絶縁するためのゲー
ト絶縁層６、ゲート絶縁層６上に形成されるゲート７、
各トランジスタ素子間の絶縁のための絶縁層１０、そし
てソース電極８およびドレイン電極９など、トランジス
タの基本構造を形成する第１工程を行う。
ファ用の酸化物層２を形成し、ソース３、ドレイン４お
よびソース３とドレイン４との間に形成される通電のた
めの活性層５、活性層５を電気的に絶縁するためのゲー
ト絶縁層６、ゲート絶縁層６上に形成されるゲート７、
各トランジスタ素子間の絶縁のための絶縁層１０、そし
てソース電極８およびドレイン電極９など、トランジス
タの基本構造を形成する第１工程を行う。
【００１４】次に、前記第１工程で形成された層の上面
にプラズマ窒化物層１１を形成する第２工程を行ったの
ちに、前記第２工程で形成されたプラズマ窒化物層１１
の上面にキャップ層１２を形成する第３工程を行う。次
いで、前記第２工程によって形成されたプラズマ窒化物
層１１から水素が発生して第１工程によって形成された
トランジスタの基本構造の中へ拡散されて入るように熱
処理する第４工程を行うことにより、本発明による水素
化効果を増大させた半導体素子の製造が終わる。
にプラズマ窒化物層１１を形成する第２工程を行ったの
ちに、前記第２工程で形成されたプラズマ窒化物層１１
の上面にキャップ層１２を形成する第３工程を行う。次
いで、前記第２工程によって形成されたプラズマ窒化物
層１１から水素が発生して第１工程によって形成された
トランジスタの基本構造の中へ拡散されて入るように熱
処理する第４工程を行うことにより、本発明による水素
化効果を増大させた半導体素子の製造が終わる。
【００１５】このように、キャップ層１２を形成してか
ら水素拡散のための熱処理を行うことにより、プラズマ
窒化物１１（例えば、ａ−ＳｉＮx ：Ｈ）から発生する
水素が外部へほとんど抜け出ずトランジスタの内部へ拡
散されて入るようになり水素化の効果が増大する。ま
た、キャップ層１２は、プラズマシリコン（ａ−Ｓｉ：
Ｈ :plasma amorphous silicon)や耐熱性の金属など水
素の拡散係数の小さい物質で形成することにより、外部
へ拡散され抜け出る水素の量を減らして内部における水
素拡散量を増大させ、高い濃度の勾配を長い間維持して
工程上の再現性と容易性とを増大させる効果がある。
ら水素拡散のための熱処理を行うことにより、プラズマ
窒化物１１（例えば、ａ−ＳｉＮx ：Ｈ）から発生する
水素が外部へほとんど抜け出ずトランジスタの内部へ拡
散されて入るようになり水素化の効果が増大する。ま
た、キャップ層１２は、プラズマシリコン（ａ−Ｓｉ：
Ｈ :plasma amorphous silicon)や耐熱性の金属など水
素の拡散係数の小さい物質で形成することにより、外部
へ拡散され抜け出る水素の量を減らして内部における水
素拡散量を増大させ、高い濃度の勾配を長い間維持して
工程上の再現性と容易性とを増大させる効果がある。
【００１６】特に、水素拡散係数の小さいプラズマシリ
コン（ａ−Ｓｉ：Ｈ）をキャップ層１２として使用する
と、多くのダングリングボンドが生じて、水素の外部へ
の拡散に対する効果的な障壁となることができ、水素発
生源としても作用できるだけでなく、プラズマ窒化物１
１の蒸着後に in situ成長でプラズマシリコン層を蒸着
することができ、製造工程が簡単になる。また、耐熱性
の水素拡散係数の小さい金属材料をキャップ層に用いる
こともできる。
コン（ａ−Ｓｉ：Ｈ）をキャップ層１２として使用する
と、多くのダングリングボンドが生じて、水素の外部へ
の拡散に対する効果的な障壁となることができ、水素発
生源としても作用できるだけでなく、プラズマ窒化物１
１の蒸着後に in situ成長でプラズマシリコン層を蒸着
することができ、製造工程が簡単になる。また、耐熱性
の水素拡散係数の小さい金属材料をキャップ層に用いる
こともできる。
【００１７】（第２実施例）本発明の第２実施例を図４
に示す。この第２実施例は、本発明の半導体素子の製造
方法をＭＯＳＦＥＴに適用した例である。図４に示した
ようなＭＯＳＦＥＴに対する水素化方法は、図２に示し
たようなＴＦＴに対する水素化方法と同様である。ここ
で、図４のＭＯＳＦＥＴは、図３のＭＯＳＦＥＴ構造と
同様の構造である。キャップ層３０を除いた他の部材は
図３と同一の部材番号で示した。
に示す。この第２実施例は、本発明の半導体素子の製造
方法をＭＯＳＦＥＴに適用した例である。図４に示した
ようなＭＯＳＦＥＴに対する水素化方法は、図２に示し
たようなＴＦＴに対する水素化方法と同様である。ここ
で、図４のＭＯＳＦＥＴは、図３のＭＯＳＦＥＴ構造と
同様の構造である。キャップ層３０を除いた他の部材は
図３と同一の部材番号で示した。
【００１８】このように、キャップ層３０を形成してか
ら水素拡散のための熱処理を行うことにより、第１実施
例と同様にプラズマ窒化物２９（例えば、ａ−Ｓｉ
Ｎx ：Ｈ）から発生する水素が外部へほとんど抜け出ず
トランジスタの内部へ拡散されて入るようになり水素化
の効果が増大する。このようなプラズマ窒化物を使用し
た水素化工程において、キャップ層の使用の有無による
水素の拡散深さの差を図５および図６に示す。
ら水素拡散のための熱処理を行うことにより、第１実施
例と同様にプラズマ窒化物２９（例えば、ａ−Ｓｉ
Ｎx ：Ｈ）から発生する水素が外部へほとんど抜け出ず
トランジスタの内部へ拡散されて入るようになり水素化
の効果が増大する。このようなプラズマ窒化物を使用し
た水素化工程において、キャップ層の使用の有無による
水素の拡散深さの差を図５および図６に示す。
【００１９】図５および図６は、水素化時間（t<t'<t''
<t''')によるプラズマ窒化物層から半導体素子の内外へ
の水素拡散濃度を示す特性図である。図５はキャップ層
を使用していない場合、図６はキャップ層を使用した場
合の水素の拡散深さを示す。キャップ層を使用すること
により、トランジスタ内部への水素拡散量が多くなり拡
散深さが深くなっていることが判る。
<t''')によるプラズマ窒化物層から半導体素子の内外へ
の水素拡散濃度を示す特性図である。図５はキャップ層
を使用していない場合、図６はキャップ層を使用した場
合の水素の拡散深さを示す。キャップ層を使用すること
により、トランジスタ内部への水素拡散量が多くなり拡
散深さが深くなっていることが判る。
【００２０】また、キャップ層を使用した場合と、使用
していない場合との水素化時間に対する水素化効果を図
８に示す。図８において、ａはキャップ層を使用した場
合、ｂはキャップ層を使用しない場合である。キャップ
層を使用した場合のほうが水素化時間に対する水素化効
果が高くなっていることが判る。プラズマ窒化物を使用
した薄膜トランジスタにおける水素化を４５０℃で３０
分間施した際に、キャップ層を使用した場合と、使用し
ていない場合との薄膜トランジスタのゲート電圧−ドレ
イン電流（Vgs-Ids)の特性曲線を図７に示す。図７にお
いて、ａはキャップ層を使用した場合、ｂはキャップ層
を使用しない場合である。キャップ層を使用した場合に
はキャップ層を使用しない場合に比べてさらに良い水素
化効果が現れることが判る。
していない場合との水素化時間に対する水素化効果を図
８に示す。図８において、ａはキャップ層を使用した場
合、ｂはキャップ層を使用しない場合である。キャップ
層を使用した場合のほうが水素化時間に対する水素化効
果が高くなっていることが判る。プラズマ窒化物を使用
した薄膜トランジスタにおける水素化を４５０℃で３０
分間施した際に、キャップ層を使用した場合と、使用し
ていない場合との薄膜トランジスタのゲート電圧−ドレ
イン電流（Vgs-Ids)の特性曲線を図７に示す。図７にお
いて、ａはキャップ層を使用した場合、ｂはキャップ層
を使用しない場合である。キャップ層を使用した場合に
はキャップ層を使用しない場合に比べてさらに良い水素
化効果が現れることが判る。
【００２１】
【発明の効果】プラズマ窒化物を使用した水素化工程時
に、水素拡散係数の低いキャップ層を使用して水素化熱
処理を行うことにより、水素化工程の熱処理時に外部へ
拡散されて抜けていく水素の量が減少し、水素化効果が
増大する。これにより、順方向ゲート電圧が印加される
時にターンオン電流が増加し、逆方向ゲート電圧が印加
される時にターンオフ電流が減少し、サブスレショルド
スロープが大きくなり、スレショルド電圧が低くなり、
キャリア移動度が大きくなる効果がある。
に、水素拡散係数の低いキャップ層を使用して水素化熱
処理を行うことにより、水素化工程の熱処理時に外部へ
拡散されて抜けていく水素の量が減少し、水素化効果が
増大する。これにより、順方向ゲート電圧が印加される
時にターンオン電流が増加し、逆方向ゲート電圧が印加
される時にターンオフ電流が減少し、サブスレショルド
スロープが大きくなり、スレショルド電圧が低くなり、
キャリア移動度が大きくなる効果がある。
【図１】従来技術による薄膜トランジスタの熱処理工程
を示す断面図である。
を示す断面図である。
【図２】本発明による薄膜トランジスタの熱処理工程を
示す断面図である。
示す断面図である。
【図３】従来技術によるＭＯＳＦＥＴの熱処理工程を示
す断面図である。
す断面図である。
【図４】本発明によるＭＯＳＦＥＴの熱処理工程を示す
断面図である。
断面図である。
【図５】従来技術による工程と水素濃度分布の変化を示
す特性図である。
す特性図である。
【図６】本発明による工程と水素濃度分布の変化を示す
特性図である。
特性図である。
【図７】キャップ層を使用した場合と使用しない場合と
の薄膜トランジスタのVgs-Idsの特性曲線の比較グラフ
である。
の薄膜トランジスタのVgs-Idsの特性曲線の比較グラフ
である。
【図８】キャップ層を使用した場合と使用しない場合と
の工程と水素化効果の変化を比較して示す特性図であ
る。
の工程と水素化効果の変化を比較して示す特性図であ
る。
１ 基板 ２ 酸化物層 ３ ソース ４ ドレイン ５ 活性層 ６ ゲート絶縁層 ７ ゲート ８ ソース電極 ９ ドレイン電極 １０ 絶縁層 １１ プラズマ窒化物層 １２ キャップ層 ２１ 基板 ２２ ソース ２３ ドレイン ２４ 酸化物層 ２５ ゲート ２６ ソース電極 ２７ ドレイン電極 ２８ 絶縁層 ２９ プラズマ窒化物 ３０ キャップ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｃ 21/318 Ｚ 7352−4Ｍ
Claims (4)
- 【請求項１】 基板上に、ソースとドレインおよび前記
ソースと前記ドレインの間に通電用のチャネルを形成す
る活性層、前記活性層を電気的に絶縁するゲート絶縁
層、前記ゲート絶縁層上に形成されるゲート、各トラン
ジスタ素子間を絶縁する絶縁層、および、前記ソースと
前記ドレインにそれぞれ電極を形成する第１工程と、 前記第１工程で形成された層の上面にプラズマ窒化物層
を形成する第２工程と、 前記第２工程で形成された前記プラズマ窒化物層の上面
にキャップ層を形成する第３工程と、 前記第３工程により前記キャップ層の形成されたトラン
ジスタに前記第２工程によって形成された前記プラズマ
窒化物層から発生する水素が拡散されて入るように熱処
理する第４工程と、 を含むことを特徴とする半導体素子の製造方法。 - 【請求項２】 前記キャップ層を水素拡散係数の小さい
物質で形成することを特徴とする請求項１項記載の半導
体素子の製造方法。 - 【請求項３】 前記キャップ層を耐熱性の金属で形成す
ることを特徴とする請求項２項記載の半導体素子の製造
方法。 - 【請求項４】 前記キャップ層をａ−Ｓｉ：Ｈで形成す
ることを特徴とする請求項２項記載の半導体素子の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030229A KR100275715B1 (ko) | 1993-12-28 | 1993-12-28 | 수소화 효과 증대를 위한 반도체 소자의 제조 방법 |
| KR1993P30229 | 1993-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211921A true JPH07211921A (ja) | 1995-08-11 |
Family
ID=19373239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6327367A Pending JPH07211921A (ja) | 1993-12-28 | 1994-12-28 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5674759A (ja) |
| JP (1) | JPH07211921A (ja) |
| KR (1) | KR100275715B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489219B1 (en) * | 1995-11-09 | 2002-12-03 | Micron Technology, Inc. | Method of alloying a semiconductor device |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
| JP3125781B2 (ja) * | 1999-03-03 | 2001-01-22 | ヤマハ株式会社 | 半導体装置の製法 |
| KR100390822B1 (ko) * | 1999-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이미지센서에서의 암전류 감소 방법 |
| KR100926099B1 (ko) * | 2003-02-06 | 2009-11-11 | 엘지디스플레이 주식회사 | 액정표시패널의 제조 방법 |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191974A (ja) * | 1984-10-11 | 1986-05-10 | Kanegafuchi Chem Ind Co Ltd | 耐熱性マルチジヤンクシヨン型半導体素子 |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| JP2589327B2 (ja) * | 1987-11-14 | 1997-03-12 | 株式会社リコー | 薄膜トランジスタの製造方法 |
| JP2864623B2 (ja) * | 1990-02-26 | 1999-03-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH03280435A (ja) * | 1990-03-28 | 1991-12-11 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| US5414278A (en) * | 1991-07-04 | 1995-05-09 | Mitsushibi Denki Kabushiki Kaisha | Active matrix liquid crystal display device |
| JPH0562970A (ja) * | 1991-09-03 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| US5483096A (en) * | 1991-11-07 | 1996-01-09 | Seiko Instruments Inc. | Photo sensor |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JPH0697195A (ja) * | 1992-09-11 | 1994-04-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
-
1993
- 1993-12-28 KR KR1019930030229A patent/KR100275715B1/ko not_active IP Right Cessation
-
1994
- 1994-12-28 JP JP6327367A patent/JPH07211921A/ja active Pending
-
1996
- 1996-05-24 US US08/653,087 patent/US5674759A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100275715B1 (ko) | 2000-12-15 |
| US5674759A (en) | 1997-10-07 |
| KR950021267A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310378B1 (en) | High voltage thin film transistor with improved on-state characteristics and method for making same | |
| US6303412B1 (en) | Methods of forming semiconductor-on-insulator substrates and devices and structures formed thereby | |
| US20050156243A1 (en) | Thin film transistors and methods of forming thin film transistors | |
| JPH05102483A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07202217A (ja) | Ｌｄｄ型の多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JPH03116875A (ja) | 薄膜電界効果トランジスタ及び薄膜電界効果トランジスタの製造方法 | |
| JPH07211921A (ja) | 半導体素子の製造方法 | |
| JPH04152536A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| EP0273047A1 (en) | BIDIRECTIONAL PERIODIC POWER MOS ARRANGEMENT AND THEIR PRODUCTION METHOD. | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0878662A (ja) | 半導体装置およびその製造方法 | |
| JPH09252117A (ja) | 電界効果トランジスタ | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0714849A (ja) | 薄膜トランジスタの製造方法 | |
| KR100195265B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JPH065866A (ja) | 半導体デバイス及びその製造方法 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JP3075799B2 (ja) | 半導体装置の製造方法 |