JPH07210117A - マトリクス表示装置とその駆動方法 - Google Patents
マトリクス表示装置とその駆動方法Info
- Publication number
- JPH07210117A JPH07210117A JP205694A JP205694A JPH07210117A JP H07210117 A JPH07210117 A JP H07210117A JP 205694 A JP205694 A JP 205694A JP 205694 A JP205694 A JP 205694A JP H07210117 A JPH07210117 A JP H07210117A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- signal
- display device
- pulse width
- row electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ＭＬＳ方式のマトリクス表示装置において、
複雑な演算が不要で少ない電位レベル数のドライバでも
ちらつきのなく階調数の十分な良好な階調表示を可能と
する事を目的とする。 【構成】 それぞれの選択期間ｔ１で選択された複数の
行電極Ｒ１、Ｒ３、Ｒ５に対応する複数の表示要素の階
調信号ｇ（ｍ、１２）、ｇ（ｍ、３４）、ｇ（ｍ、５
６）にもとづいて選択期間ｔ１内でそれぞれ独立の電位
＋１、＋１／３、−１／３、−１を有する複数（４個）
の期間からなるデータ信号を発生する手段を有する。 【効果】 簡単な回路構成で、レベル数の少ないドライ
バを用いてもちらつきが少なく階調数の多い十分な階調
表示の可能なマトリクス表示装置とその駆動方法を提供
できる。
複雑な演算が不要で少ない電位レベル数のドライバでも
ちらつきのなく階調数の十分な良好な階調表示を可能と
する事を目的とする。 【構成】 それぞれの選択期間ｔ１で選択された複数の
行電極Ｒ１、Ｒ３、Ｒ５に対応する複数の表示要素の階
調信号ｇ（ｍ、１２）、ｇ（ｍ、３４）、ｇ（ｍ、５
６）にもとづいて選択期間ｔ１内でそれぞれ独立の電位
＋１、＋１／３、−１／３、−１を有する複数（４個）
の期間からなるデータ信号を発生する手段を有する。 【効果】 簡単な回路構成で、レベル数の少ないドライ
バを用いてもちらつきが少なく階調数の多い十分な階調
表示の可能なマトリクス表示装置とその駆動方法を提供
できる。
Description
【０００１】
【産業上の利用分野】本発明はアクティブアドレシング
（ＡＡ）或いはＭＬＳ（マルチラインセレクション）或
いは複数行同時選択型と呼ばれる駆動方式を用いたマト
リクス型表示装置に関し、従来複雑な演算と回路が必要
であった階調表示を簡便な演算と簡素な回路構成で実現
しうるマトリクス表示装置に関する。
（ＡＡ）或いはＭＬＳ（マルチラインセレクション）或
いは複数行同時選択型と呼ばれる駆動方式を用いたマト
リクス型表示装置に関し、従来複雑な演算と回路が必要
であった階調表示を簡便な演算と簡素な回路構成で実現
しうるマトリクス表示装置に関する。
【０００２】
【従来の技術】ＳＴＮ（スーパーツイステッドネマティ
ック）−ＬＣＤ（液晶表示装置）やホメオトロピックＥ
ＣＢ（電界制御複屈折）ＬＣＤ等、液晶表示装置は広く
実用化されている。しかし、「フレーム応答」と呼ばれ
る現象によって、高速応答と高コントラストの両立が困
難であった。最近この「フレーム応答」を改善する為に
例えば特開平５−１００６４２で開示されているアクテ
ィブアドレシング（ＡＡ）或いはＭＬＳ（マルチライン
セレクション）或いは複数行同時選択型と呼ばれる駆動
方式（以下ＭＬＳ方式と略する）が提案されている。
ック）−ＬＣＤ（液晶表示装置）やホメオトロピックＥ
ＣＢ（電界制御複屈折）ＬＣＤ等、液晶表示装置は広く
実用化されている。しかし、「フレーム応答」と呼ばれ
る現象によって、高速応答と高コントラストの両立が困
難であった。最近この「フレーム応答」を改善する為に
例えば特開平５−１００６４２で開示されているアクテ
ィブアドレシング（ＡＡ）或いはＭＬＳ（マルチライン
セレクション）或いは複数行同時選択型と呼ばれる駆動
方式（以下ＭＬＳ方式と略する）が提案されている。
【０００３】図２はＩＦＳ社による全行選択型のＭＬＳ
方式のマトリクス表示装置の従来例のブロック図、図３
はその駆動波形である。マトリクス表示部Ｎ行×Ｍ列の
ＳＴＮ−ＬＣＤは複数の行電極と複数の列電極と該行電
極と該列電極の交点に対応して設けられたＳＴＮ方式の
液晶表示要素を有している。図３には行電極に印加され
る走査信号ｒ１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６と、列
電極に印加されるデータ信号ｃｍが示されている。本従
来例では全部の行電極Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、
Ｒ６が選択され、走査信号ｒ１、ｒ２、ｒ３、ｒ４、ｒ
５、ｒ６は完全非対角型の直交行列で表現される。
方式のマトリクス表示装置の従来例のブロック図、図３
はその駆動波形である。マトリクス表示部Ｎ行×Ｍ列の
ＳＴＮ−ＬＣＤは複数の行電極と複数の列電極と該行電
極と該列電極の交点に対応して設けられたＳＴＮ方式の
液晶表示要素を有している。図３には行電極に印加され
る走査信号ｒ１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６と、列
電極に印加されるデータ信号ｃｍが示されている。本従
来例では全部の行電極Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、
Ｒ６が選択され、走査信号ｒ１、ｒ２、ｒ３、ｒ４、ｒ
５、ｒ６は完全非対角型の直交行列で表現される。
【０００４】まず走査信号の発生方法を図２のブロック
図で説明する。行信号ＲＯＭには完全非対角型の直交関
数が収納されその信号に基づいてＳＴＮ用列電極ドライ
バにより走査信号が供給されている。
図で説明する。行信号ＲＯＭには完全非対角型の直交関
数が収納されその信号に基づいてＳＴＮ用列電極ドライ
バにより走査信号が供給されている。
【０００５】次にデータ信号の発生方法を図２のブロッ
ク図で説明する。まず前述の行信号ＲＯＭから供給され
た直交関数は一旦レジスタに蓄えた後、排他的ＯＲに供
給され、Ｎ行Ｍ列のフレームバッファメモリから読み出
したデータとＸＯＲアレイで演算される。続いて加算回
路で加算したのちデジタル／アナログ（Ｄ／Ａ）変換器
でＮ＋１レベルの多値信号に変換される。該多値信号は
ＴＦＴ用アナログドライバにより各行電極に供給され
る。
ク図で説明する。まず前述の行信号ＲＯＭから供給され
た直交関数は一旦レジスタに蓄えた後、排他的ＯＲに供
給され、Ｎ行Ｍ列のフレームバッファメモリから読み出
したデータとＸＯＲアレイで演算される。続いて加算回
路で加算したのちデジタル／アナログ（Ｄ／Ａ）変換器
でＮ＋１レベルの多値信号に変換される。該多値信号は
ＴＦＴ用アナログドライバにより各行電極に供給され
る。
【０００６】ＭＬＳ方式のマトリクス表示装置での中間
調表示、階調表示方法としてはＰＨＭ法（パルス波高値
変調方式）が適している事がＩＦＳ（インフォーカスシ
ステム）社及び旭硝子から提案されている（Ｊａｐａｎ
Ｄｉｓｐｌａｙ’９２、ｐ６９−７２、ｐ７７−８
０）。
調表示、階調表示方法としてはＰＨＭ法（パルス波高値
変調方式）が適している事がＩＦＳ（インフォーカスシ
ステム）社及び旭硝子から提案されている（Ｊａｐａｎ
Ｄｉｓｐｌａｙ’９２、ｐ６９−７２、ｐ７７−８
０）。
【０００７】ＩＦＳ社によるＰＨＭ方式の階調表示法を
図３で説明する。データ信号は階調信号がアナログ値で
加算されて導出されている。しかしそれだけでは実効電
圧上の誤差が生じる為、実際に存在しない仮想的行（Ｒ
７）に供給する仮想走査信号ｒ７を仮想的に考え、仮想
情報要素（Ｒ７）の仮想階調情報を演算し本例ではその
演算値１．８７で誤差を補償している。
図３で説明する。データ信号は階調信号がアナログ値で
加算されて導出されている。しかしそれだけでは実効電
圧上の誤差が生じる為、実際に存在しない仮想的行（Ｒ
７）に供給する仮想走査信号ｒ７を仮想的に考え、仮想
情報要素（Ｒ７）の仮想階調情報を演算し本例ではその
演算値１．８７で誤差を補償している。
【０００８】このようなＰＨＭ方式によるＭＬＳ方式の
階調（中間調）表示方法には幾つかの問題点がある。
階調（中間調）表示方法には幾つかの問題点がある。
【０００９】第１に多値の電圧レベルを有する列電極ド
ライバが必要な点である。図３の例ではそもそも多数の
電圧レベルが必要な全行選択法であり図２ではアナログ
ドライバを用いている。よって階調表示単独で多値（ア
ナログ）ドライバを使用している訳ではない。一方、全
行選択ではなく限定された本数の行電極のみ選択する複
数行選択法の場合は選択行電極数＋１レベルの電圧でよ
いが、ＰＨＭ方式による階調表示の為に更に階調数に応
じた電圧レベルが必要となる。何れにせよ、ＰＨＭ方式
の階調表示の為には多値レベルあるいはアナログドライ
バが必要となる。一般的にドライバのレベル数が多い程
回路は複雑になり、コストも上昇する。よって限定され
た数の電圧レベルのドライバが使えない事は回路容量や
コスト的に問題がある。
ライバが必要な点である。図３の例ではそもそも多数の
電圧レベルが必要な全行選択法であり図２ではアナログ
ドライバを用いている。よって階調表示単独で多値（ア
ナログ）ドライバを使用している訳ではない。一方、全
行選択ではなく限定された本数の行電極のみ選択する複
数行選択法の場合は選択行電極数＋１レベルの電圧でよ
いが、ＰＨＭ方式による階調表示の為に更に階調数に応
じた電圧レベルが必要となる。何れにせよ、ＰＨＭ方式
の階調表示の為には多値レベルあるいはアナログドライ
バが必要となる。一般的にドライバのレベル数が多い程
回路は複雑になり、コストも上昇する。よって限定され
た数の電圧レベルのドライバが使えない事は回路容量や
コスト的に問題がある。
【００１０】第２の問題点は演算が複雑な点である。ま
ず、デジタル信号の処理と比べアナログ信号での処理は
回路負担が大きい。また、仮想行信号での補償の為にも
演算が必要である。その結果演算回路の容量、コストが
問題となる。
ず、デジタル信号の処理と比べアナログ信号での処理は
回路負担が大きい。また、仮想行信号での補償の為にも
演算が必要である。その結果演算回路の容量、コストが
問題となる。
【００１１】ＰＨＭ方式以外の階調表示としては旭硝子
社、オプトレックス社により現在ＳＴＮ−ＬＣＤで一般
的に実用化されているフレーム変調法がＭＬＳ方式に適
用されている。フレーム変調方式の長所は回路の簡単さ
である。デジタル処理のみで複雑な演算もない。且つ最
も簡単な２レベルの列電極ドライバも使用可能である。
しかし、フレーム変調方式には幾つかの問題がある。
社、オプトレックス社により現在ＳＴＮ−ＬＣＤで一般
的に実用化されているフレーム変調法がＭＬＳ方式に適
用されている。フレーム変調方式の長所は回路の簡単さ
である。デジタル処理のみで複雑な演算もない。且つ最
も簡単な２レベルの列電極ドライバも使用可能である。
しかし、フレーム変調方式には幾つかの問題がある。
【００１２】最大の問題点はフリッカと呼ばれるちらつ
きである。フレーム変調方式はＳＴＮ−ＬＣＤ等応答の
遅い表示要素を用いた場合、複数のフレームを利用して
階調を表示する。よって応答の速い表示要素を用いると
フレーム毎の階調信号がそのままフリッカ、ちらつきと
して視認されてしまう。ＭＬＳ法は応答の速い表示要素
でもコントラストが落ちない方法であるが、フレーム変
調方式を用いると高速応答とちらつき除去が両立しな
い。
きである。フレーム変調方式はＳＴＮ−ＬＣＤ等応答の
遅い表示要素を用いた場合、複数のフレームを利用して
階調を表示する。よって応答の速い表示要素を用いると
フレーム毎の階調信号がそのままフリッカ、ちらつきと
して視認されてしまう。ＭＬＳ法は応答の速い表示要素
でもコントラストが落ちない方法であるが、フレーム変
調方式を用いると高速応答とちらつき除去が両立しな
い。
【００１３】更に、上記問題点に関連するが階調数が低
い点も問題である。階調数を増す為には階調表示に使用
するフレーム数を増やす必要があり、フリッカの増大を
もたらす。低速応答のＳＴＮ−ＬＣＤでさえ１６階調で
フリッカが視認される為、高速応答のＭＬＳ仕様のＳＴ
ＮやＥＣＢでは１０階調以下となる。
い点も問題である。階調数を増す為には階調表示に使用
するフレーム数を増やす必要があり、フリッカの増大を
もたらす。低速応答のＳＴＮ−ＬＣＤでさえ１６階調で
フリッカが視認される為、高速応答のＭＬＳ仕様のＳＴ
ＮやＥＣＢでは１０階調以下となる。
【００１４】
【発明が解決しようとする課題】以上のように従来のＭ
ＬＳ方式のマトリクス表示装置では、階調を表示するに
は非常に複雑な演算が必要であり、また多値又はアナロ
グのドライバが必要であった。また簡単な回路を用いた
フレーム変調方式ではちらつきが多く階調数が少ない。
本発明は簡単な回路構成で、レベル数の低いドライバを
用いても十分な階調表示の可能なマトリクス表示装置と
その駆動方法を提供する事にある。
ＬＳ方式のマトリクス表示装置では、階調を表示するに
は非常に複雑な演算が必要であり、また多値又はアナロ
グのドライバが必要であった。また簡単な回路を用いた
フレーム変調方式ではちらつきが多く階調数が少ない。
本発明は簡単な回路構成で、レベル数の低いドライバを
用いても十分な階調表示の可能なマトリクス表示装置と
その駆動方法を提供する事にある。
【００１５】
【課題を解決するための手段】上記目的を達成する為に
本発明のマトリクス表示装置は複数の行電極を同時に選
択する選択期間を有する複数行選択型の走査信号を発生
する手段と、選択された複数の行電極に対応する複数の
表示要素の階調表示情報にもとづいてそれぞれの選択期
間内がそれぞれ独立の電位を有する複数の期間に分割さ
れてなるデータ信号を発生する手段を有する事を特徴と
している。また本発明のマトリクス表示装置の駆動方法
は以上のような走査信号とデータ信号を用いる事を特徴
としている。
本発明のマトリクス表示装置は複数の行電極を同時に選
択する選択期間を有する複数行選択型の走査信号を発生
する手段と、選択された複数の行電極に対応する複数の
表示要素の階調表示情報にもとづいてそれぞれの選択期
間内がそれぞれ独立の電位を有する複数の期間に分割さ
れてなるデータ信号を発生する手段を有する事を特徴と
している。また本発明のマトリクス表示装置の駆動方法
は以上のような走査信号とデータ信号を用いる事を特徴
としている。
【００１６】
【実施例】図４は本発明の一実施例のマトリクス表示装
置のブロック図である。本実施例のマトリクス表示装置
は複数の行電極Ｒ１、Ｒ２、．．．、ＲＮと複数の列電
極Ｃ１、Ｃ２、．．．、ＣＭと該行電極と該列電極の交
点に対応して設けられた表示要素４０１からなるマトリ
クス表示部４０２を有している。又、行電極Ｒ１、Ｒ
２、．．．、ＲＮには走査信号ｒ１、ｒ２、．．．、ｒ
Ｎを、列電極Ｃ１、Ｃ２、．．．、ＣＭにはデータ信号
ｃ１、ｃ２、．．．、ｃＭを印加する為の走査信号発生
回路４０３とデータ信号発生回路４０４が設けられてい
る。
置のブロック図である。本実施例のマトリクス表示装置
は複数の行電極Ｒ１、Ｒ２、．．．、ＲＮと複数の列電
極Ｃ１、Ｃ２、．．．、ＣＭと該行電極と該列電極の交
点に対応して設けられた表示要素４０１からなるマトリ
クス表示部４０２を有している。又、行電極Ｒ１、Ｒ
２、．．．、ＲＮには走査信号ｒ１、ｒ２、．．．、ｒ
Ｎを、列電極Ｃ１、Ｃ２、．．．、ＣＭにはデータ信号
ｃ１、ｃ２、．．．、ｃＭを印加する為の走査信号発生
回路４０３とデータ信号発生回路４０４が設けられてい
る。
【００１７】図５は本実施例で用いた各信号の波形図で
ある。但し図４の実施例では列電極の数はＮ本であった
が簡略化の為に列電極の数を６本に、同時選択される行
電極の数を３本にしてある。
ある。但し図４の実施例では列電極の数はＮ本であった
が簡略化の為に列電極の数を６本に、同時選択される行
電極の数を３本にしてある。
【００１８】フレーム期間Ｔ１は８つの期間ｔ１、ｔ
２、．．．、ｔ８に分割されている。走査信号ｒ１、ｒ
２、．．．、ｒ６は以下のベクトル形式で記述される。 （ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７、ｔ８） ｒ１＝（ １、 ０、−１、 ０、 １、 ０、−１、 ０） ｒ２＝（ ０、 １、 ０、−１、 ０、 １、 ０、−１） ｒ３＝（ １、 ０、 １、 ０、−１、 ０、−１、 ０） ｒ４＝（ ０、 １、 ０、 １、 ０、−１、 ０、−１） ｒ５＝（ １、 ０、−１、 ０、−１、 ０、 １、 ０） ｒ６＝（ ０、 １、 ０、−１、 ０、−１、 ０、 １） ［１］
２、．．．、ｔ８に分割されている。走査信号ｒ１、ｒ
２、．．．、ｒ６は以下のベクトル形式で記述される。 （ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７、ｔ８） ｒ１＝（ １、 ０、−１、 ０、 １、 ０、−１、 ０） ｒ２＝（ ０、 １、 ０、−１、 ０、 １、 ０、−１） ｒ３＝（ １、 ０、 １、 ０、−１、 ０、−１、 ０） ｒ４＝（ ０、 １、 ０、 １、 ０、−１、 ０、−１） ｒ５＝（ １、 ０、−１、 ０、−１、 ０、 １、 ０） ｒ６＝（ ０、 １、 ０、−１、 ０、−１、 ０、 １） ［１］
【００１９】以上のベクトル及び期間を入れ換えると以
下の部分対角型の直交関数行列で表現できる。 （ｔ１、ｔ３、ｔ５、ｔ７、ｔ２、ｔ４、ｔ６、ｔ８） ｒ１＝（ １、−１、 １、−１、 ０、 ０、 ０、 ０） ｒ３＝（ １、 １、−１、−１、 ０、 ０、 ０、 ０） ｒ５＝（ １、−１、−１、 １、 ０、 ０、 ０、 ０） ｒ２＝（ ０、 ０、 ０、 ０、 １、−１、 １、−１） ｒ４＝（ ０、 ０、 ０、 ０、 １、 １、−１、−１） ｒ６＝（ ０、 ０、 ０、 ０、 １、−１、−１、 １） ［２］
下の部分対角型の直交関数行列で表現できる。 （ｔ１、ｔ３、ｔ５、ｔ７、ｔ２、ｔ４、ｔ６、ｔ８） ｒ１＝（ １、−１、 １、−１、 ０、 ０、 ０、 ０） ｒ３＝（ １、 １、−１、−１、 ０、 ０、 ０、 ０） ｒ５＝（ １、−１、−１、 １、 ０、 ０、 ０、 ０） ｒ２＝（ ０、 ０、 ０、 ０、 １、−１、 １、−１） ｒ４＝（ ０、 ０、 ０、 ０、 １、 １、−１、−１） ｒ６＝（ ０、 ０、 ０、 ０、 １、−１、−１、 １） ［２］
【００２０】以上の如く本実施例では非対角型の直交関
数、より詳しくは部分対角型の直交関数、に基づき行電
極を同時に選択する複数行選択型の走査信号が用いられ
ている。
数、より詳しくは部分対角型の直交関数、に基づき行電
極を同時に選択する複数行選択型の走査信号が用いられ
ている。
【００２１】以上のような走査信号を発生する為にはま
ず、図４の直交関数発生回路４０５で図５の直交関数信
号ｏ（１２）、ｏ（３４）、ｏ（５６）が発生される。
これらの信号は前記［２］の部分対角型の直交マトリク
スの完全非対角型の部分直交マトリクス部を表してい
る。 （ｔ１＝ｔ２、ｔ３＝ｔ４、ｔ５＝ｔ６、ｔ７＝ｔ８） ｏ（１２）＝（ １、 −１、 １、 −１ ） ｏ（３４）＝（ １、 １、 −１、 −１ ） ｏ（５６）＝（ １、 −１、 −１、 １ ） ［３］
ず、図４の直交関数発生回路４０５で図５の直交関数信
号ｏ（１２）、ｏ（３４）、ｏ（５６）が発生される。
これらの信号は前記［２］の部分対角型の直交マトリク
スの完全非対角型の部分直交マトリクス部を表してい
る。 （ｔ１＝ｔ２、ｔ３＝ｔ４、ｔ５＝ｔ６、ｔ７＝ｔ８） ｏ（１２）＝（ １、 −１、 １、 −１ ） ｏ（３４）＝（ １、 １、 −１、 −１ ） ｏ（５６）＝（ １、 −１、 −１、 １ ） ［３］
【００２２】直交関数発生回路４０５はこれらの直交関
数信号を予め記憶しているＲＯＭ回路、或いはフィード
バックループを用いた逐次発生回路により構成される。
数信号を予め記憶しているＲＯＭ回路、或いはフィード
バックループを用いた逐次発生回路により構成される。
【００２３】［３］の完全非対角型の部分直交マトリク
スから［１］の部分対角型の直交マトリクスを得る為に
ブロック選択信号ｇ（１３５）、ｇ（２４６）がクロッ
ク発生回路４０６より走査信号発生回路４０３に供給さ
れる。 （ｔ１、ｔ３、ｔ５、ｔ７、ｔ２、ｔ４、ｔ６、ｔ８） ｇ（１３５）＝（ １、 ０、 １、 ０、 １、 ０、 １、 ０） ｇ（２４６）＝（ ０、 １、 ０、 １、 ０、 １、 ０、 １） ［４］
スから［１］の部分対角型の直交マトリクスを得る為に
ブロック選択信号ｇ（１３５）、ｇ（２４６）がクロッ
ク発生回路４０６より走査信号発生回路４０３に供給さ
れる。 （ｔ１、ｔ３、ｔ５、ｔ７、ｔ２、ｔ４、ｔ６、ｔ８） ｇ（１３５）＝（ １、 ０、 １、 ０、 １、 ０、 １、 ０） ｇ（２４６）＝（ ０、 １、 ０、 １、 ０、 １、 ０、 １） ［４］
【００２４】［４］は並び替えると［５］となる。 （ｔ１＝ｔ３＝ｔ５＝ｔ７、ｔ２＝ｔ４＝ｔ６＝ｔ８） ｇ（１３５）＝（ １、 １、 １、 １、 ０、 ０、 ０、 ０） ｇ（２４６）＝（ ０、 ０、 ０、 ０、 １、 １、 １、 １） ［５］
【００２５】図５では同時選択行数を３本、行電極の総
数を６本としたがより一般的にそれぞれｋ本、ｎ本とす
ると。ｋ種の直交関数信号ｏ［ｋ］と（ｎ／ｋ）種のブ
ロック選択信号ｏ［ｎ／ｋ］が走査信号発生回路に供給
される。
数を６本としたがより一般的にそれぞれｋ本、ｎ本とす
ると。ｋ種の直交関数信号ｏ［ｋ］と（ｎ／ｋ）種のブ
ロック選択信号ｏ［ｎ／ｋ］が走査信号発生回路に供給
される。
【００２６】図６はｋ種の直交関数信号ｏ（１２）、ｏ
（３４）、ｏ（５６）と（Ｎ／ｋ）種のブロック選択信
号ｂ（１３５）、ｂ（２４６）からＮ種の走査信号ｒ
［Ｎ］を発生する走査信号発生回路の一例である。簡略
化の為に図５と同様ｋ＝３、Ｎ＝６としてある。電位選
択信号合成回路６０１はｋ種の直交関数信号ｏ（＊）と
Ｎ／ｋ種のブロック選択信号ｂ（＊）がマトリクス入力
されたＮ個のブロック［１］、［２］、［３］、
［４］、［５］、［６］からなっている。それぞれのブ
ロックは電位選択信号Ａ、０、−Ａを電位選択回路６０
２に供給する。電位選択回路６０２は該電位選択信号に
基づきそれぞれ＋ａ、０、−ａの電位を選択してＮ本の
行電極Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に走査信号
ｃ１、ｃ２、ｃ３、ｃ４、ｃ５、ｃ６として出力する。
（３４）、ｏ（５６）と（Ｎ／ｋ）種のブロック選択信
号ｂ（１３５）、ｂ（２４６）からＮ種の走査信号ｒ
［Ｎ］を発生する走査信号発生回路の一例である。簡略
化の為に図５と同様ｋ＝３、Ｎ＝６としてある。電位選
択信号合成回路６０１はｋ種の直交関数信号ｏ（＊）と
Ｎ／ｋ種のブロック選択信号ｂ（＊）がマトリクス入力
されたＮ個のブロック［１］、［２］、［３］、
［４］、［５］、［６］からなっている。それぞれのブ
ロックは電位選択信号Ａ、０、−Ａを電位選択回路６０
２に供給する。電位選択回路６０２は該電位選択信号に
基づきそれぞれ＋ａ、０、−ａの電位を選択してＮ本の
行電極Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に走査信号
ｃ１、ｃ２、ｃ３、ｃ４、ｃ５、ｃ６として出力する。
【００２７】行電極ドライバは少なくとも走査信号発生
回路を含むが、場合によってはクロック発生回路も内蔵
しうる。特にｎ／ｋが２以上の全行電極選択型でない場
合には全てのブロック信号を外部から供給するのはドラ
イバＩＣへの接続数の面で不利である。内蔵する事によ
りブロック信号供給に関する接続数は１〜２に低減され
る。
回路を含むが、場合によってはクロック発生回路も内蔵
しうる。特にｎ／ｋが２以上の全行電極選択型でない場
合には全てのブロック信号を外部から供給するのはドラ
イバＩＣへの接続数の面で不利である。内蔵する事によ
りブロック信号供給に関する接続数は１〜２に低減され
る。
【００２８】また、行電極ドライバは場合によっては直
交関数発生回路も内蔵しうる。特に直交関数の数ｋが３
以上の場合には全ての直交関数発生信号を外部から供給
するのはドライバＩＣへの接続数の面で不利である。内
蔵する事により直交関数信号供給に関する接続数は排他
的ＯＲロジック回路との同期信号のみに低減される。
交関数発生回路も内蔵しうる。特に直交関数の数ｋが３
以上の場合には全ての直交関数発生信号を外部から供給
するのはドライバＩＣへの接続数の面で不利である。内
蔵する事により直交関数信号供給に関する接続数は排他
的ＯＲロジック回路との同期信号のみに低減される。
【００２９】次に本発明の実施例に基づき、選択された
複数の行電極に対応する複数の表示要素の階調表示情報
にもとづいてそれぞれの選択期間内がそれぞれ独立の電
位を有する複数の期間に分割されてなるデータ信号を発
生する手段を説明する。
複数の行電極に対応する複数の表示要素の階調表示情報
にもとづいてそれぞれの選択期間内がそれぞれ独立の電
位を有する複数の期間に分割されてなるデータ信号を発
生する手段を説明する。
【００３０】図４に於いてＮ行Ｍ列の表示要素のｇビッ
トの階調表示情報データは一旦フレームバッファメモリ
４０７に記憶される。クロック発生回路４０６からの読
み出しクロックによってパルス幅変換回路４０８に送ら
れる。同時選択される行電極の本数をｋ、階調ビット数
をｇ、列電極の数Ｍとすると、それぞれ選択期間ｔ１、
ｔ２、．．．でｋ×ｇ×Ｍビットの情報が読み出され
る。
トの階調表示情報データは一旦フレームバッファメモリ
４０７に記憶される。クロック発生回路４０６からの読
み出しクロックによってパルス幅変換回路４０８に送ら
れる。同時選択される行電極の本数をｋ、階調ビット数
をｇ、列電極の数Ｍとすると、それぞれ選択期間ｔ１、
ｔ２、．．．でｋ×ｇ×Ｍビットの情報が読み出され
る。
【００３１】例えば図５の例では選択期間ｔ１では第１
行、第３行、第５行の行電極Ｒ１、Ｒ３、Ｒ５が選択さ
れているから、選択されたこれらの３行の行電極に対応
するＭ個の表示要素のそれぞれ３ビットの階調表示情
報、３×３×Ｍビットが読み出される。同様に選択期間
ｔ２では第２行、第４行、第６行の行電極Ｒ２、Ｒ４、
Ｒ６が選択されているから、選択されたこれらの３行の
行電極に対応するＭ個の表示要素のそれぞれ３ビットの
階調表示情報、３×３×Ｍビットが読み出される。
行、第３行、第５行の行電極Ｒ１、Ｒ３、Ｒ５が選択さ
れているから、選択されたこれらの３行の行電極に対応
するＭ個の表示要素のそれぞれ３ビットの階調表示情
報、３×３×Ｍビットが読み出される。同様に選択期間
ｔ２では第２行、第４行、第６行の行電極Ｒ２、Ｒ４、
Ｒ６が選択されているから、選択されたこれらの３行の
行電極に対応するＭ個の表示要素のそれぞれ３ビットの
階調表示情報、３×３×Ｍビットが読み出される。
【００３２】読み出し線の本数が１本の場合、読み出し
のクロック周波数は、選択周波数Ｆ（＝フレーム期間Ｔ
１／選択期間ｔ）に対し、ｇ×ｋ×Ｍ×Ｆとなる。例え
ばパソコン用のＶＧＡディスプレイ（Ｍ＝６４０、Ｆ＝
４８０×約８０）を４ビット階調（ｇ＝４）、４行同時
選択（ｋ＝４）とすると読み出しクロックは３９０Ｍヘ
ルツとなり通常の回路では困難となる。よって読み出し
クロックの周波数を抑制する為に読み出し線の本数を複
数とする事が好ましい。例えば読み出し本数をｋ本、ｇ
本或いはｋ×ｇ本とすると、選択周波数Ｆ（＝フレーム
期間Ｔ１／選択期間ｔ）に対し、読み出し周波数をｇ×
Ｍ×Ｆ、ｋ×Ｍ×Ｆ或いはＭ×Ｆとする事が出来る。
のクロック周波数は、選択周波数Ｆ（＝フレーム期間Ｔ
１／選択期間ｔ）に対し、ｇ×ｋ×Ｍ×Ｆとなる。例え
ばパソコン用のＶＧＡディスプレイ（Ｍ＝６４０、Ｆ＝
４８０×約８０）を４ビット階調（ｇ＝４）、４行同時
選択（ｋ＝４）とすると読み出しクロックは３９０Ｍヘ
ルツとなり通常の回路では困難となる。よって読み出し
クロックの周波数を抑制する為に読み出し線の本数を複
数とする事が好ましい。例えば読み出し本数をｋ本、ｇ
本或いはｋ×ｇ本とすると、選択周波数Ｆ（＝フレーム
期間Ｔ１／選択期間ｔ）に対し、読み出し周波数をｇ×
Ｍ×Ｆ、ｋ×Ｍ×Ｆ或いはＭ×Ｆとする事が出来る。
【００３３】フレームバッファメモリ４０７から読み出
された階調信号はパルス幅変換回路４０８に送られ、図
５のｇ（ｍ、１２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）
のパルス幅に変調された階調信号に変換される。ここで
ｍはｍ番目の列電極に対応した信号を示す。列電極数が
Ｍ本の場合にはｋ×Ｍのパルス幅階調信号が得られる。
された階調信号はパルス幅変換回路４０８に送られ、図
５のｇ（ｍ、１２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）
のパルス幅に変調された階調信号に変換される。ここで
ｍはｍ番目の列電極に対応した信号を示す。列電極数が
Ｍ本の場合にはｋ×Ｍのパルス幅階調信号が得られる。
【００３４】図４の排他的ＯＲロジック４０９でパルス
幅に変調された階調信号図５ｇ（ｍ、１２）、ｇ（ｍ、
３４）及びｇ（ｍ、５６）はそれぞれ直交関数信号ｏ
（１２）、ｏ（３４）及びｏ（５６）と排他的ＯＲ演算
されその演算出力は加算回路４１０で加算される。デー
タ信号発生回路４０４では該加算結果に基づき＋１，＋
１／３，−１／３，−１が選択され図５のｃｍのような
データ信号が得られる。
幅に変調された階調信号図５ｇ（ｍ、１２）、ｇ（ｍ、
３４）及びｇ（ｍ、５６）はそれぞれ直交関数信号ｏ
（１２）、ｏ（３４）及びｏ（５６）と排他的ＯＲ演算
されその演算出力は加算回路４１０で加算される。デー
タ信号発生回路４０４では該加算結果に基づき＋１，＋
１／３，−１／３，−１が選択され図５のｃｍのような
データ信号が得られる。
【００３５】以上の実施例で得られたデータ信号ｃｍに
は以下の特徴がある。まず、選択期間ｔ１、ｔ２、ｔ
３、．．．に於いて、それぞれ単一の選択期間内でも電
位は一定ではない。例えば選択期間ｔ１では最初の１／
７に期間では電位＋１、残りの６／７の期間では電位−
１／３をとっている。また選択期間ｔ２では最初の１／
７の期間では電位−１／３、残りの６／７の期間では電
位＋１／３をとっている。更に選択期間ｔ３では最初の
３／７の期間では電位−１／３、残りの４／７の期間で
は電位＋１をとっている。従来のＰＨＭ法やフレーム変
調法ではデータ信号は単一の選択期間内では一定の電位
をとったのに対し、本発明ではそれぞれの選択期間内で
独立の電位を有する複数の期間に分割されてなるデータ
信号となっている。そしてこれらの電位のとり方は、選
択された複数の行電極に対応する複数の表示要素の階調
表示情報にもとづいて設定されている。
は以下の特徴がある。まず、選択期間ｔ１、ｔ２、ｔ
３、．．．に於いて、それぞれ単一の選択期間内でも電
位は一定ではない。例えば選択期間ｔ１では最初の１／
７に期間では電位＋１、残りの６／７の期間では電位−
１／３をとっている。また選択期間ｔ２では最初の１／
７の期間では電位−１／３、残りの６／７の期間では電
位＋１／３をとっている。更に選択期間ｔ３では最初の
３／７の期間では電位−１／３、残りの４／７の期間で
は電位＋１をとっている。従来のＰＨＭ法やフレーム変
調法ではデータ信号は単一の選択期間内では一定の電位
をとったのに対し、本発明ではそれぞれの選択期間内で
独立の電位を有する複数の期間に分割されてなるデータ
信号となっている。そしてこれらの電位のとり方は、選
択された複数の行電極に対応する複数の表示要素の階調
表示情報にもとづいて設定されている。
【００３６】データ信号を発生する手段は、データ信号
が供給される複数の列電極に直接接続された少なくとも
該列電極の本数以上の出力を有する（列電極）ドライバ
回路と、該ドライバ回路にデータ信号のもととなる信号
を供給する列電極の本数以下の出力を有するコントロー
ル回路とに分離出来される。図７は本実施例に用いたド
ライバ回路のブロック図である。
が供給される複数の列電極に直接接続された少なくとも
該列電極の本数以上の出力を有する（列電極）ドライバ
回路と、該ドライバ回路にデータ信号のもととなる信号
を供給する列電極の本数以下の出力を有するコントロー
ル回路とに分離出来される。図７は本実施例に用いたド
ライバ回路のブロック図である。
【００３７】図７のドライバ回路は、それぞれの選択期
間で選択された複数の行電極に対応する複数の表示要素
の階調表示情報をそれぞれパルス幅階調信号に変換する
手段７０２と、該パルス幅階調信号を前記直交関数を用
いて演算する手段７０３と、該そのそれぞれの演算結果
を加算する手段７０４と該加算結果に基づいて信号電位
＋１、＋１／３、−１／３、−１の中から電位を選択す
るデータ信号発生回路７０５からなっている。
間で選択された複数の行電極に対応する複数の表示要素
の階調表示情報をそれぞれパルス幅階調信号に変換する
手段７０２と、該パルス幅階調信号を前記直交関数を用
いて演算する手段７０３と、該そのそれぞれの演算結果
を加算する手段７０４と該加算結果に基づいて信号電位
＋１、＋１／３、−１／３、−１の中から電位を選択す
るデータ信号発生回路７０５からなっている。
【００３８】同時に選択される行電極の数をｋ、階調ビ
ット数をｇとした時に、それぞれの選択期間で選択され
た複数の行電極に対応する複数の表示要素の階調表示情
報はｋ×ｇ本のシリアルデータである２進階調信号Ｇ
（ｋ，ｇ）（但しｋ＝１〜３、ｇ＝１〜３）により図７
のドライバ回路に入力される。タイミングクロック発生
回路７０１からの信号によりレジスタ７０２でパラレル
変換された後にそれぞれのパルス幅信号変換回路７０２
でパルス幅階調信号に変換されている。本実施例の利点
はコントローラの負担が小さい点にある。
ット数をｇとした時に、それぞれの選択期間で選択され
た複数の行電極に対応する複数の表示要素の階調表示情
報はｋ×ｇ本のシリアルデータである２進階調信号Ｇ
（ｋ，ｇ）（但しｋ＝１〜３、ｇ＝１〜３）により図７
のドライバ回路に入力される。タイミングクロック発生
回路７０１からの信号によりレジスタ７０２でパラレル
変換された後にそれぞれのパルス幅信号変換回路７０２
でパルス幅階調信号に変換されている。本実施例の利点
はコントローラの負担が小さい点にある。
【００３９】図１は本発明の他の実施例で用いた各信号
の波形図である。図５の実施例と同様、簡略化の為に列
電極の数を６本に、同時選択される行電極の数を３本に
してある。図５の実施例との差異は階調信号ｇ（ｍ、１
２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）にある。
の波形図である。図５の実施例と同様、簡略化の為に列
電極の数を６本に、同時選択される行電極の数を３本に
してある。図５の実施例との差異は階調信号ｇ（ｍ、１
２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）にある。
【００４０】図５の実施例では階調信号ｇ（ｍ、１
２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）は選択期間でそ
れぞれ特定の階調幅１、２、４に対応した複数の副期間
に分割されていた。特にこれらの副期間はお互いの期間
長の比が２のｎ乗（ｎは自然数）の関係にあり、各副期
間は２進法で表現した階調データのそれぞれの桁を代表
していた。この方法の利点は、各副期間でのデータ信号
は該副期間が属する選択期間で選択された複数の行電極
の階調データの対応する桁の数値に応じて各副期間独立
に演算し決定出来る点にある。図５、図１の実施例のよ
うな３ビット８階調（０〜７）の場合でも３ビット分３
回の演算で済む。しかしデータ信号ｃｍの切り替わりの
振幅が大きい点が欠点となる。
２）、ｇ（ｍ、３４）、ｇ（ｍ、５６）は選択期間でそ
れぞれ特定の階調幅１、２、４に対応した複数の副期間
に分割されていた。特にこれらの副期間はお互いの期間
長の比が２のｎ乗（ｎは自然数）の関係にあり、各副期
間は２進法で表現した階調データのそれぞれの桁を代表
していた。この方法の利点は、各副期間でのデータ信号
は該副期間が属する選択期間で選択された複数の行電極
の階調データの対応する桁の数値に応じて各副期間独立
に演算し決定出来る点にある。図５、図１の実施例のよ
うな３ビット８階調（０〜７）の場合でも３ビット分３
回の演算で済む。しかしデータ信号ｃｍの切り替わりの
振幅が大きい点が欠点となる。
【００４１】図１の実施例の階調信号ｇ（ｍ、１２）、
ｇ（ｍ、３４）、ｇ（ｍ、５６）の特徴はパルス幅階調
信号がどの階調値でも連続したパルス幅を有する事にあ
る。例えば選択期間ｔ１ではそれぞれ６、２、４の階調
を選択期間ｔ２ではそれぞれ１、７、０の階調をとるが
何れも選択期間の最後を起点として連続したパルス幅の
信号となっている。図５の例では階調タイミングが１、
２、４で固定の為５の階調をとる場合には（１００１１
１１）と連続しない。
ｇ（ｍ、３４）、ｇ（ｍ、５６）の特徴はパルス幅階調
信号がどの階調値でも連続したパルス幅を有する事にあ
る。例えば選択期間ｔ１ではそれぞれ６、２、４の階調
を選択期間ｔ２ではそれぞれ１、７、０の階調をとるが
何れも選択期間の最後を起点として連続したパルス幅の
信号となっている。図５の例では階調タイミングが１、
２、４で固定の為５の階調をとる場合には（１００１１
１１）と連続しない。
【００４２】図１の実施例の利点はデータ信号ｃｍの切
り替わりの振幅を比較的小さく抑えられる点にある。例
えばデータ信号ｃｍにおける２電位幅（±４／３）の変
化の回数は図５では６回あるが図１では３回に低減され
ている。理想的な系では変化の回数は問題とならないが
配線抵抗等が有限な実際の系では、データ信号の変化が
大きく回数が多いと波形なまり等によるクロストークが
問題となる。その点で本実施例は優れている。
り替わりの振幅を比較的小さく抑えられる点にある。例
えばデータ信号ｃｍにおける２電位幅（±４／３）の変
化の回数は図５では６回あるが図１では３回に低減され
ている。理想的な系では変化の回数は問題とならないが
配線抵抗等が有限な実際の系では、データ信号の変化が
大きく回数が多いと波形なまり等によるクロストークが
問題となる。その点で本実施例は優れている。
【００４３】図８は本発明の他の実施例で用いた各信号
の波形図である。図１の実施例との差異は走査信号ｒ
１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６の順番にある。図
１、図５の走査信号は［１］のベクトル形式で記述され
たが図８の走査信号ｒ１、ｒ２、．．．、ｒ６は以下よ
うに記述される。 （ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７、ｔ８） ｒ１＝（ １、 ０、−１、 ０、 １、 ０、−１、 ０） ｒ２＝（ １、 ０、 １、 ０、−１、 ０、−１、 ０） ｒ３＝（ １、 ０、−１、 ０、−１、 ０、 １、 ０） ｒ４＝（ ０、 １、 ０、−１、 ０、 １、 ０、−１） ｒ５＝（ ０、 １、 ０、 １、 ０、−１、 ０、−１） ｒ６＝（ ０、 １、 ０、−１、 ０、−１、 ０、 １） ［６］
の波形図である。図１の実施例との差異は走査信号ｒ
１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６の順番にある。図
１、図５の走査信号は［１］のベクトル形式で記述され
たが図８の走査信号ｒ１、ｒ２、．．．、ｒ６は以下よ
うに記述される。 （ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７、ｔ８） ｒ１＝（ １、 ０、−１、 ０、 １、 ０、−１、 ０） ｒ２＝（ １、 ０、 １、 ０、−１、 ０、−１、 ０） ｒ３＝（ １、 ０、−１、 ０、−１、 ０、 １、 ０） ｒ４＝（ ０、 １、 ０、−１、 ０、 １、 ０、−１） ｒ５＝（ ０、 １、 ０、 １、 ０、−１、 ０、−１） ｒ６＝（ ０、 １、 ０、−１、 ０、−１、 ０、 １） ［６］
【００４４】［１］と［６］を比較すると順番が入れ替
わっているだけである。［１］では同時に選択される行
電極は空間的に離散しており、［６］では集合してい
る。列電極の配線抵抗が十分でない場合、同時に選択さ
れ同時に負荷となる行電極が集合していると入力部から
の距離が遠い場合問題が大きいが、離散している場合は
集中しないので有利である。
わっているだけである。［１］では同時に選択される行
電極は空間的に離散しており、［６］では集合してい
る。列電極の配線抵抗が十分でない場合、同時に選択さ
れ同時に負荷となる行電極が集合していると入力部から
の距離が遠い場合問題が大きいが、離散している場合は
集中しないので有利である。
【００４５】図９は本発明の他の実施例のマトリクス表
示装置のブロック図である。本実施例のマトリクス表示
装置は図４の実施例と同様は複数の行電極Ｒ１、Ｒ
２、．．．、ＲＮと複数の列電極Ｃ１、Ｃ２、．．．、
ＣＭと該行電極と該列電極の交点に対応して設けられた
表示要素４０１からなるマトリクス表示部４０２を有し
ている。又、行電極Ｒ１、Ｒ２、．．．、ＲＮには走査
信号ｒ１、ｒ２、．．．、ｒＮを、列電極Ｃ１、Ｃ
２、．．．、ＣＭにはデータ信号ｃ１、ｃ２、．．．、
ｃＭを印加する為の走査信号発生回路４０３とデータ信
号発生回路４０４が設けられている。
示装置のブロック図である。本実施例のマトリクス表示
装置は図４の実施例と同様は複数の行電極Ｒ１、Ｒ
２、．．．、ＲＮと複数の列電極Ｃ１、Ｃ２、．．．、
ＣＭと該行電極と該列電極の交点に対応して設けられた
表示要素４０１からなるマトリクス表示部４０２を有し
ている。又、行電極Ｒ１、Ｒ２、．．．、ＲＮには走査
信号ｒ１、ｒ２、．．．、ｒＮを、列電極Ｃ１、Ｃ
２、．．．、ＣＭにはデータ信号ｃ１、ｃ２、．．．、
ｃＭを印加する為の走査信号発生回路４０３とデータ信
号発生回路４０４が設けられている。
【００４６】図９の実施例の特徴は排他的ＯＲロジック
９０８とパルス幅変換回路９０９の順序が図４と比較し
て逆転している点にある。即ち、それぞれの選択期間で
選択された複数の行電極に対応する複数の表示要素の階
調表示情報を前記直交関数を用いて演算する排他的ＯＲ
ロジック９０８が第１に来る。次に、該演算された階調
信号をパルス幅階調信号に変換する為のパルス幅変換回
路９０９が続く。最後に、該パルス幅階調信号を加算す
る加算回路４１０とデータ信号発生回路４０４により、
それぞれの選択期間内がそれぞれ独立の電位を有する複
数の期間に分割されてなるデータ信号を発生する。
９０８とパルス幅変換回路９０９の順序が図４と比較し
て逆転している点にある。即ち、それぞれの選択期間で
選択された複数の行電極に対応する複数の表示要素の階
調表示情報を前記直交関数を用いて演算する排他的ＯＲ
ロジック９０８が第１に来る。次に、該演算された階調
信号をパルス幅階調信号に変換する為のパルス幅変換回
路９０９が続く。最後に、該パルス幅階調信号を加算す
る加算回路４１０とデータ信号発生回路４０４により、
それぞれの選択期間内がそれぞれ独立の電位を有する複
数の期間に分割されてなるデータ信号を発生する。
【００４７】図１０は図９の実施例に用いる事の出来る
ドライバ回路の実施例である。図１０の実施例では階調
表示情報と前記直交関数の演算回路はコントローラ回路
内に設けられており、該演算された階調信号をパルス幅
階調信号に変換する手段と、該パルス幅階調信号を加算
する手段とはドライバ回路の中に設けられている。
ドライバ回路の実施例である。図１０の実施例では階調
表示情報と前記直交関数の演算回路はコントローラ回路
内に設けられており、該演算された階調信号をパルス幅
階調信号に変換する手段と、該パルス幅階調信号を加算
する手段とはドライバ回路の中に設けられている。
【００４８】即ちコントローラ回路内では、同時に選択
される行電極の数をｋ、階調ビット数をｇとした時に、
それぞれの選択期間で選択された複数の行電極に対応す
る複数の表示要素の階調表示情報は少なくともｋ×ｇ本
のシリアルデータにより転送され、前記直交関数を用い
て演算された後にやはりｋ×ｇ本のシリアルデータであ
る図１０の演算後階調信号Ｇ’（ｋ，ｇ）（但しｋ＝１
〜３、ｇ＝１〜３）としてドライバ回路に入力される。
入力された信号はタイミングクロック発生回路７０１か
らの信号によりレジスタ７０２でパラレル変換された後
にそれぞれのパルス幅信号変換回路７０２でパルス幅階
調信号に変換されている。その後パルス幅階調信号は加
算回路７０４で加算され該加算結果に基づいてデータ信
号発生回路７０５により信号電位＋１、＋１／３、−１
／３、−１の中から電位を選択されてデータ信号が発生
され列電極に供給される。
される行電極の数をｋ、階調ビット数をｇとした時に、
それぞれの選択期間で選択された複数の行電極に対応す
る複数の表示要素の階調表示情報は少なくともｋ×ｇ本
のシリアルデータにより転送され、前記直交関数を用い
て演算された後にやはりｋ×ｇ本のシリアルデータであ
る図１０の演算後階調信号Ｇ’（ｋ，ｇ）（但しｋ＝１
〜３、ｇ＝１〜３）としてドライバ回路に入力される。
入力された信号はタイミングクロック発生回路７０１か
らの信号によりレジスタ７０２でパラレル変換された後
にそれぞれのパルス幅信号変換回路７０２でパルス幅階
調信号に変換されている。その後パルス幅階調信号は加
算回路７０４で加算され該加算結果に基づいてデータ信
号発生回路７０５により信号電位＋１、＋１／３、−１
／３、−１の中から電位を選択されてデータ信号が発生
され列電極に供給される。
【００４９】図１０は図９の実施例に用いたドライバ回
路である。図９の実施例には階調表示情報と前記直交関
数の演算回路はコントローラ回路内に設けられており、
該演算された階調信号をパルス幅階調信号に変換する手
段と、該パルス幅階調信号を加算する手段とはドライバ
回路の中に設けられている。図９の実施例の特徴は演算
をシリアルパラレル変換の前で実行する点にある。シリ
アルパラレル変換後では列電極の数と同時選択行の数の
積だけ演算回路が必要だが、シリアルパラレル変換の前
ならば演算回路は同時選択行の数だけでよく、全体とし
ては回路が簡略化可能である。
路である。図９の実施例には階調表示情報と前記直交関
数の演算回路はコントローラ回路内に設けられており、
該演算された階調信号をパルス幅階調信号に変換する手
段と、該パルス幅階調信号を加算する手段とはドライバ
回路の中に設けられている。図９の実施例の特徴は演算
をシリアルパラレル変換の前で実行する点にある。シリ
アルパラレル変換後では列電極の数と同時選択行の数の
積だけ演算回路が必要だが、シリアルパラレル変換の前
ならば演算回路は同時選択行の数だけでよく、全体とし
ては回路が簡略化可能である。
【００５０】図１０は図９の実施例に用いたドライバ回
路である。図９の実施例には階調表示情報と前記直交関
数の演算回路はコントローラ回路内に設けられており、
該演算された階調信号をパルス幅階調信号に変換する手
段と、該パルス幅階調信号を加算する手段とはドライバ
回路の中に設けられている。
路である。図９の実施例には階調表示情報と前記直交関
数の演算回路はコントローラ回路内に設けられており、
該演算された階調信号をパルス幅階調信号に変換する手
段と、該パルス幅階調信号を加算する手段とはドライバ
回路の中に設けられている。
【００５１】図１０の実施例の特徴は直交関数との演算
部をドライバ回路ではなくコントローラ回路に設けた点
にある。勿論、コントローラ回路に余裕がない場合には
図９の演算回路以降を全部ドライバ回路に設けることも
可能である。
部をドライバ回路ではなくコントローラ回路に設けた点
にある。勿論、コントローラ回路に余裕がない場合には
図９の演算回路以降を全部ドライバ回路に設けることも
可能である。
【００５２】図１１は本発明の他の実施例のマトリクス
表示装置のブロック図である。本実施例の特徴は排他的
ＯＲロジック１１０８と加算回路１１０９とパルス幅変
換回路１１１０の順序が図４、図９と比較して異なる点
にある。即ち、まず第１に、それぞれの選択期間で選択
された複数の行電極に対応する複数の表示要素の階調表
示情報を前記直交関数を用いて演算する排他的ＯＲロジ
ック１１０８が設けられている。次に、該演算された階
調信号を加算する加算回路１１０９が続く。そして最後
に、該加算データに基づきパルス幅階調信号を合成する
為のパルス幅変換回路１１１０が設けられている。この
パルス幅変換された階調信号に基づきデータ信号発生回
路４０４により、それぞれの選択期間内がそれぞれ独立
の電位を有する複数の期間に分割されてなるデータ信号
を発生する。
表示装置のブロック図である。本実施例の特徴は排他的
ＯＲロジック１１０８と加算回路１１０９とパルス幅変
換回路１１１０の順序が図４、図９と比較して異なる点
にある。即ち、まず第１に、それぞれの選択期間で選択
された複数の行電極に対応する複数の表示要素の階調表
示情報を前記直交関数を用いて演算する排他的ＯＲロジ
ック１１０８が設けられている。次に、該演算された階
調信号を加算する加算回路１１０９が続く。そして最後
に、該加算データに基づきパルス幅階調信号を合成する
為のパルス幅変換回路１１１０が設けられている。この
パルス幅変換された階調信号に基づきデータ信号発生回
路４０４により、それぞれの選択期間内がそれぞれ独立
の電位を有する複数の期間に分割されてなるデータ信号
を発生する。
【００５３】図１２は図１１の実施例に用いる事の出来
るドライバ回路の一実施例である。図１２の実施例では
階調表示情報と前記直交関数の演算回路と該演算された
階調信号を加算する手段はコントローラ回路内に設けら
れており、該加算データに基づきパルス幅階調信号を合
成する事によりそれぞれの選択期間内がそれぞれ独立の
電位を有する複数の期間に分割されてなるデータ信号を
発生する手段とはドライバ回路の中に設けられている。
るドライバ回路の一実施例である。図１２の実施例では
階調表示情報と前記直交関数の演算回路と該演算された
階調信号を加算する手段はコントローラ回路内に設けら
れており、該加算データに基づきパルス幅階調信号を合
成する事によりそれぞれの選択期間内がそれぞれ独立の
電位を有する複数の期間に分割されてなるデータ信号を
発生する手段とはドライバ回路の中に設けられている。
【００５４】即ちコントローラ回路内では、同時に選択
される行電極の数をｋ、階調ビット数をｇとした時に、
それぞれの選択期間で選択された複数の行電極に対応す
る複数の表示要素の階調表示情報は少なくともｋ×ｇ本
のシリアルデータにより転送され、前記直交関数を用い
て演算された後、それぞれｋ個のデータが加算される。
加算信号はそれぞれの階調でｓ個のシリアルデータとな
り、ｓ×ｇ本のシリアルデータである図１２の加算階調
信号Ｇ”（ｓ，ｇ）（但しｓ＝１〜２、ｇ＝１〜３）と
してドライバ回路に入力される。入力された信号はタイ
ミングクロック発生回路７０１からの信号によりシリア
ルパラレル変換回路１２０１でパラレル変換された後に
それぞれのパルス幅信号変換回路１２０２でそれぞれの
列電極当たりｓ本のパルス幅階調信号に変換される。該
パルス幅階調信号に基づいてデータ信号発生回路７０５
により信号電位＋１、＋１／３、−１／３、−１の中か
ら電位を選択されてデータ信号が発生され列電極に供給
される。
される行電極の数をｋ、階調ビット数をｇとした時に、
それぞれの選択期間で選択された複数の行電極に対応す
る複数の表示要素の階調表示情報は少なくともｋ×ｇ本
のシリアルデータにより転送され、前記直交関数を用い
て演算された後、それぞれｋ個のデータが加算される。
加算信号はそれぞれの階調でｓ個のシリアルデータとな
り、ｓ×ｇ本のシリアルデータである図１２の加算階調
信号Ｇ”（ｓ，ｇ）（但しｓ＝１〜２、ｇ＝１〜３）と
してドライバ回路に入力される。入力された信号はタイ
ミングクロック発生回路７０１からの信号によりシリア
ルパラレル変換回路１２０１でパラレル変換された後に
それぞれのパルス幅信号変換回路１２０２でそれぞれの
列電極当たりｓ本のパルス幅階調信号に変換される。該
パルス幅階調信号に基づいてデータ信号発生回路７０５
により信号電位＋１、＋１／３、−１／３、−１の中か
ら電位を選択されてデータ信号が発生され列電極に供給
される。
【００５５】図１１の実施例の特徴は直交関数との演算
部及び加算回路をシリアルパラレル変換の前に設けた点
にある。シリアルパラレル変換後では列電極の数と同時
選択行の数の積だけ演算回路及び加算回路が必要だが、
シリアルパラレル変換の前ならば同時選択行の数だけで
よく、全体としては回路が簡略化可能である。
部及び加算回路をシリアルパラレル変換の前に設けた点
にある。シリアルパラレル変換後では列電極の数と同時
選択行の数の積だけ演算回路及び加算回路が必要だが、
シリアルパラレル変換の前ならば同時選択行の数だけで
よく、全体としては回路が簡略化可能である。
【００５６】更に図１２の実施例の特徴は加算回路迄を
ドライバ回路ではなくコントローラ回路に設けた点にあ
る。即ち加算後にドライバ回路に転送する事により転送
信号の本数がｋ×ｇ本からｓ×ｇ本に低減出来る。ここ
で選択本数ｋと電圧レベルビット数ｓの間にはｋ＋１＝
２s の関係があり、ｋ＝３ではｓ＝２、ｋ＝７ではｓ＝
３と大幅な転送本数の低減が可能となる。勿論、コント
ローラ回路に余裕がない場合には図１１の演算回路以降
を全部、あるいは加算回路以降をドライバ回路に設ける
ことも可能である。
ドライバ回路ではなくコントローラ回路に設けた点にあ
る。即ち加算後にドライバ回路に転送する事により転送
信号の本数がｋ×ｇ本からｓ×ｇ本に低減出来る。ここ
で選択本数ｋと電圧レベルビット数ｓの間にはｋ＋１＝
２s の関係があり、ｋ＝３ではｓ＝２、ｋ＝７ではｓ＝
３と大幅な転送本数の低減が可能となる。勿論、コント
ローラ回路に余裕がない場合には図１１の演算回路以降
を全部、あるいは加算回路以降をドライバ回路に設ける
ことも可能である。
【００５７】本発明に用いる代表的な表示要素としては
液晶表示要素が上げられる。特にＳＴＮ（スーパーツイ
ステッドネマティック）方式（以下ＳＴＮ−ＬＣＤ）、
やＥＣＢ（電界制御複屈折）方式（以下ＥＣＢ−ＬＣ
Ｄ）、ＴＮ（ツイステッドネマティック）方式（以下Ｔ
Ｎ−ＬＣＤ）の液晶表示要素は階調表示が容易で本発明
に適している。また、強誘電性液晶（以下ＦＬＣ）、反
強誘電性液晶（以下ＡＦＬＣ）や高分子分散型液晶（Ｐ
ＤＬＣ）を用いた液晶表示要素も本発明は適用可能であ
る。
液晶表示要素が上げられる。特にＳＴＮ（スーパーツイ
ステッドネマティック）方式（以下ＳＴＮ−ＬＣＤ）、
やＥＣＢ（電界制御複屈折）方式（以下ＥＣＢ−ＬＣ
Ｄ）、ＴＮ（ツイステッドネマティック）方式（以下Ｔ
Ｎ−ＬＣＤ）の液晶表示要素は階調表示が容易で本発明
に適している。また、強誘電性液晶（以下ＦＬＣ）、反
強誘電性液晶（以下ＡＦＬＣ）や高分子分散型液晶（Ｐ
ＤＬＣ）を用いた液晶表示要素も本発明は適用可能であ
る。
【００５８】図１、５、８の実施例の駆動波形に於いて
パルス幅階調信号のパルス幅デューティと階調値とは比
例関係とした。即ち、図５では３ビット８階調０〜７の
例を示したがパルス幅はそれぞれ０〜７に比例した値を
とった。回路的には比例関係の方が簡単であり、ＳＴＮ
−ＬＣＤ等のような急峻は閾値特性を持つ表示要素で少
ない階調数の場合には十分な中間階調が得られる。
パルス幅階調信号のパルス幅デューティと階調値とは比
例関係とした。即ち、図５では３ビット８階調０〜７の
例を示したがパルス幅はそれぞれ０〜７に比例した値を
とった。回路的には比例関係の方が簡単であり、ＳＴＮ
−ＬＣＤ等のような急峻は閾値特性を持つ表示要素で少
ない階調数の場合には十分な中間階調が得られる。
【００５９】しかし、ＴＮ−ＬＣＤ、高分子分散ＬＣＤ
等のような線形でない閾値特性の表示要素を用いる場合
や、ＳＴＮ−ＬＣＤ，ＥＣＢ−ＬＣＤでも階調数が多く
閾値から離れた特性も用いる表示の場合はパルス幅階調
信号のパルス幅デューティを表示要素の階調特性を考慮
して階調値と比例関係ではなく非線形な関係にする必要
がある。
等のような線形でない閾値特性の表示要素を用いる場合
や、ＳＴＮ−ＬＣＤ，ＥＣＢ−ＬＣＤでも階調数が多く
閾値から離れた特性も用いる表示の場合はパルス幅階調
信号のパルス幅デューティを表示要素の階調特性を考慮
して階調値と比例関係ではなく非線形な関係にする必要
がある。
【００６０】本発明をフレーム変調方式或いはＰＨＭ方
式と併用する事も可能であり、特にフレーム変調方式と
の併用は回路簡略化が可能である。
式と併用する事も可能であり、特にフレーム変調方式と
の併用は回路簡略化が可能である。
【００６１】
【発明の効果】以上述べた如く本発明によれば従来のＭ
ＬＳ方式のマトリクス表示装置で階調表示する場合に問
題であった複雑な演算が改善される。例えば従来例では
誤差補償の為の仮想行信号の為の演算が必要であったが
本発明では選択される行電極数の階調信号の単純演算と
加算で済む。演算や加算も従来例では一部アナログ演算
が必要であったが本発明では完全デジタルが可能であ
る。また従来例では高価で回路規模の大きな多値又はア
ナログレベルの列電極ドライバが必要であったが、本発
明は低レベル数のドライバで十分となる。この結果、コ
スト面での改善のみならず、必要なドライバＩＣの数や
実装面積も従来と比べ大幅に改善される。更に従来例に
みられたちらつきの問題は本発明では解消され高品位の
表示が実現できる。階調数の制限も従来と比較して低減
される。本発明によればコントローラ回路とドライバ回
路も簡略化される。以上のように本発明を用いれば低コ
ストで高品位且つコンパクトな表示装置が実現される。
ＬＳ方式のマトリクス表示装置で階調表示する場合に問
題であった複雑な演算が改善される。例えば従来例では
誤差補償の為の仮想行信号の為の演算が必要であったが
本発明では選択される行電極数の階調信号の単純演算と
加算で済む。演算や加算も従来例では一部アナログ演算
が必要であったが本発明では完全デジタルが可能であ
る。また従来例では高価で回路規模の大きな多値又はア
ナログレベルの列電極ドライバが必要であったが、本発
明は低レベル数のドライバで十分となる。この結果、コ
スト面での改善のみならず、必要なドライバＩＣの数や
実装面積も従来と比べ大幅に改善される。更に従来例に
みられたちらつきの問題は本発明では解消され高品位の
表示が実現できる。階調数の制限も従来と比較して低減
される。本発明によればコントローラ回路とドライバ回
路も簡略化される。以上のように本発明を用いれば低コ
ストで高品位且つコンパクトな表示装置が実現される。
【図１】本発明のマトリクス表示装置に用いる駆動波形
の一例である。
の一例である。
【図２】従来のＭＬＳ方式のマトリクス表示装置のブロ
ック図である。
ック図である。
【図３】従来のＭＬＳ方式のマトリクス表示装置の駆動
波形図である。
波形図である。
【図４】本発明のマトリクス表示装置の実施例のブロッ
ク図である。
ク図である。
【図５】本発明のマトリクス表示装置に用いる駆動波形
の一例である。
の一例である。
【図６】本発明のマトリクス表示装置の実施例における
行電極ドライバのブロック図である。
行電極ドライバのブロック図である。
【図７】本発明のマトリクス表示装置の実施例における
列電極ドライバのブロック図である。
列電極ドライバのブロック図である。
【図８】本発明のマトリクス表示装置に用いる駆動波形
の一例である。
の一例である。
【図９】本発明のマトリクス表示装置の実施例のブロッ
ク図である。
ク図である。
【図１０】本発明のマトリクス表示装置の実施例におけ
る列電極ドライバのブロック図である。
る列電極ドライバのブロック図である。
【図１１】本発明のマトリクス表示装置の実施例のブロ
ック図である。
ック図である。
【図１２】本発明のマトリクス表示装置の実施例におけ
る列電極ドライバのブロック図である。
る列電極ドライバのブロック図である。
Ｒ１、Ｒ２、Ｒ３、ＲＮ 行電極（走査電
極） Ｃ１、Ｃ２、Ｃ３、ＣＭ 列電極（データ電
極） ｒ１、ｒ２、ｒ３、ｒＮ 走査信号 ｃ１、ｃ２、ｃ３、ｃＭ データ信号 ｏ（１２）、ｏ（＊＊） 直交関数信号 ｂ（１３５）、ｏ（＊＊＊） ブロック選択信号 ｇ（ｎ，１２）、ｇ（＊、＊＊） パルス幅階調信号 ４０１ 表示要素 ４０２ マトリクス表示部 ４０３ 走査信号発生回路 ４０４、７０５ データ信号発生回
路 ４０５ 直交関数発生回路 ４０８、７０２、９０９、１１１０ パルス幅変換回路 ４０９、７０３、９０８、１１０８ 排他的ＯＲロジッ
ク ４１０、７０４、１１０９ 加算回路
極） Ｃ１、Ｃ２、Ｃ３、ＣＭ 列電極（データ電
極） ｒ１、ｒ２、ｒ３、ｒＮ 走査信号 ｃ１、ｃ２、ｃ３、ｃＭ データ信号 ｏ（１２）、ｏ（＊＊） 直交関数信号 ｂ（１３５）、ｏ（＊＊＊） ブロック選択信号 ｇ（ｎ，１２）、ｇ（＊、＊＊） パルス幅階調信号 ４０１ 表示要素 ４０２ マトリクス表示部 ４０３ 走査信号発生回路 ４０４、７０５ データ信号発生回
路 ４０５ 直交関数発生回路 ４０８、７０２、９０９、１１１０ パルス幅変換回路 ４０９、７０３、９０８、１１０８ 排他的ＯＲロジッ
ク ４１０、７０４、１１０９ 加算回路
Claims (37)
- 【請求項１】 複数の行電極と複数の列電極と該行電極
と該列電極の交点に対応して設けられた表示要素を有
し、行電極には走査信号が、列電極にはデータ信号が印
加されるマトリクス表示装置に於いて、複数の行電極を
同時に選択する選択期間を有する複数行選択型の走査信
号を発生する手段と、選択された複数の行電極に対応す
る複数の表示要素の階調表示情報にもとづいてそれぞれ
の選択期間内がそれぞれ独立の電位を有する複数の期間
に分割されてなるデータ信号を発生する手段を有するマ
トリクス表示装置。 - 【請求項２】 非対角型の直交関数に基づき複数の行電
極を同時に選択する複数行選択型の走査信号を発生する
手段と、それぞれの選択期間で選択された複数の行電極
に対応する複数の表示要素の階調表示情報をそれぞれパ
ルス幅階調信号に変換する手段と、該パルス幅階調信号
を前記直交関数を用いて演算する手段と、該そのそれぞ
れの演算結果を加算する事によりそれぞれの選択期間内
がそれぞれ独立の電位を有する複数の期間に分割されて
なるデータ信号を発生する手段を有する事を特徴とする
請求項１記載のマトリクス表示装置。 - 【請求項３】 前記データ信号を発生する手段は、デー
タ信号が供給される複数の列電極に直接接続された少な
くとも該列電極の本数以上の出力を有するドライバ回路
と、該ドライバ回路にデータ信号のもととなる信号を供
給する列電極の本数以下の出力を有するコントロール回
路とからなり、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報をそれ
ぞれパルス幅階調信号に変換する手段と、該パルス幅階
調信号を前記直交関数を用いて演算する手段と、該その
それぞれの演算結果を加算する手段とはドライバ回路の
中に設けられている事を特徴とする請求項２記載のマト
リクス表示装置。 - 【請求項４】 非対角型の直交関数に基づき複数の行電
極を同時に選択する複数行選択型の走査信号を発生する
手段と、それぞれの選択期間で選択された複数の行電極
に対応する複数の表示要素の階調表示情報を前記直交関
数を用いて演算する手段と、該演算された階調信号をパ
ルス幅階調信号に変換する手段と、該パルス幅階調信号
を加算する事によりそれぞれの選択期間内がそれぞれ独
立の電位を有する複数の期間に分割されてなるデータ信
号を発生する手段を有する事を特徴とする請求項１記載
のマトリクス表示装置。 - 【請求項５】 前記データ信号を発生する手段は、デー
タ信号が供給される複数の列電極に直接接続された少な
くとも該列電極の本数以上の出力を有するドライバ回路
と、該ドライバ回路にデータ信号のもととなる信号を供
給する列電極の本数以下の出力を有するコントロール回
路とからなり、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報を前記
直交関数を用いて演算する手段と、該演算された階調信
号をパルス幅階調信号に変換する手段と、該パルス幅階
調信号を加算する手段とはドライバ回路の中に設けられ
ている事を特徴とする請求項４記載のマトリクス表示装
置。 - 【請求項６】 前記データ信号を発生する手段は、デー
タ信号が供給される複数の列電極に直接接続された少な
くとも該列電極の本数以上の出力を有するドライバ回路
と、該ドライバ回路にデータ信号のもととなる信号を供
給する列電極の本数以下の出力を有するコントロール回
路とからなり、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報を前記
直交関数を用いて演算する手段はコントロール回路に設
けられ、該演算された階調信号をパルス幅階調信号に変
換する手段と、該パルス幅階調信号を加算する手段とは
ドライバ回路の中に設けられている事を特徴とする請求
項４記載のマトリクス表示装置。 - 【請求項７】 非対角型の直交関数に基づき複数の行電
極を同時に選択する複数行選択型の走査信号を発生する
手段と、それぞれの選択期間で選択された複数の行電極
に対応する複数の表示要素の階調表示情報を前記直交関
数を用いて演算する手段と、該演算された階調信号を加
算する手段と、該加算データに基づきパルス幅階調信号
を合成する事によりそれぞれの選択期間内がそれぞれ独
立の電位を有する複数の期間に分割されてなるデータ信
号を発生する手段を有する事を特徴とする請求項１記載
のマトリクス表示装置。 - 【請求項８】 前記データ信号を発生する手段は、デー
タ信号が供給される複数の列電極に直接接続された少な
くとも該列電極の本数以上の出力を有するドライバ回路
と、該ドライバ回路にデータ信号のもととなる信号を供
給する列電極の本数以下の出力を有するコントロール回
路とからなり、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報を前記
直交関数を用いて演算する手段と、該演算された階調信
号を加算する手段と、該加算データに基づきパルス幅階
調信号を合成する事によりそれぞれの選択期間内がそれ
ぞれ独立の電位を有する複数の期間に分割されてなるデ
ータ信号を発生する手段とはドライバ回路の中に設けら
れている事を特徴とする請求項７記載のマトリクス表示
装置。 - 【請求項９】 前記データ信号を発生する手段は、デー
タ信号が供給される複数の列電極に直接接続された少な
くとも該列電極の本数以上の出力を有するドライバ回路
と、該ドライバ回路にデータ信号のもととなる信号を供
給する列電極の本数以下の出力を有するコントロール回
路とからなり、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報を前記
直交関数を用いて演算する手段はコントロール回路に設
けられ、該演算された階調信号を加算する手段と、該加
算データに基づきパルス幅階調信号を合成する事により
それぞれの選択期間内がそれぞれ独立の電位を有する複
数の期間に分割されてなるデータ信号を発生する手段と
はドライバ回路の中に設けられている事を特徴とする請
求項７記載のマトリクス表示装置。 - 【請求項１０】 前記データ信号を発生する手段は、デ
ータ信号が供給される複数の列電極に直接接続された少
なくとも該列電極の本数以上の出力を有するドライバ回
路と、該ドライバ回路にデータ信号のもととなる信号を
供給する列電極の本数以下の出力を有するコントロール
回路とからなり、それぞれの選択期間で選択された複数
の行電極に対応する複数の表示要素の階調表示情報を前
記直交関数を用いて演算する手段と、該演算された階調
信号を加算する手段とはコントロール回路に設けられ、
該加算データに基づきパルス幅階調信号を合成する事に
よりそれぞれの選択期間内がそれぞれ独立の電位を有す
る複数の期間に分割されてなるデータ信号を発生する手
段はドライバ回路の中に設けられている事を特徴とする
請求項７記載のマトリクス表示装置。 - 【請求項１１】 パルス幅階調信号はどの階調値でも連
続したパルス幅を有する事を特徴とする請求項１記載の
マトリクス表示装置。 - 【請求項１２】 パルス幅階調信号のパルス幅デューテ
ィは階調値と比例関係にある事を特徴とする請求項１記
載のマトリクス表示装置。 - 【請求項１３】 パルス幅階調信号のパルス幅デューテ
ィは表示要素の階調特性を考慮して階調値と比例関係に
ない事を特徴とする請求項１記載のマトリクス表示装
置。 - 【請求項１４】 選択期間はそれぞれ特定の階調に対応
した複数の副期間に分割され、それぞれの複数の副期間
でのデータ信号は該副期間が属する選択期間で選択され
た複数の行電極に対応した表示要素の対応する階調情報
に応じて各副期間独立に演算され決定される事を特徴と
する請求項１記載のマトリクス表示装置。 - 【請求項１５】 前記複数の副期間はお互いの期間長の
比が２のｎ乗（ｎは自然数）の関係にあり、各副期間は
２進法で表現した階調データのそれぞれの桁を代表し、
各副期間でのデータ信号は該副期間が属する選択期間で
選択された複数の行電極の階調データの対応する桁の数
値に応じて各副期間独立に演算され決定される事を特徴
とする請求項１４記載のマトリクス表示装置。 - 【請求項１６】 同時に選択される複数の行電極数は全
行電極数より少なく、同時に選択される行電極は空間的
に離散している事を特徴とする請求項１記載のマトリク
ス表示装置。 - 【請求項１７】 表示要素は液晶表示要素である事を特
徴とする請求項１記載のマトリクス表示装置。 - 【請求項１８】 表示要素はＳＴＮ（スーパーツイステ
ッドネマティック）方式の液晶表示要素である事を特徴
とする請求項１７記載のマトリクス表示装置。 - 【請求項１９】 表示要素はＥＣＢ（電界制御複屈折）
方式の液晶表示要素である事を特徴とする請求項１７記
載のマトリクス表示装置。 - 【請求項２０】 表示要素はＴＮ（ツイステッドネマテ
ィック）方式の液晶表示要素である事を特徴とする請求
項１７記載のマトリクス表示装置。 - 【請求項２１】 表示要素は強誘電性液晶を用いた液晶
表示要素である事を特徴とする請求項７記載のマトリク
ス表示装置。 - 【請求項２２】 表示要素は反強誘電性液晶を用いた液
晶表示要素である事を特徴とする請求項１７記載のマト
リクス表示装置。 - 【請求項２３】 表示要素は高分子分散型液晶を用いた
液晶表示要素である事を特徴とする請求項１７記載のマ
トリクス表示装置。 - 【請求項２４】 複数の行電極と複数の列電極と該行電
極と該列電極の交点に対応して設けられた表示要素を有
し、行電極には走査信号が、列電極にはデータ信号が印
加されるマトリクス表示装置の駆動方法に於いて、走査
信号は複数の行電極を同時に選択する選択期間を有する
複数行選択型の走査信号であり、データ信号は、選択さ
れた複数の行電極に対応する複数の表示要素の階調表示
情報にもとづいてそれぞれの選択期間内が複数の期間に
分割されそれぞれ独立の電位をとるデータ信号である事
を特徴とするマトリクス表示装置の駆動方法。 - 【請求項２５】 走査信号は非対角型の直交関数に基づ
き複数の行電極を同時に選択する複数行選択型の走査信
号であり、データ信号は、それぞれの選択期間で選択さ
れた複数の行電極に対応する複数の表示要素の階調表示
情報がそれぞれパルス幅階調信号に変換され、該パルス
幅階調信号が前記直交関数を用いて演算され、該そのそ
れぞれの演算結果が加算される事によりそれぞれの選択
期間内がそれぞれ独立の電位を有する複数の期間に分割
されてなる事を特徴とする請求項２４記載のマトリクス
表示装置の駆動方法。 - 【請求項２６】 同時に選択される行電極の数をｋ、階
調ビット数をｇとした時に、それぞれの選択期間で選択
された複数の行電極に対応する複数の表示要素の階調表
示情報は少なくともｋ×ｇ本のシリアルデータにより転
送され、パラレル変換された後にそれぞれのパルス幅信
号変換回路に入力されてパルス幅階調信号に変換される
事を特徴とする請求項２５記載のマトリクス表示装置の
駆動方法。 - 【請求項２７】 走査信号は非対角型の直交関数に基づ
き複数の行電極を同時に選択する複数行選択型の走査信
号であり、データ信号は、それぞれの選択期間で選択さ
れた複数の行電極に対応する複数の表示要素の階調表示
情報が前記直交関数を用いて演算され、該演算された階
調信号がそれぞれパルス幅階調信号に変換され、該それ
ぞれのパルス幅階調信号が加算される事によりそれぞれ
の選択期間内がそれぞれ独立の電位を有する複数の期間
に分割されてなる事を特徴とする請求項２４記載のマト
リクス表示装置の駆動方法。 - 【請求項２８】 同時に選択される行電極の数をｋ、階
調ビット数をｇとした時に、それぞれの選択期間で選択
された複数の行電極に対応する複数の表示要素の階調表
示情報は少なくともｋ×ｇ本のシリアルデータにより転
送され、前記直交関数を用いて演算された後にパラレル
変換され、更にそれぞれのパルス幅信号変換回路に入力
されてパルス幅階調信号に変換される事を特徴とする請
求項２７記載のマトリクス表示装置の駆動方法。 - 【請求項２９】 走査信号は非対角型の直交関数に基づ
き複数の行電極を同時に選択する複数行選択型の走査信
号であり、データ信号は、それぞれの選択期間で選択さ
れた複数の行電極に対応する複数の表示要素の階調表示
情報が前記直交関数を用いて演算され、該演算された階
調信号が加算され、該加算された信号がそれぞれパルス
幅階調信号に変換される事によりそれぞれの選択期間内
がそれぞれ独立の電位を有する複数の期間に分割されて
なる事を特徴とする請求項２４記載のマトリクス表示装
置の駆動方法。 - 【請求項３０】 同時に選択される行電極の数をｋ、階
調ビット数をｇとした時に、それぞれの選択期間で選択
された複数の行電極に対応する複数の表示要素の階調表
示情報は少なくともｋ×ｇ本のシリアルデータにより転
送され、前記直交関数を用いて演算され、加算された後
にパラレル変換され、更にそれぞれのパルス幅信号変換
回路に入力されてパルス幅階調信号に変換される事を特
徴とする請求項２９記載のマトリクス表示装置の駆動方
法。 - 【請求項３１】 加算レベル数を２s 、階調ビット数を
ｇとした時に、それぞれの選択期間で選択された複数の
行電極に対応する複数の表示要素の階調表示情報は前記
直交関数を用いて演算され加算された後に、ｓ×ｇ本の
シリアルデータにより転送され、パラレル変換された後
にそれぞれのパルス幅信号変換回路に入力されてパルス
幅階調信号に変換される事を特徴とする請求項２９記載
のマトリクス表示装置の駆動方法。 - 【請求項３２】 パルス幅階調信号はどの階調値でも連
続したパルス幅を有する事を特徴とする請求項２４記載
のマトリクス表示装置の駆動方法。 - 【請求項３３】 パルス幅階調信号のパルス幅デューテ
ィは階調値と比例関係にある事を特徴とする請求項２４
記載のマトリクス表示装置の駆動方法。 - 【請求項３４】 パルス幅階調信号のパルス幅デューテ
ィは表示要素の階調特性を考慮して階調値と比例関係に
ない事を特徴とする請求項２４記載のマトリクス表示装
置の駆動方法。 - 【請求項３５】 選択期間はそれぞれ特定の階調に対応
した複数の副期間に分割され、それぞれの複数の副期間
でのデータ信号は該副期間が属する選択期間で選択され
た複数の行電極に対応した表示要素の対応する階調情報
に応じて各副期間独立に演算され決定される事を特徴と
する請求項２４記載のマトリクス表示装置の駆動方法。 - 【請求項３６】 前記複数の副期間はお互いの期間長の
比が２のｎ乗（ｎは自然数）の関係にあり、各副期間は
２進法で表現した階調データのそれぞれの桁を代表し、
各副期間でのデータ信号は該副期間が属する選択期間で
選択された複数の行電極の階調データの対応する桁の数
値に応じて各副期間独立に演算され決定される事を特徴
とする請求項３５記載のマトリクス表示装置の駆動方
法。 - 【請求項３７】 同時に選択される複数の行電極数は全
行電極数より少なく、同時に選択される行電極は空間的
に離散している事を特徴とする請求項２４記載のマトリ
クス表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP205694A JPH07210117A (ja) | 1994-01-13 | 1994-01-13 | マトリクス表示装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP205694A JPH07210117A (ja) | 1994-01-13 | 1994-01-13 | マトリクス表示装置とその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07210117A true JPH07210117A (ja) | 1995-08-11 |
Family
ID=11518687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP205694A Pending JPH07210117A (ja) | 1994-01-13 | 1994-01-13 | マトリクス表示装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07210117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486232B1 (ko) * | 1998-02-12 | 2005-06-16 | 삼성전자주식회사 | 액정표시장치의가로전극선구동장치및그방법 |
-
1994
- 1994-01-13 JP JP205694A patent/JPH07210117A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486232B1 (ko) * | 1998-02-12 | 2005-06-16 | 삼성전자주식회사 | 액정표시장치의가로전극선구동장치및그방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877738A (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
| KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| JPH10133172A (ja) | 単純マトリクス型表示装置の駆動回路 | |
| EP0581255A1 (en) | A method of driving display element and its driving device | |
| JP3508115B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
| JP3145552B2 (ja) | 液晶表示パネルの駆動装置 | |
| EP0704087B1 (en) | A method of driving a picture display device | |
| US5959603A (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
| JPH07210117A (ja) | マトリクス表示装置とその駆動方法 | |
| US6850251B1 (en) | Control circuit and control method for display device | |
| KR100982083B1 (ko) | 액정 디스플레이 장치 | |
| Scheffer et al. | Active addressingTM of STN displays for high-performance video applications | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP4095128B2 (ja) | 液晶表示装置 | |
| JP3555980B2 (ja) | 液晶表示装置の列信号形成方法 | |
| Ruckmongathan et al. | 11.3: Wavelets for Displaying Gray Shades in LCDs | |
| JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
| JP3591926B2 (ja) | 液晶表示装置の駆動法 | |
| JP3719973B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| JP3391331B2 (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
| JP3979827B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| JP3632689B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JPH08271862A (ja) | 液晶表示装置の多階調表示駆動装置および方法 | |
| JP2000250492A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JPH06138854A (ja) | 液晶表示素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |