JPH07200249A - Ｆｉｆｏ状態インジケータ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 データ転送に使用するＦＩＦＯバッファの状
態を監視しＦＩＦＯの状態にしたがって満杯（ｆｕｌ
ｌ）および空（ｅｍｐｔｙ）信号を生成するようなシス
テムを提供する。 【構成】 多数のレベルを有するＦＩＦＯは送信側から
受信側へ転送中のデータを保持する。ＦＩＦＯを監視
し、全てのレベルが満杯の場合、ＦＩＦＯ＿ＦＵＬＬ信
号を発行し、全てのレベルが空になった場合、ＦＩＦＯ
＿ＥＭＰＴＹ信号を発行する。これらの信号において、
タイミングが重要な４つの場合が存在する。（１）ＦＩ
ＦＯ＿ＦＵＬＬ信号の発行がすぐに行われる場合、
（２）ＦＩＦＯ＿ＥＭＰＴＹ信号の発行がすぐに行われ
る場合、（３）ＦＩＦＯ＿ＥＭＰＴＹ信号の作動停止が
ＦＩＦＯを読み出すコンピュータのクロックと同期して
いる場合、（４）ＦＩＦＯ＿ＥＭＰＴＹ信号の作動停止
がＦＩＦＯに書き込むコンピュータのクロックと同期し
ている場合、の４つである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２台のコンピュータ間
でのデータ転送に使用する先入れ先出し（ＦＩＦＯ）レ
ジスタの状態（空または満杯）を表わす状態インジケー
タに関する。上記状態インジケータは２種類の異なるク
ロックに同期した２つの出力を生成する。

【０００２】

【技術的背景】ＢというコンピュータからＡというコン
ピュータへデータ転送を行なう方法は多数存在する。例
えば、２台のコンピュータが異なるクロック周波数で作
動している場合には、転送の際にＦＩＦＯ（先入れ先出
し）バッファを使用することがある。ＦＩＦＯバッファ
はコンピュータＢからコンピュータＡへの転送中のデー
タ保持部である。

【０００３】ＦＩＦＯはパイプラインであると考えても
良い。送信側のコンピュータＢはデータ・ワードのシー
ケンス、例えばＷ１を読み込み、続けてＷ２、Ｗ３とパ
イプラインに送り込む。パイプラインはデータ・ワード
を保持し、逐次的にコンピュータＡで利用できるように
する。受信側のコンピュータＡはパイプラインにデータ
が送り込まれたのと同じ順序でパイプラインからデータ
を読み取る。第１にＷ１を読み取り、続けてＷ２、Ｗ３
と読み取る。

【０００４】コンピュータＡでのＦＩＦＯの読み取りの
順番は、コンピュータＢで送出した順番と同じであるこ
とから、「先入れ先出し（First In, First Out）」と
呼ばれている。

【０００５】このような方法の場合には２種類の問題が
ある。その第１は、ＦＩＦＯの容量が限られていること
である。送出側はデータが満杯のＦＩＦＯへデータ・ワ
ードを送出しようとすべきではない。第２に、受信側は
空のＦＩＦＯからデータ・ワードを読み込もうとすべき
ではない。

【０００６】これらの問題を解決するには幾つかの方法
がある。その１つはデータをＦＩＦＯと正確に同じ大き
さのブロックに分割することである。例えば、ＦＩＦＯ
が８ワード保持できる場合、送信側は８データ・ワード
のバースト転送によってＦＩＦＯに全て送り出す。次
に、送信側は適当な時間だけ待機し、その間に受信側が
先の８ワードを読み取る。この後、送信側が別の８ワー
ドを送出する。

【０００７】要するに、この方法では転送時に遅延を必
要とする。

【０００８】別の方法は図１を参照して説明する。カウ
ンタＣＯＵＮＴＥＲがＦＩＦＯ内に現在格納されている
ワード数を表わす出力を生成すると仮定する（図１では
商業的に利用可能な７４−１９３型カウンタを図示して
いる）。

【０００９】図１の左上部の略図で示してあるように、
データワードがＦＩＦＯへ送出されるまで、カウンタ出
力は００００に設定されている。ここで、図１の右上部
に図示してあるように、送信側Ｂが、Ｗ１〜Ｗ４の４ワ
ードをＦＩＦＯへ送り込んだとする。

【００１０】各々のワードが送り込まれるに従い、送信
側はカウンタの計数入力（ＣＯＵＮＴ ＵＰ）へパルス
を送る。各々のパルスでカウンタの出力がインクリメン
トされる。最終出力は０１００（十進法の表記による４
に等しい）となる。カウンタの出力０１００は、このカ
ウンタが４ワードを格納していることを表わす。

【００１１】次に、受信側がこれらのワードを読み取
る。図１の左下に図示してあるように、受信側で各々の
ワードを読み取るごとに、カウンタの逆計数入力（ＣＯ
ＵＮＴＤＯＷＮ）へパルスを送る。各パルスでカウンタ
の出力がデクリメントする。図の右下に図示してあるよ
うに、最終的なカウンタの出力は００００となり、ＦＩ
ＦＯが空であることを表わす。

【００１２】この方法による問題は、受信側がＣＯＵＮ
Ｔ ＤＯＷＮパルスを送信中には、同時に送信側がＣＯ
ＵＮＴ ＵＰパルスを送信できないということである。
カウンタはこれらの矛盾するパルスに応答することが出
来ない。ＣＯＵＮＴ ＵＰ信号とＣＯＵＮＴ ＤＯＷＮ
信号の同時発生を防止して、送信側からのデータ送り込
みと受信側でのデータ読み取りが同時に発生しないよう
にする何らかの方法を提供する必要がある。

【００１３】

【発明が解決しようとする課題】本発明の目的は送信側
と受信側の間のデータ転送の改良を提供することであ
る。

【００１４】本発明のさらなる目的はデータ転送に使用
するＦＩＦＯバッファの状態を監視し該ＦＩＦＯの状態
にしたがって満杯（ｆｕｌｌ）および空（ｅｍｐｔｙ）
信号を生成するようなシステムを提供することである。

【００１５】

【課題を解決するための手段】本発明の１つの態様にお
いて、ＦＩＦＯをバッファとして使用し、送信側から受
信側への転送経路内でデータを保持する。送信側と受信
側は非同期である。本発明はＦＩＦＯの各レベルの状態
（空または満杯）を監視し、全レベルが満杯の場合には
ＦＩＦＯ＿ＦＵＬＬ信号を、また全レベルが空の場合に
はＦＩＦＯ＿ＥＭＰＴＹ信号を発生する。各々の信号は
送信側または受信側のどちらか一方のクロックと同期す
る。

【００１６】本発明の重要な特徴はＦＩＦＯ用の状態イ
ンジケータが発生する信号の同期であるが、同期の説明
は後述する。第１にＦＩＦＯ状態の考え方について説明
し、次に状態信号をどのように生成するかを説明する。

【００１７】

【実施例】図２０は本発明の１つの態様の略図である。
本図についての説明は、図２から初めて順を追って段階
的に行なう。

【００１８】［ＦＩＦＯ＿ＥＭＰＴＹ信号の生成］図２
の左側には８個のメモリー・セルの列ＦＦ０〜ＦＦ７が
図示してある（右側にもＦＦ列があるが、これについて
は後述する）。それぞれのセルＦＦは、右手に「レベル
０」などと表記してある８レベルのＦＩＦＯのうちの１
つのレベルに対応する。ＦＩＦＯ内の「レベル」は多ビ
ットのデータワードを格納する記憶位置を表わす。

【００１９】図２のメモリーセルは２台のコンピュータ
間で送信されている実際のデータを保持せず、これはＦ
ＩＦＯが行なう。その代わり、これらのメモリーセルは
ＦＩＦＯの各レベルの状態（空または満杯）を表わすビ
ットを保持するので、セルＦＦは「ＦＩＦＯ状態セル」
と呼ぶことが出来る。

【００２０】ＦＩＦＯ内の所定のレベルは空の状態を有
する目的で文字どおり空になる必要はない。例えば、受
信側（例、コンピュータＡ）があるレベルを読み取った
後、そのレベル内のデータを読み取り操作で実際に消去
しなくとも、そのレベルは空になったものと見なされ、
データはそのレベルに保存されている。「読み取り済
み」のほうが術語として適しているかもしれないが、
「空」という術語が従来から使用されている。

【００２１】データ転送の初期化時には、データをＦＩ
ＦＯ内へ読み込む前に、図２に図示したように全ての状
態セルを「１」の状態にする。ＡＮＤゲートＡＮＤ＿１
で全てのメモリーセルをＡＮＤ演算する。この時点でＡ
ＮＤ＿１はＦＩＦＯ＿ＥＭＰＴＹ線に「１」を出力し、
そのＦＩＦＯが空であることを表わす。

【００２２】このＦＩＦＯ＿ＥＭＰＴＹ信号は受信側で
使用する。受信側がＦＩＦＯ＿ＥＭＰＴＹ信号を検出し
た場合、受信側ではＦＩＦＯからのデータ読み取りを行
なわない。

【００２３】送信側がＦＩＦＯの第１のレベル「レベル
０」へデータ・ワードを送出すると（本好適実施例にお
いて、各ワードは３２ビット幅である）、図３のＨＩ−
ＬＯＷ遷移を表わす記号２で図示したように、送出側で
ＷＲＩＴＥ線を引き下げる。これでレベル０に対応する
状態セルＦＦ０を切り換え、図示したようにＦＦ０で出
力「０」が生成されるようにする。これでＦＩＦＯ＿Ｅ
ＭＰＴＹ信号は図示したように「０」に引き下げられ
る。ＦＩＦＯには１つのデータ・ワードが格納されたの
で、ＦＩＦＯ＿ＥＭＰＴＹ信号はＦＩＦＯが空であるこ
とをもはや示していない。

【００２４】この「０」信号を検出すると、受信側では
ＦＩＦＯにデータが格納されたことが分り、そのデータ
を読み出す。しかしここでは、読み取り操作が行われず
に送信側がＦＩＦＯ内へのデータ・ワードの送出を単純
に継続するものと仮定しておく。

【００２５】送信側がＦＩＦＯのレベル１に第２のデー
タ・ワードを送出するとき、送信側は図４に図示したよ
うに「レベル１」の状態セルであるＦＦ１にＷＲＩＴＥ
信号を印加する。状態セルＦＦ１は図示したように出力
「０」に切り換わる。しかしＦＩＦＯ＿ＥＭＰＴＹ信号
は図示したように「０」のままで、レベル１の書き込み
がＦＩＦＯの非空き状態（レベル０にはすでにデータが
格納されている）を変更しなかった事実と一致してい
る。

【００２６】送信側がＦＩＦＯの第１の７つのレベルの
各々に書き込むと、ＷＲＩＴＥを各々のレベルの状態セ
ルＦＦへ印加する。最後に、図５に図示してあるよう
に、送信側は第８のレベルへ書き込み、レベル７の状態
セルへＷＲＩＴＥ信号を発行する。

【００２７】ここで、８つのレベル全部にデータが取り
込まれると、図５の状態セルＦＦは全て「０」信号を発
生する。ＦＩＦＯ＿ＥＭＰＴＹ信号は「０」である。

【００２８】ここで受信側がＦＩＦＯ内に保持されてい
るデータの読み込みを開始するものと仮定する。受信側
がレベル０のデータを読み取るときに、図６のＲＥＡＤ
信号をレベル０の状態セルに向けて発行する。このＲＥ
ＡＤ信号で、図示したように状態セルＦＦ０を「０」か
ら「１」へ切り換える。しかしＦＩＦＯがまだ空になっ
ていないので、ＦＩＦＯ＿ＥＭＰＴＹ信号は変更されな
いまま（「０」のまま）である。

【００２９】次に、受信側がレベル１のデータを読み取
り、図７に図示したようにそのレベルの状態セルＦＦ１
へＲＥＡＤ信号を印加する。この状態セルは「０」から
「１」へ切り換わる。ＦＩＦＯ＿ＥＭＰＴＹ信号は依然
として変わらない。

【００３０】受信側は各レベルの読み取りを継続する。
受信側が最後のレベルであるレベル７に達すると、図８
に図示したように、ＲＥＡＤ信号をそのレベルの状態セ
ルＦＦ７に印加する。この状態セルは「０」から「１」
へ変化する。ここで、ＡＮＤ＿１は８入力の「１」を受
信し、これの出力は「０」から「１」へ変わる。図示し
たようにＦＩＦＯ＿ＥＭＰＴＹ信号は「０」から「１」
へ変化する。

【００３１】ＦＩＦＯ＿ＥＭＰＴＹ信号が「１」である
ということは、ＦＩＦＯが空であることを表わしてい
る。受信側はＦＩＦＯ＿ＥＭＰＴＹ信号を監視し、ＦＩ
ＦＯ＿ＥＭＰＴＹ信号「１」に応答してＦＩＦＯの読み
取りを打ちきる。

【００３２】従って、本発明は受信側によるＦＩＦＯの
読み取りに追従し、ＦＩＦＯの全レベルが読み取られた
後でＦＩＦＯ＿ＥＭＰＴＹ信号を生成する。

【００３３】［ＦＩＦＯ＿ＦＵＬＬ信号の生成］本明細
書では次にＦＩＦＯ＿ＦＵＬＬ信号の生成を説明する。
図９では８つの状態セルＦＦ８〜ＦＦ１５からなる第２
の列を図示してある。各々はＦＩＦＯの１つのレベルに
対応している（つまり、２つの状態セルがＦＩＦＯの各
々のレベルに対応していることになる。ＦＦ０とＦＦ８
はレベル０に対応し、ＦＦ１とＦＦ９はレベル２に対応
する、という具合である）。図示したように、初期化時
に、全ての状態セルＦＦ８〜ＦＦ１５は「０」出力状態
となるように駆動される。これらの出力（今は値が
「０」）は全てＡＮＤ＿２で論理積が取られる。ＡＮＤ
＿２はここで出力「０」を生成する。ＡＮＤ＿２の出力
はＦＩＦＯ＿ＦＵＬＬ信号徒渉する。この信号が「１」
の場合、ＦＩＦＯは満杯であると見なす。送信側はこの
信号を監視しており、この信号でＦＩＦＯが満杯である
と示された場合、送信側はこれ以上ＦＩＦＯへのデータ
書き込みを行なわないようにする。

【００３４】送信側がＦＩＦＯの第１のレベルであるレ
ベル０へデータ・ワードを書き込む場合、前述のように
ＷＲＩＴＥ信号を図３のＦＦ０へ印加する。このＷＲＩ
ＴＥ信号は図１０のＦＦ０のＷＲＩＴＥ入力で反復され
る。

【００３５】さらに、同じＷＲＩＴＥ信号が図１０に図
示したようにＦＦ８に印加される。ＦＦ０とＦＦ８はそ
れぞれ対向する方向へ状態が変わる。ＦＦ０は状態
「１」から「０」へ変化し、一方ＦＦ８は状態「０」か
ら状態「１」へ変化する。

【００３６】ＦＩＦＯ＿ＦＵＬＬ信号は、実際にＦＩＦ
Ｏが満杯でないので変化しない。しかし前述のように、
これまで空だったＦＩＦＯにデータ・ワードが読み込ま
れたので、ＦＩＦＯ＿ＥＭＰＴＹ信号がこの時点で変化
する。

【００３７】送信側が第２のデータ・ワードをレベル１
のＦＩＦＯへ書き込む場合、ＷＲＩＴＥ信号をＦＦ１と
ＦＦ９両方のセルへ印加する。両方のセルは図示したよ
うに状態が変化する。ＦＩＦＯ＿ＥＭＰＴＹ信号とＦＩ
ＦＯ＿ＦＵＬＬ信号はどちらも「０」のまま変化しな
い。

【００３８】送信側はＦＩＦＯへのデータ・ワード書き
込みを続け、各々のＦＦの対にＷＲＩＴＥ信号を印加し
て、図１２に図示したＦＦ７とＦＦ１５へ印加されるＷ
ＲＩＴＥ信号で書き込みを終える。この時点でＦＩＦＯ
は満杯である。これらのＦＦはどちらも状態が変化す
る。しかし、ＦＦ１５の状態変化によってＡＮＤ＿２は
８入力の「１」を受信し、ＡＮＤ＿２の状態が変化す
る。ここでＡＮＤ＿２は値「１」のＦＩＦＯ＿ＦＵＬＬ
信号を生成する。

【００３９】ＦＩＦＯ＿ＦＵＬＬ信号は、ＦＩＦＯの８
つのレベル全部がデータを含むことを表わしている。送
信側はこの信号を監視し、この時点でこれ以上のＦＩＦ
Ｏへのデータ書き込みをやめる。

【００４０】［読み取り動作］これまでの説明は書き込
み動作を考えてきた。ここでは読み取り動作について考
察する。

【００４１】ＦＩＦＯが満杯だと仮定する。この時点
で、図１３に図示したように、読み取り動作の前は、左
側のＦＦ列（ＦＦ０〜ＦＦ７）全部がデータ「０」を保
持しており、これらの対応するレベルが満杯であること
を表わしている。同様に、右側のＦＦ列（ＦＦ８〜ＦＦ
１５）は全部データ「１」を保持しており、これらの対
応するレベルが満杯であることを表わしている。

【００４２】受信側がＦＩＦＯのレベル０を読み取る時
点で、図示したように、受信側はＦＦ０とＦＦ８両方の
ＲＥＡＤ線にＲＥＡＤ信号を印加する。ＦＦ０の出力は
「１」から「０」に変化し、一方ＦＦ８の出力は「１」
から「０」に変化する。ＦＩＦＯ＿ＦＵＬＬ信号は
「１」から「０」に変化し、この時点でＦＩＦＯが満杯
ではないと見なされていることを表わす。送信側は所望
すれば別のデータ・ワードをこのＦＩＦＯへ送出するこ
とが出来る。

【００４３】図１４において、受信側はＦＩＦＯの読み
取りを継続している。受信側はレベル１を読み取り、レ
ベル１の両方のＦＦ即ちＦＦ１とＦＦ９のＲＥＡＤ入力
へＲＥＡＤ信号を印加する。

【００４４】受信側は残りのレベルの読み取りを続け、
各々のレベルに対応する２個のＦＦにＲＥＡＤ信号を印
加する。読み取り動作はレベル７の読み取りで終了し、
この時点で受信側は図１５に図示したようにＦＦ７とＦ
Ｆ１５へＲＥＡＤ信号を印加する。この最後の読み取り
動作の後、ＦＩＦＯ＿ＥＭＰＴＹフラグは「１」になる
ので、ＦＩＦＯは空であると見なされる。

【００４５】［部分的ＷＲＩＴＥと部分的ＲＥＡＤ］こ
れまでの説明ではＦＩＦＯ全部に書き込む書き込み動作
のシーケンスと、それに続けてＦＩＦＯ全部を読み取る
読み取り動作について考察してきた。ここではＦＩＦＯ
の部分的書き込みと部分的読み取りについて考察する。

【００４６】図１６において、送信側はレベル０からレ
ベル５までに６つのデータ・ワードを書き込む。つま
り、破線のＷＲＩＴＥ信号と最後の実線のＷＲＩＴＥ信
号で示したように、送信側はＷＲＩＴＥ信号をＦＦ０か
らＦＦ５までに順次印加する。６回の書き込み動作の後
のＦＦの状態を図１７に図示してある。

【００４７】ここで、極端な例として、送信側が第７の
データ・ワードを書き込みできる前に受信側がデータ・
ワードのうちの５つを読み取ると仮定する。つまり、図
１８に示したように、受信側はセルＦＦ０からＦＦ４ま
でにＲＥＡＤ信号を印加する。つまり、読み取り動作の
後、 −レベル０からレベル４に対応する状態セルは、これら
のレベルが空であることを示す。

【００４８】−レベル５に対応する状態セルは、このレ
ベルが満杯であることを示す。

【００４９】−レベル６とレベル７に対応する状態セル
は、これらのレベルが空であることを示す。

【００５０】ここで、図１９に図示したように、送信側
がレベル６にデータを書き込む。図１９では、この最後
の書き込み動作の後の、状態セルの現在の状態を表わし
ている。

【００５１】これまでの説明ではＦＩＦＯ＿ＦＵＬＬ信
号とＦＩＦＯ＿ＥＭＰＴＹ信号の生成を説明した。以下
の説明では、これらの信号が異なる２種類のクロック、
即ち送信側のクロックと受信側のクロックに対してどの
ように同期するかを説明する。

【００５２】［メモリーセルＦＦの構造］メモリーセル
ＦＦ０〜ＦＦ１５の各々は図２０の破線の囲みを各々が
占有している。状態セルＦＦ０〜ＦＦ７は全て同一であ
る。状態セルＦＦ８〜ＦＦ１５は全て同一である。これ
ら状態セルの対は図３０に図示してある。状態セルＦＦ
０〜ＦＦ１５の各々はＤＦＦＲＳＰとラベルを付けてあ
るＤ型フリップフロップ（同期セットおよびリセットを
有するＤ型フリップフロップの略称）と、ＳＹＮＣＨ
ＲＰとラベルを付けたブロックとを含む。

【００５３】ＳＹＮＣＨ ＲＰの詳細については後述す
る。ここでは、ＳＹＮＣＨ ＲＰが２つのことを行なう
と分かっていれば十分である。その１つは、入力の信号
ＳＤ（Ｄ：データ）を出力ＳＱに複写する（ＳＱバーは
Ｑの反転である）ことである。

【００５４】もう１つは、出力信号（ＳＱまたはＳＱバ
ーの出力）をクロック入力ＳＣＫと同期させることであ
る。つまり、「Ａ ＣＬＯＣＫ」信号を受信する「Ａ
ＣＬＯＣＫ」信号と同期させ、一方「Ｂ ＣＬＯＣＫ」
信号を受信するＳＹＮＣＨＲＰはその出力を「Ｂ ＣＬ
ＯＣＫ」信号と同期させる。

【００５５】［ＤＦＦＲＳＰの動作］図３１はＤＦＦＲ
ＳＰ（本明細書においてはＤ型フリップフロップを指
す）の入出力動作を図示している。Ｓ（セット）入力は
出力ＱをＨＩにする。Ｒ（リセット）入力は出力ＱをＬ
Ｏにする。ＣＫ（クロック）入力はＤ（データ）入力に
現われる信号（ＨＩまたはＬＯ）を出力Ｑに取り出す。
ＱバーはＱの論理的反転である。

【００５６】［ＳＹＮＣＨ ＲＰの動作］図３２はＳＹ
ＮＣＨ ＲＰの入出力動作を図示したものである。ＳＲ
（リセット）入力は出力ＳＱをＨＩにする。ＳＣＫ（ク
ロック）入力はＳＤ（データ）入力に現われる信号（Ｈ
ＩまたはＬＯ）を出力Ｑに取り出す。ＳＱバーはＳＱの
論理的反転である。

【００５７】［初期化：ＩＮＩＴ信号に対するＦＦの応
答］ＩＮＩＴ（初期化）信号は図３０に図示してある。
同じ信号が図２０の左側上隅に図示してある。この信号
はコンピュータ、プロセッサ、またはその他の、ＦＩＦ
Ｏ（図示していない）経由でデータを転送しようとする
装置が発行する。ＩＮＩＴ信号は次のような動作を起こ
させる。

【００５８】図３０の、Ｄ型フリップフロップＤ１のＳ
（セット）入力に信号が到達する。これによりそのフリ
ップフロップのＱバーが図示したようにＬＯになる。こ
のＬＯ信号はＦＦ０のＳＹＮＣＨ ＲＰのＳＲ入力へ供
給され、図示したようにＳＱバー出力をＨＩにする（Ｓ
ＱバーのＨＩ信号は実際には２クロック周期遅れて出現
するが、これについては後述する）。このＨＩ信号は、
例えば図２のＦＦ０で図示した「１」信号に対応する。
このＨＩ（または「１」）信号はレベル０（ＦＦ０が対
応しているレベル）が空であることを表わしている。

【００５９】図３０のＩＮＩＴ信号はＦＦ８のＤ型フリ
ップフロップのＳ（セット）入力にも到達する。これに
よって図示したようにフリップフロップの出力ＱがＨＩ
になる。このＨＩ出力はＦＦ８のＳＹＮＣＨ ＲＰのＳ
Ｄ（Ｄ：データ）入力に供給される。ＨＩ信号はＳＹＮ
ＣＨ ＲＰを通って伝播し、２クロック遅れてＳＱバー
出力に（反転した状態で）現われる（２クロックの遅延
については後述する）。この（ＳＱバー出力での）ＬＯ
信号は、例えば図２においてＦＦ８のＬＯ信号に対応す
るものである。このＬＯ（または「０」）信号は、レベ
ル０（ＦＦ８が対応しているレベル）が空であることを
表わしている。

【００６０】つまり、ＩＮＩＴ信号は全てのＦＦを図２
に図示した状態にセットする。図２のＦＩＦＯ＿ＥＭＰ
ＴＹ信号はＨＩであり、ＦＩＦＯ＿ＦＵＬＬ信号はＬＯ
である。ＦＩＦＯはデータの受け入れ準備が完了する。

【００６１】［ＷＲＩＴＥ信号に対するＦＦの応答］送
信側がＦＩＦＯ内のあるレベルにデータを書き込む場
合、前述のように図２の対応するＦＦにＷＲＩＴＥ信号
を印加する。図３３はＷＲＩＴＥ信号が各々のＦＦ内で
（または状態セル内で）発生させる変化を表わしてい
る。

【００６２】ＷＲＩＴＥ信号はＦＦ０のＤ型フリップフ
ロップＤ１のＲ（リセット）入力へ供給される。これに
よって図示したようにＱバー出力がＨＩになる。このＨ
Ｉ信号がＳＹＮＣＨ ＲＰのＳＲ（Ｒ：リセット）入力
へ供給され、ＳＹＮＣＨ ＲＰをリセット状態から解放
する（ＳＲへ印加したそれまでのＬＯ信号でＳＹＮＣＨ
ＲＰはリセット状態に保持されていた）。

【００６３】ＳＹＮＣＨ ＲＰはリセット状態から解放
されたので、Ａ ＣＬＯＣＫ信号が発生すると（Ａ Ｃ
ＬＯＣＫ信号はシステムＡが使用するクロック信号で、
今の例では受信側に相当する）、ＳＹＮＣＨ ＲＰはＳ
Ｄ（Ｄ：データ）に存在するデータをラッチする。この
データ信号は常にＨＩである。２クロックパルス遅れて
（これについては後述する）、データ信号がＳＱバーに
現われるが、ここでは反転している。つまり、ＳＱバー
はＬＯである。

【００６４】ＳＱバーのＬＯ信号は図３のＦＦ０に現わ
れるＬＯ（または「０」）信号に対応する。つまり、Ｗ
ＲＩＴＥ信号によってＦＦ０が「１」から「０」に変化
し、データが存在することを表わす。

【００６５】図３３において、ＷＲＩＴＥ信号はＦＦ８
のＤ型フリップフロップＤ２のＲ（リセット）入力、お
よびＦＦ８のＳＹＮＣＨ ＲＰのＳＲ（Ｒ：リセット）
入力にも供給される。ＷＲＩＴＥ信号は第１にＳＹＮＣ
Ｈ ＲＰをリセット状態に入れ、ＳＱバーは図示したよ
うにＨＩになる。ＳＱバーのＨＩ状態はＤ型フリップフ
ロップをリセット状態にすることで維持され、これによ
って図示したように出力ＱがＨＩになる。

【００６６】繰り返すが、ＷＲＩＴＥ信号はＦＦ８のを
即時的に切り換える。ＷＲＩＴＥ信号はいつまでも持続
しないので、Ｄ型フリップフロップＤ２のＱに発生した
ＨＩを用いてＳＱバーをＨＩに維持する。ＱのＨＩ状態
は、今の例では送信側の装置ＢのクロックであるＢ Ｃ
ＬＯＣＫによりＳＹＮＣＨ ＲＰを通してクロックされ
ている。

【００６７】［ＲＥＡＤ信号に対するＦＦの応答］受信
側がＦＩＦＯのあるレベルからデータを読み取る場合、
前述のように対応するＦＦにもＲＥＡＤ信号を印加す
る。図３４はＲＥＡＤ信号によって発生する変化を図示
したものである。

【００６８】ＲＥＡＤ信号はＤ型フリップフロップＤ１
およびＤ２のＣＫ（クロック）入力へ供給される。これ
によって図示したようにＤ１のＱバー出力がＬＯにな
る。このＬＯ信号はＳＹＮＣＨ ＲＰ１０のＳＲ（リセ
ット）入力へ供給されてＳＹＮＣＨ ＲＰ１０をリセッ
ト状態に保持する。図示したように、出力ＳＱバーはＨ
Ｉになる。このＨＩ信号は図２０のＡＮＤ＿１へ供給さ
れ、（あるレベルの読み出しでそのレベルが空と見なさ
れることになるため）ＦＩＦＯ＿ＥＭＰＴＹ信号を発生
させる。

【００６９】ＲＥＡＤ信号は別のＤ型フリップフロップ
Ｄ２のＣＫ（クロック）入力の両方にも供給される。Ｒ
ＥＡＤ信号は第１にＤ２にＤ入力のＨＩ信号をラッチさ
せ、図示したように出力ＱをＨＩにする。

【００７０】Ｄ２のＱにおけるＨＩ出力はＳＹＮＣＨ
ＲＰ１３のＳＤ（Ｄ：データ）入力に供給される。この
ＨＩ入力は、２クロック周期遅れてＳＱバー出力に反転
して現われる。図示したようにＳＱバーはＬＯになる。

【００７１】繰り返すが、ＲＥＡＤ信号はＳＹＮＣＨ
ＲＰ１０を即時的に切り換える（Ｄ１のＱバーがＳＹＮ
ＣＨ ＲＰをすぐに（厳密にはクロックの速度に比べて
小さい伝播遅延の後）リセット状態にするため）。ＲＥ
ＡＤ信号は永久に持続しないので、フリップフロップＤ
１のＱバー出力に現われたＬＯを用いてＳＱバーのＨＩ
状態を維持する。このＤ１のＱバーでのＬＯは、今の例
では送信側の装置ＡのクロックであるＡ ＣＬＯＣＫに
よりＳＹＮＣＨ ＲＰを通してクロックされている。

【００７２】［ＳＹＮＣＨ ＲＰ］図３５はＳＹＮＣＨ
ＲＰの内部構造を図示したものである。図３６は、図
３５にも図示したＤＡＴＡ ＩＮ信号がどのようにＣＬ
ＯＣＫと同期するか、またどのように２クロック周期の
遅延が挟まれるかを示している。

【００７３】ＦＩＲＳＴ ＯＵＴ端末はクロックと同期
した信号を生成する（術語「同期」は技術用語の１つで
ある。その定義は本明細書の後で示す。同期の概念にお
ける基本的前提は次のようなものである：ある信号があ
るクロック信号と同期するのは、その信号がクロック信
号の発生と同時に（または所定の時間内に）読み取られ
る準備が出来ている場合である）。

【００７４】ＳＹＮＣＨ ＲＰにおいて、ＦＩＲＳＴ
ＯＵＴ信号はＩＮＰＵＴデータが安定した後発生するＣ
ＬＯＣＫ信号の第１の立ち上がり縁に同期する。

【００７５】ＳＥＣＯＮＤ ＯＵＴ端末はこれもクロッ
クと同期した信号を生成するが、１クロック周期だけＦ
ＩＲＳＴ ＯＵＴ信号より遅延する。

【００７６】つまりＳＹＮＣＨ ＲＰは（ａ）ＳＥＣＯ
ＮＤ ＯＵＴ信号をクロックと同期させるが、（ｂ）２
クロック周期だけ遅延させる。

【００７７】［カウンタとデコーダ：図２０］これまで
の説明では、ＲＥＡＤとＷＲＩＴＥ信号が図２のＦＦに
シーケンスとして印加されると述べた。次に８つのＦＦ
へのシーケンスとしてのＲＥＡＤおよびＷＲＩＴＥ信号
の生成を説明する。

【００７８】受信側のコンピュータＡがＦＩＦＯを読み
取る場合、図２０左上に図示したようにＡ＿ＲＤ（Ａ−
ＲＥＡＤの略称）信号を生成する。各々のＡ＿ＲＤ信号
は３ビットカウンタＣＴＲをクロックしている。つま
り、第１の読み取り動作では、カウンタ出力は０００か
ら００１へ変化する。第２の動作では、カウンタ出力は
００１から０１１へ変化し、以下同様に続く。

【００７９】カウンタＣＴＲは０００から１１１まで計
数し、このあとまた０００からカウントを始める（カウ
ンタＣＴＲは１方向にだけ連続的にカウントを行な
う）。カウンタＣＴＲの３ビット出力は、「３対８」と
ラベル付けしてある３対８デコーダに供給される。この
デコーダはカウンタの３ビット出力に対応するバスＬＬ
の１つの線を引き上げる。例えば、カウンタの３ビット
出力が０００の場合、デコーダは「Ｌ０」とラベルを付
けてある線を高値にする（「Ｌ０」はＬ−ＺＥＲＯであ
って「ＬＯ（ロー）」ではない）。カウンタの３ビット
出力が００１の場合には、デコーダはＬ１をＨＩにす
る。

【００８０】つまり、線Ｌ０からＬ１が順にＨＩにな
る。このシーケンスによってＤ１フリップフロップのＣ
Ｋ入力が順番にＨＩになる。つまり、ＦＦ０のＤ１のＣ
Ｋが第１にＨＩになり、ＦＦ０からＦＦ７までの他の全
てのＣＫはＬＯとなる。

【００８１】次に、ＦＦ１のＤ１のＣＫがＨＩになり、
ＦＦ０からＦＦ７までの他の全てのＣＫはＬＯとなる。

【００８２】次に、ＦＦ２のＤ１のＣＫがＨＩになり、
ＦＦ０からＦＦ７までの他の全てのＣＫはＬＯとなる。
以下同様に続く。

【００８３】ＮＡＮＤゲートＮとインバータＩは、カウ
ンタＣＴＲと３対８でコーダと一緒にこの連続動作を行
なわせる。当然のことながら、８本のＲＥＡＤ線を１回
に１本づつ順番に作動させるための従来技術で周知の他
の方法が存在する。

【００８４】ここでは図３から図５を参照して前述した
ように、順番に各々のＦＦにＲＥＡＤ信号を印加する方
法を説明した。ＷＲＩＴＥ信号は、図２０の左上の部分
に図示したＢ＿ＷＲ（Ｂ ＷＲＩＴＥの略称）によって
供給されるカウンタＣＴＲによって、同じ方法で順番に
各々のＦＦへ印加される。

【００８５】［重要なポイント］ポイント１．以下のこ
とがらを説明する。

【００８６】事項：図３３のＷＲＩＴＥ信号は、ＳＹＮ
ＣＨ ＲＰ１３が図２０のＡＮＤゲート２０へ供給され
るので、ＦＩＦＯ＿ＦＵＬＬ信号を作動させることが出
来る。

【００８７】事項：逆に、同じＷＲＩＴＥ信号で、図３
３のＳＹＮＣＨ ＲＰ１０が図２０のＡＮＤゲート２３
へ供給されるため、ＦＩＦＯ＿ＥＭＰＴＹ信号を作動停
止させることが出来る。

【００８８】事項：ＦＩＦＯ＿ＦＵＬＬ信号のこの動作
はＷＲＩＴＥ信号により即時的に生成される。

【００８９】事項：ＦＩＦＯ＿ＥＭＰＴＹ信号のこの動
作は受信側のクロックと同期しており、同期遅延の後で
発生する。

【００９０】事項：図３４のＲＥＡＤ信号は、ＳＹＮＣ
Ｈ ＲＰ１３が図２０のＡＮＤゲート２０へ供給される
ので、ＦＩＦＯ＿ＦＵＬＬ信号を作動停止させることが
出来る。

【００９１】事項：逆に、同じＲＥＡＤ信号で、図３３
のＳＹＮＣＨ ＲＰ１０が図２０のＡＮＤゲート２３へ
供給されるため、ＦＩＦＯ＿ＥＭＰＴＹ信号を作動させ
ることが出来る。

【００９２】事項：このＦＩＦＯ＿ＥＭＰＴＹ信号の作
動はＲＥＡＤ信号により即時的に行われる。

【００９３】事項：ＦＩＦＯ＿ＦＵＬＬ信号の作動停止
は送信側のクロックと同期しており、同期遅延の後で発
生する。

【００９４】［事項の説明］ここで考えている例では、
コンピュータＢが送信側で、ＷＲＩＴＥ信号を発行して
いる。またコンピュータＡが受信側で、ＲＥＡＤ信号を
発行している。

【００９５】［ＷＲＩＴＥ信号の効果］図３３におい
て、ＷＲＩＴＥ信号は主として２つの作用を起こす可能
性を有している：図３３の「ＡＮＤ＿１へ」の線上の信
号を経由して図２と図２０のＦＩＦＯ＿ＥＭＰＴＹ信号
を作動停止させ、「ＡＮＤ＿２へ」と表記してある線上
の信号を経由してＦＩＦＯ＿ＦＵＬＬ信号を作動させ
る。

【００９６】つまり、０から６までの７つのレベルのＦ
ＩＦＯが満杯であると仮定すると、図２と図２０のＡＮ
Ｄ＿２はＦＦ８〜ＦＦ１４の７つの状態セルから「１」
信号を受信しており、ＦＦ１５状態セルからは「０」信
号を受信している。このＡＮＤゲートは出力「０」を生
成する。ＦＩＦＯ＿ＦＵＬＬ信号は発行されない。

【００９７】コンピュータＢがＦＩＦＯのレベル８に書
き込むと、ＷＲＩＴＥ信号がＦＦ１５に（ＲＥＡＤ信号
による反転が発生していないとして）到達する。ＷＲＩ
ＴＥ信号は図３３に図示してある。ＦＦ１５の出力は
「１」となる。ここで図２０のＡＮＤ＿２は「０」から
「１」へ切り換わり、ＦＩＦＯ＿ＦＵＬＬ信号を生成す
る。

【００９８】同期は重要である。ＦＩＦＯ＿ＦＵＬＬ信
号は図３３のＳＹＮＣＨ ＲＰが発生する。前述したよ
うに、ＳＹＮＣＨ ＲＰはＷＲＩＴＥ信号によって即時
的に切り換わる。即ち、ＦＩＦＯ＿ＦＵＬＬ信号の起動
時に同期遅延は起こらない。さらに、この信号を発行す
る装置（コンピュータＢ）もＦＩＦＯの満杯状態を引き
起こす装置であり、この信号を必要とする。

【００９９】逆の状態を考えると、（前述のような）Ｆ
ＩＦＯ＿ＦＵＬＬ信号を作動することの出来る同じＷＲ
ＩＴＥ信号が図２と図２０のＡＮＤ＿１で生成されたＦ
ＩＦＯ＿ＥＭＰＴＹ信号を作動停止することもできる。
作動停止は図３３のフリップフロップＤ１に到達するＷ
ＲＩＴＥ信号によって引き起される。

【０１００】［異なる同期］繰り返すと、ＷＲＩＴＥ信
号はＦＩＦＯ＿ＦＵＬＬ信号を作動させることが出来、
ＦＩＦＯ＿ＥＭＰＴＹ信号を作動停止させることが出来
る。しかし、起動と作動停止は別個に同期している。

【０１０１】ＦＩＦＯ＿ＦＵＬＬ信号の起動は図３３の
ＳＹＮＣＨ ＲＰ１３のＷＲＩＴＥ信号リセット動作に
より行われる。このリセットによってＦＩＦＯ＿ＦＵＬ
Ｌ信号が即時的に（伝播遅延が起きる）発生する。

【０１０２】逆に、ＦＩＦＯ＿ＥＭＰＴＹ信号の作動停
止は図３３のフリップフロップＤ１のＷＲＩＴＥ信号切
り換えにより行われる。作動停止はＳＹＮＣＨ ＲＰ１
０による同期遅延の後で発生する。送信側の生成するＷ
ＲＩＴＥ信号の直後に作動停止は行われないが、これ
は、受信側のクロックであるＡ ＣＬＯＣＫによってク
ロックされているＳＹＮＣＨ ＲＰ１０で作動停止信号
が生成されるためである。

【０１０３】つまり、作動停止の場合には、送信側（コ
ンピュータＢ）がＷＲＩＴＥ信号を発行し、これによっ
てＦＩＦＯ＿ＥＭＰＴＹ信号の作動を停止する。しか
し、信号の作動停止は、実際には受信側（コンピュータ
Ａ）のクロックによって引き起こされ、またこれと同期
している。

【０１０４】［ＲＥＡＤ信号の効果］図３４において、
ＲＥＡＤ信号は主として２つの作用を引き起こす可能性
を有している：図２と図２０のＦＩＦＯ＿ＥＭＰＴＹ信
号を作動させ、同図に図示したＦＩＦＯ＿ＦＵＬＬ信号
を停止させる。

【０１０５】つまり、ＦＩＦＯの０から６までの７つの
レベルが空だと仮定する。図２と図２０のＡＮＤ＿１は
７つの状態セルＦＦ０〜ＦＦ６から「１」信号を受信し
ており、状態セルＦＦ７からの「０」信号を受信してい
る。これによりＡＮＤゲートは出力「０」を生成する。
ＦＩＦＯ＿ＥＭＰＴＹ信号は作動されない。

【０１０６】コンピュータＡがＦＩＦＯのレベル７を読
み込むとき、ＲＥＡＤ信号がＦＦ７に到達する（ＷＲＩ
ＴＥ信号による反転が発生しないものと仮定する）。Ｒ
ＥＡＤ信号は図３４に図示してある。ＦＦ７の出力は
「１」となる。ここで、図２０のＡＮＤゲート２３が
「０」から「１」に切り換わり、ＦＩＦＯ＿ＥＭＰＴＹ
信号を発生する。

【０１０７】同期は重要である。ＦＩＦＯ＿ＥＭＰＴＹ
信号は図２５のＳＹＮＣＨ ＲＰ１０に起因する。ＳＹ
ＮＣＨ ＲＰは即時的に（Ｄ１とＳＹＮＣＨ ＲＰ１０
を通過する際の伝播遅延を除く）ＲＥＡＤ信号によって
切り換わる。つまり、ＦＩＦＯ＿ＥＭＰＴＹ信号の作動
時には同期遅延が発生しない。さらに、この信号を作動
させる装置（コンピュータＡ）もＦＩＦＯ内の空の状態
を発生させる装置であり、この信号を必要とする。

【０１０８】逆の状況を考えてみると、（前述のよう
に）ＦＩＦＯ＿ＥＭＰＴＹ信号を作動させることの出来
るのと同じＲＥＡＤ信号で、図２と図２０のＡＮＤゲー
ト２０により生成されたＦＩＦＯ＿ＦＵＬＬ信号を作動
停止させることもできる。作動停止は図３４のフリップ
フロップＤ２に到達するＲＥＡＤ信号に起因する。

【０１０９】繰り返すが、ＲＥＡＤ信号はＦＩＦＯ＿Ｅ
ＭＰＴＹ信号を作動させることが出来、ＦＩＦＯ＿ＦＵ
ＬＬ信号を作動停止させることが出来る。しかし、起動
と作動停止は別々に同期している。

【０１１０】ＦＩＦＯ＿ＥＭＰＴＹ信号の作動は、Ｄ１
のＱバー出力を経由したＲＥＡＤ信号による図３４のＳ
ＹＮＣＨ ＲＰ１０のリセットで発生する。ＦＩＦＯ＿
ＥＭＰＴＹ信号はＲＥＡＤ信号の直後（伝播遅延が起こ
る）に発生する。

【０１１１】逆に、ＦＩＦＯ＿ＦＵＬＬ信号の作動停止
は図３４のフリップフロップＤ２がＲＥＡＤ信号によっ
て切り換わることで発生する。作動停止はＳＹＮＣＨ
ＲＰ１３による同期遅延の後で発生する。受信側により
生成されたＲＥＡＤ信号の直後に作動停止が発生しない
のは、作動停止信号がＳＹＮＣＨ ＲＰ１３で生成さ
れ、これが送信側のクロックであるＢ ＣＬＯＣＫによ
りクロックされているためである。

【０１１２】つまり、作動停止の場合、受信側（コンピ
ュータＡ）はＲＥＡＤ信号を発行し、これによってＦＩ
ＦＯ＿ＦＵＬＬ信号の作動停止を行なうことが出来る。
しかし、この信号の作動停止は実際には送信側（コンピ
ュータＢ）のクロックに起因しており、これと同期して
いる。

【０１１３】ポイント２．送信側から受信側への転送中
にＦＩＦＯはデータを保持する。データ転送は一方通行
である。受信側が送信側へデータを送信することを所望
する場合、第２のＦＩＦＯと、図２０の本発明の複製を
設けることが出来る。

【０１１４】ポイント３．本発明により、ＦＩＦＯが満
杯になるまで、送信側は送信側の各クロック周期毎に１
つのデータ・ワードをＦＩＦＯへ書き込むことが出来
る。この時点でＦＩＦＯ＿ＦＵＬＬフラグが立てられ
（直後、伝播遅延が起こる）、送信側によるこれ以上の
データの書き込みを停止させる。

【０１１５】逆に、本発明により、ＦＩＦＯが空になる
まで、受信側は受信側の各クロック周期毎にＦＩＦＯか
ら１つのデータ・ワードを読み出すことが出来る。この
時点でＦＩＦＯ＿ＥＭＰＴＹフラグが立てられ（直後、
伝播遅延が起こる）、受信側によるこれ以上のデータの
読み込みを停止させる。

【０１１６】例えば、図３７では送信側のクロックが受
信側のクロックより速い場合を図示している。送信側に
よる最後の４回の書き込み動作の後、図示してあるよう
にＦＩＦＯは満杯になる。受信側がＦＩＦＯを読み出す
場合、図示したように、ＲＥＡＤ信号によって送信側の
第２のクロック立ち上がり端でＦＩＦＯ＿ＦＵＬＬ信号
が作動停止する。ここで送信側はさらにデータを書き込
むことが出来るようになる。しかし、受信側のＦＩＦＯ
読み取りは中断されない。受信側はそのクロックパルス
毎に１つのデータ・ワードを読み出すことが出来る。

【０１１７】一般に、受信側のクロックが送信側のクロ
ックよりも遅い場合、受信側は受信側のクロックパルス
毎に１つのデータ・ワードをＦＩＦＯから読み出すこと
が出来る。送信側には図３７に示した形式の遅延が発生
する。

【０１１８】逆に、送信側のクロックが受信側のクロッ
クよりも遅い場合、送信側は送信側のクロックパルス毎
に１つのデータ・ワードをＦＩＦＯへ書き込むことが出
来る。

【０１１９】両者のクロックが周波数的に十分近いけれ
ども、同期してはいない場合、送信側はクロックパルス
１つ毎に１つのデータ・ワードを書き込むことが出来、
受信側はクロックパルス１つ毎にＦＩＦＯから１つのデ
ータ・ワードを読み出すことが出来る。

【０１２０】ポイント４．簡単な例で「同期」を説明す
る。だれかが光の点滅する回数を数えたいと仮定する。
点滅は無作意な時刻に発生するものとする。光は送信側
であり、この人の目は受信側である。しかし、その人が
まばたきをするので、点滅の計数には問題が発生するこ
とがある。

【０１２１】つまり、点滅した時点でその光が常に１秒
間持続するものとし、またまばたきが１／１０秒で行な
えるものと仮定すると、明らかなように、まばたきを行
なった瞬間がどうあれ、まばたきによって計数が中断さ
れることはない。

【０１２２】しかし、光が１／１５秒間だけ転倒する場
合には、点滅がまばたきと同時に発生し得ることが考え
られ、計数できないことがある。この場合、ある人が無
作意な点滅を正確に計数するのは不可能である。

【０１２３】しかし、フラッシュが１秒間のブザー音が
鳴っている間にだけ点滅することにするという規則を付
け加えた場合、その人はブザー音の度に１秒間にわたっ
て目を開いたままにしておくことが出来る。これで目と
点滅を同期させることが出来、全ての点滅を計数するこ
とが出来るようになる。

【０１２４】つまり、「同期」の１つの定義は、信号
（点滅）がクロック（ブザー音）にたいして所定の時間
枠内で発生する場合、信号とクロックが同期していると
いう。他の「同期」の定義も可能である。

【０１２５】ポイント５．送信側のクロックが受信側の
クロックより大幅に速い場合、一般に、ＦＩＦＯ＿ＥＭ
ＰＴＹ信号は発生しなくなるが、これはいつでも送信側
がＦＩＦＯ＿ＦＵＬＬ信号の作動停止とほぼ同時にＦＩ
ＦＯ内へ再書き込みを行なってしまうためである。受信
側はＦＩＦＯを空にすることが出来なくなる。一般的に
は、ＦＩＦＯは少なくとも７つのデータ・ワードを含む
ことになる。

【０１２６】逆に、受信側のクロックが送信側のクロッ
クより大幅に速い場合、一般にＦＩＦＯ＿ＦＵＬＬ信号
は発生しなくなるが、これは、ＦＩＦＯ＿ＥＭＰＴＹ信
号が作動停止するとほぼ同時に受信側が常にＦＩＦＯを
読み出してしまうためである。送信側はＦＩＦＯを満杯
にすることが出来なくなる。一般的には、ＦＩＦＯは最
大でも１つのデータ・ワードを含むだけである。

【０１２７】つまり、１つの条件下で、ＦＩＦＯ＿ＦＵ
ＬＬ信号はまったく使用されず、別の条件下では、ＦＩ
ＦＯ＿ＥＭＰＴＹ信号がまったく使用されない。そのた
め、本発明では２種類のクロックが相互に近接している
ような場合に広く適用範囲を求めることが出来る。

【０１２８】ポイント６．図３０はフリップフロップＤ
１とＤ２の両方が同じ入力を受信することを表わしてい
る。その結果、各々のＦＦの対の２個のフリップフロッ
プを、図３８のように接続した１つのフリップフロップ
Ｄ３に置き換えることが可能になる。

【０１２９】ポイント７．ＦＩＦＯはコンピュータ間を
移動するデータを保持する必要はない。他の形式の装置
間でのデータ転送に本発明を使用することが可能であ
る。ポイント８．書き込み動作と読み出し動作は一般に
ＦＩＦＯの１つのレベルに処理を行なう動作と見なすこ
とが出来る。書き込み動作はそのレベルにデータを書き
込み、一方読み出し動作はあるレベルから読み出して、
そのレベルを空にするものと考えられる。読みだしと書
き込みの両方を「ＦＩＦＯレベル操作」と称することが
出来る。

【０１３０】

【発明の効果】本発明は送信側と受信側の間のデータ転
送の改良を提供する。また、データ転送に使用するＦＩ
ＦＯバッファの状態を監視し該ＦＩＦＯの状態にしたが
って満杯（ｆｕｌｌ）および空（ｅｍｐｔｙ）信号を生
成するようなシステムを提供する。

【図面の簡単な説明】

【図１】 カウンタ回路をＦＩＦＯの状態インジケータ
として使用する方法を示し、発明者の創作である。

【図２】 初期化の直後の状態インジケータの半分の状
態を図示する。

【図３】 状態レジスタの半分が８回の書き込み操作に
応答する方法を図示する。

【図４】 状態レジスタの半分が８回の書き込み操作に
応答する方法を図示する。

【図５】 状態レジスタの半分が８回の書き込み操作に
応答する方法を図示する。

【図６】 図３から図５までの書き込み操作に続けて行
なう８回の読み取り操作に対して状態レジスタが応答す
る方法を図示する。

【図７】 図３から図５までの書き込み操作に続けて行
なう８回の読み取り操作に対して状態レジスタが応答す
る方法を図示する。

【図８】 図３から図５までの書き込み操作に続けて行
なう８回の読み取り操作に対して状態レジスタが応答す
る方法を図示する。

【図９】 初期化直後の状態レジスタ全部の状態を図示
する。

【図１０】 状態レジスタ全部が８回の書き込み操作に
応答する方法を図示する。

【図１１】 状態レジスタ全部が８回の書き込み操作に
応答する方法を図示する。

【図１２】 状態レジスタ全部が８回の書き込み操作に
応答する方法を図示する。

【図１３】 図１０から図１２に図示した８回の書き込
み操作に続けて、８回の読み取り操作に対し状態レジス
タ全部が応答する方法を図示する。

【図１４】 図１０から図１２に図示した８回の書き込
み操作に続けて、８回の読み取り操作に対し状態レジス
タ全部が応答する方法を図示する。

【図１５】 図１０から図１２に図示した８回の書き込
み操作に続けて、８回の読み取り操作に対し状態レジス
タ全部が応答する方法を図示する。

【図１６】 状態レジスタ全部が６回の書き込み操作に
対して応答する方法を図示する。

【図１７】 図１６の書き込み操作の後の状態レジスタ
の状態を図示する。

【図１８】 図１６の書き込み操作の直後に、書き込み
操作と干渉しないで５回の読み取り操作に対し状態レジ
スタ全部が応答する方法を図示する。

【図１９】 図１８の６回の読み取り操作に続けて、さ
らに書き込み操作を続ける状態レジスタの状態を図示す
る。

【図２０】 本発明の１つの態様を図示する。

【図２１】 本発明の１つの態様を図示する。

【図２２】 本発明の１つの態様を図示する。

【図２３】 本発明の１つの態様を図示する。

【図２４】 本発明の１つの態様を図示する。

【図２５】 本発明の１つの態様を図示する。

【図２６】 本発明の１つの態様を図示する。

【図２７】 本発明の１つの態様を図示する。

【図２８】 本発明の１つの態様を図示する。

【図２９】 本発明の１つの態様を図示する。

【図３０】 図２０のＦＦ０〜ＦＦ８の内部構造と、Ｆ
Ｆ０〜ＦＦ８がＩＮＩＴ（初期化）信号に応答する方法
を図示する。

【図３１】 図３０の素子Ｄ１の入出力応答を図示す
る。

【図３２】 図３０の素子Ｄ２の入出力応答を図示す
る。

【図３３】 書き込み（ＷＲＩＴＥ）信号へのＦＦ０〜
ＦＦ８の応答を図示する。

【図３４】 読み取り（ＲＥＡＤ）信号に対するＦＦ０
〜ＦＦ８の応答を図示する。

【図３５】 ＦＦ０とＦＦ８の両方に図示したＳＹＮＣ
Ｈ ＲＰの構造を図示する。

【図３６】 ＳＹＮＣＨ ＲＰの動作を図示する。

【図３７】 受信側のクロックが送信側のクロックより
も遅い場合に発生する１シーケンスの動作を図示する。

【図３８】 図２０の状態レジスタＦＦの別の構造を図
示する。

【符号の説明】

１０ ＳＹＮＣＨ ＲＰ １３ ＳＹＮＣＨ ＲＰ ２０ ＡＮＤゲート ２３ ＡＮＤゲート ＦＦ 状態セル

フロントページの続き (72)発明者 ステファン エム．ジョンソン アメリカ合衆国 コロラド州 80909 コ ロラド スプリングス、イースト パイク ス ピーク エス・203 2581

Claims (1)

【特許請求の範囲】
1. 【請求項１】 異なる速度で作動するクロックを有し非
   同期状態にある送信側から受信側へデータを転送するた
   めのシステムにおいて、 ａ）前記送信側から前記受信側へ転送中のデータを保持
   するためのＦＩＦＯと、 ｂ）前記ＦＩＦＯが満杯になるまで、前記送信側が前記
   送信側のクロックパルス毎に前記ＦＩＦＯへ１つのデー
   タ・ワードを書き込むことが出来るようにするための手
   段とを含むことを特徴とする改良。