JPH0719817A - 実装機の部品検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 分解能力の向上を図りながらも光に対する感
度低下を招くことなく、しかもチップ部品に対する認識
速度を高める。 【構成】 ラインセンサ２３ａ〜２３ｃを副走査方向に
並べて配設するとともに、ラインセンサ２３ａ〜２３ｃ
が主走査方向に一定量オフセットされるように配設し
た。また、各ラインセンサ２３ａ〜２３ｃから出力され
る画像データをＡ／Ｄ変換するＡ／Ｄ変換器３３と、こ
れらのＡ／Ｄ変換器３３への画像データ取り込み開始タ
イミングを、各ラインセンサ２３ａ〜２３ｃの副走査方
向の配設間隔に応じて遅延設定する遅れ時間設定部３５
ａ〜３５ｃとを各ラインセンサ２３ａ〜２３ｃに対しそ
れぞれ設けるとともに、Ａ／Ｄ変換器３３により変換さ
れた後の画像データを合成するデータ合成回路３９を設
けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、吸着ノズルを備えたヘ
ッドユニットによりＩＣ等の小片状のチップ部品を吸着
してプリント基板上の所定位置に装着するように構成さ
れた実装機において、特に、ラインセンサからなる部品
認識手段によってチップ部品を認識する実装機の部品検
査装置に関するものである。

【０００２】

【従来の技術】従来、吸着ノズルを有する部品装着用の
ヘッドユニットにより、ＩＣ等の電子部品のような小片
状のチップ部品を部品供給部から吸着して、位置決めさ
れているプリント基板上に移送し、プリント基板の所定
位置に装着するようにした実装機が一般に知られてい
る。この実装機は、通常、基台上で上記ヘッドユニット
がＸ軸方向及びＹ軸方向に移動可能にされるとともに、
吸着ノズルがＺ軸方向に移動可能かつ回転可能にされ、
各方向の移動及び回転のための駆動機構が設けられ、こ
れらの駆動機構及び吸着ノズルに対する負圧供給手段が
制御部によって制御されることにより、チップ部品の
吸、装着動作が自動的に行われるようになっている。

【０００３】また、このような実装機においては、上記
吸着ノズルでチップ部品を吸着したときの部品の位置に
ある程度のバラツキがあり、部品の吸着位置ズレに応じ
て装着位置を補正することが要求されるため、吸着され
たチップ部品を認識し、吸着ノズルに対する吸着位置ズ
レを検知したり、あるいはチップ部品の異常、例えばチ
ップ部品がリードを有するものであれば、このリードの
折れ等を検知するようにしている。このような部品認識
の一つの方法として、ＣＣＤ撮像素子が列状に並べられ
た、いわゆるＣＣＤラインセンサ（以下、ラインセンサ
と略す）を基台上に設置し、ヘッドユニットの移動に伴
い、チップ部品をこのラインセンサ上を通過させること
によってチップ部品画像を取り込むようにしたものがあ
る。

【０００４】

【発明が解決しようとする課題】上記のようにラインセ
ンサによってチップ部品像を認識するものでは、ライン
センサの各素子の配列方向（主走査方向）と直交する方
向（副走査方向）にチップ部品を一定の速度で移動さ
せ、これによって主走査方向のチップ部品に対する画像
データを、副走査方向に順次取り込み、Ａ／Ｄ変換して
一旦メモリ部に収納した後、所定の画像処理を施すこと
によってチップ部品を認識するようになっている。

【０００５】ところで、上記Ａ／Ｄ変換器は、通常、１
本のラインセンサに対し１つ設けられており、所定のク
ロック信号に同期して、ラインセンサの１画素データず
つ順次Ａ／Ｄ変換するようになっている。従って、チッ
プ部品認識能力の向上を図るべく、撮像素子を多数設け
て分解能を高めるようにしたラインセンサを適用してチ
ップ部品の認識を行うと、Ａ／Ｄ変換に時間を要し、実
装機におけるチップ部品に対する認識処理速度の低下に
より、実装能率の低下を招くという問題が生じていた。
しかしながら、実装機においては、チップ部品認識能力
が高いほど、より正確、かつ確実な実装が行えるという
事情から、上記のようなチップ部品の認識処理速度の低
下は甘受せざるをえなかった。

【０００６】さらに、上記のように撮像素子を多数備え
て分解能を高めたラインセンサでは、１画素当りの大き
さが比較的小さくなってしまい、これによって光に対す
る感度の低下を招くという弊害が生じている。従って、
これを回避するために、照明の光度を上げたり、あるい
は、チップ部品の走査速度を低く設定することを要し、
このように走査速度を低く設定した場合には、上記Ａ／
Ｄ変換の処理速度と相俟って、より一層実装能率の低下
を招くことになる。

【０００７】本発明は、上記問題を解決するためになさ
れたものであり、分解能力の向上を図りながらも光に対
する感度低下を招くことなく、しかもチップ部品に対す
る認識速度を高めることができる実装機の部品検査装置
を提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明は、チップ部品吸
着用のノズル部材を有して、基台の上方に移動可能に装
備したヘッドユニットと、ラインセンサからなる部品認
識手段とを備え、上記ヘッドユニットによりチップ部品
を部品供給側から部品装着側へ運ぶとともに、その間
に、上記部品認識手段の認識領域内を相対的に移動させ
ることによってチップ部品を主走査及び副走査してチッ
プ部品の認識を行うように構成された実装機であって、
チップ部品画像を主走査方向に取り込む複数のラインセ
ンサを、副走査方向に互いに接近した状態で並べ、か
つ、各ラインセンサが主走査方向に一定量オフセットさ
れるように配設することによって上記部品認識手段を構
成し、上記各ラインセンサに対して、取り込まれたチッ
プ部品画像に応じて出力される画像データをＡ／Ｄ変換
するＡ／Ｄ変換手段と、これらのＡ／Ｄ変換手段への上
記画像データ取り込み開始タイミングを、各ラインセン
サの副走査方向の配設間隔に応じて遅延設定する設定手
段とを設けるとともに、上記各Ａ／Ｄ変換手段により変
換された画像データを合成する合成手段を設けたもので
ある。

【０００９】

【作用】本発明によれば、部品認識手段の各ラインセン
サに対してチップ部品を相対的に、かつ各ラインセンサ
の副走査方向に移動させることによってチップ部品像が
各ラインセンサによって取り込まれる。この際、各ライ
ンセンサによる画像の取り込開始タイミングは、各ライ
ンセンサ毎に設けられた設定手段によって、各ラインセ
ンサの副走査方向の配設間隔に応じた時間だけづれて開
始され、これよって各ラインセンサの画像の取り込みが
チップ部品に対して副走査方向の同一箇所から開始され
る。そして、各ラインセンサによって取り込まれた画像
データは、各ラインセンサ毎に設けられたＡ／Ｄ変換手
段によってＡ／Ｄ変換された後、合成手段において合成
される。このように複数のラインセンサによって取り込
まれた画像データを後に合成手段において合成すること
で、設けたラインセンサの数に比例して分解能を向上さ
せることができ、また、この際各ラインセンサ毎に取り
込まれた画像データを各ラインセンサ毎に設けられたＡ
／Ｄ変換手段で変換するので、各ラインセンサからの画
像データを並行してＡ／Ｄ変換することができ、これに
よってチップ部品認識時におけるＡ／Ｄ変換処理時間の
短縮を図ることができる。さらに、上記のように各ライ
ンセンサによって取り込まれた画像データを合成するこ
とによって分解能を高めるようにされているので、ライ
ンセンサの素子数を少なく設定して１素子当りの大きさ
を比較的大きく設けることができ、これによって光に対
する感度を充分に確保することができる。

【００１０】

【実施例】本発明の実装機の部品検査装置について図面
を用いて説明する。図１及び図２は、本発明に係る部品
検査装置が搭載されたチップ部品実装機の構造を示して
いる。同図に示すように、チップ部品実装機（以下、実
装機と略する）の基台１上には、プリント基板搬送用の
コンベア２が配置され、プリント基板３がこのコンベア
２上を搬送されて所定の装着作業位置で停止されるよう
になっている。

【００１１】上記コンベア２の側方には、部品供給部４
が配置されている。この部品供給部４は、多数列のテー
プフィーダ４ａを備えており、各テープフィーダ４ａは
それぞれ、ＩＣ、トランジスタ、コンデンサ等の小片状
のチップ部品を所定間隔おきに収納、保持したテープが
リールから導出されるようにするとともに、テープ繰り
出し端にはラチェット式の送り機構を具備し、後述のヘ
ッドユニット５によりチップ部品がピックアップされる
につれてテープが間欠的に繰り出されるようになってい
る。

【００１２】また、上記基台１の上方には、部品装着用
のヘッドユニット５が装備されている。このヘッドユニ
ット５は、Ｘ軸方向（コンベア２の方向）及びＹ軸方向
（水平面上でＸ軸と直交する方向）に移動可能になって
いる。

【００１３】すなわち、上記基台１上には、Ｙ軸方向に
延びる一対の固定レール７と、Ｙ軸サーボモータ９によ
り回転駆動されるボールねじ軸８とが配設され、上記固
定レール７上にヘッドユニット支持部材１１が配置され
て、この支持部材１１に設けられたナット部分１２が上
記ボールねじ軸８に螺合している。また、上記支持部材
１１には、Ｘ軸方向に延びるガイド部材１３と、Ｘ軸サ
ーボモータ１５により駆動されるボールねじ軸１４とが
配設され、上記ガイド部材１３にヘッドユニット５が移
動可能に保持され、このヘッドユニット５に設けられた
ナット部分（図示せず）が上記ボールねじ軸１４に螺合
している。そして、Ｙ軸サーボモータ９の作動によりボ
ールねじ軸８が回転して上記支持部材１１がＹ軸方向に
移動するとともに、Ｘ軸サーボモータ１５の作動により
ボールねじ軸１４が回転して、ヘッドユニット５が支持
部材１１に対してＸ軸方向に移動するようになってい
る。

【００１４】また、上記Ｙ軸サーボモータ９及びＸ軸サ
ーボモータ１５には、それぞれエンコーダからなる位置
検出装置１０，１６が設けられており、これによって上
記ヘッドユニット５の移動位置検出がなされるようにな
っている。

【００１５】上記ヘッドユニット５には、チップ部品吸
着用のノズル部材２０が設けられ、図示の実施例では３
つのノズル部材２０が設けられている。各ノズル部材２
０は、それぞれ、ヘッドユニット５のフレームに対して
昇降（Ｚ軸方向の移動）及びノズル中心軸（Ｒ軸）回り
の回転が可能とされ、Ｚ軸サーボモータ１７及びＲ軸サ
ーボモータ１８により作動されるようになっている。ま
た、上記各サーボモータ１７，１８にはそれぞれ位置検
出装置２１，２２が設けられて、ノズル部材２０の移動
位置検出がなされるようになっている。

【００１６】そして、上記部品供給部４の側方には、上
記ノズル部材２０に吸着されたチップ部品を認識する際
に、チップ部品像を取り込むためのセンサユニット２３
が配設されている。

【００１７】上記センサユニット２３には、図３に示す
ように、Ｙ軸方向に延びる３本のラインセンサ２３ａ〜
２３ｃがＸ軸方向に並べて配設されいる。各ラインセン
サ２３ａ〜２３ｃは、１素子の一辺がｄ（mm）の正方形
のＣＣＤ固体撮像素子が列状に配され、一次元的に画像
を取り込むようにされた同一構造のイメージセンサで、
同図に示すようにＸ軸方向右側から順にラインセンサ２
３ａ、２３ｂ，２３ｃが当接した状態で並べて配設され
るとともに、各ラインセンサ２３ａ〜２３ｃがＹ軸方向
に一定量オフセットされた状態とされている。より詳細
には、ラインセンサ２３ｂを基準に、片側のラインセン
サ２３ｃがｄ／３（mm）だけコンベア２に接近する方向
に、反対側のラインセンサ２３ａが同寸法だけコンベア
２から離れる方向に、それぞれオフセットされた状態と
されている。

【００１８】このようなセンサユニット２３において
は、上記ノズル部材２０によってチップ部品を吸着した
後、吸着チップ部品を図１の一点鎖線矢印Ｓに示す方向
に一定速度Ｖ（mm/s）で移動させることで、ラインセン
サ２３ａ〜２３ｃによって順次チップ部品像が取り込ま
れ画像信号として出力されるようになっている。

【００１９】上記のように構成された実装機は、全体構
成を省略しているが、マイクロコンピュータを構成要素
とする制御装置を備え、上記Ｙ軸及びＸ軸サーボモータ
９，１５、ヘッドユニット５の吸着ノズル２０に対する
Ｚ軸サーボモータ１７、Ｒ軸サーボモータ１８及びセン
サユニット２３の各ラインセンサ２３ａ〜２３ｃ等はす
べて上記制御装置に電気的に接続され、この制御装置に
よって統括制御されるようになっている。

【００２０】また、上記制御装置には図４の回路構成図
に示すような画像処理部３０が設けられている。この画
像処理部３０には、上記センサユニット２３から出力さ
れる画像データを各ラインセンサ２３ａ〜２３ｃ毎に取
り込み、これらの各画像データを合成する合成処理装置
３１と、この合成処理装置３１において合成された画像
データに所定の処理を施すことにより吸着チップ部品を
認識し、チップ部品のノズル部材２０に対する吸着位
置、あるいは回転角等を認識する画像処理装置３２とか
ら構成されている。

【００２１】同図に示すように、合成処理装置３１に
は、センサユニット２３の各ラインセンサ２３ａ〜２３
ｃにそれぞれ対応した処理経路が設けられており、各処
理経路には、ラインセンサ２３ａ〜２３ｃによって取り
込まれた画像を１画素毎にＡ／Ｄ変換するＡ／Ｄ変換器
３３、Ａ／Ｄ変換後の画像データを格納する第１〜第３
メモリ３８ａ〜３８ｃ、これらの第１〜第３メモリ３８
ａ〜３８ｃへの画像データの書き込みの際にアドレスの
指定を行うアドレスカウンタ３４及びチップ部品の移動
中に主走査（Ｙ軸方向の画像の取り込み）が所定回数行
われるように副走査（Ｘ軸方向の画像の取り込み）速度
を設定する同期信号の発信源である同期クロック発信部
３６がそれぞれ設けられている。

【００２２】また、合成処理装置３１には、各ラインセ
ンサ２３ａ〜２３ｃによる画像読み取り開始タイミング
の同期を図るとともに、各ラインセンサ２３ａ〜２３ｃ
の主走査方向の画像の読み取り速度を設定するクロック
信号の発信源であるクロック発信部３７が設けられてい
る。ここから出力されるクロック信号は各処理経路毎に
設けられた、例えばタイマ等の遅れ時間設定部３５ａ〜
３５ｃを介して出力されるようになっており、図外の主
制御器からの認識スタート信号が遅れ時間設定部３５ａ
〜３５ｃにそれぞれ入力されることによって、各遅れ時
間設定部３５ａ〜３５ｃにより定められた所定の時間後
（いわゆる遅れ時間）にクロック信号を各処理経路に出
力するようになっている。この際、遅れ時間設定部３５
ａでの設定遅れ時間は０、遅れ時間設定部３５ｂでの設
定遅れ時間はｔ（＝ｄ／Ｖ）、遅れ時間設定部３５ｃで
の設定遅れ時間は２ｔとされており、遅れ時間設定部３
５ａが認識スタート信号入力と同時にクロック信号の出
力を開始するのに対し、遅れ時間設定部３５ｂでは認識
スタート信号が入力されたｔ時間後に、遅れ時間設定部
３５ｃでは認識スタート信号が入力された２ｔ時間後に
それぞれクロック信号の出力を開始する。つまり、各ラ
インセンサ２３ａ〜２３ｃに対応する各処理経路へのク
ロック信号の出力開始タイミングを上記のように各処理
経路毎にづらし、各ラインセンサ２３ａ〜２３ｃの副走
査開始タイミングをそれぞれ上記の時間だけ遅らせるこ
とによって各ラインセンサ２３ａ〜２３ｃによる画像取
り込みが実質的に副走査方向の同一箇所から開始される
ようになっている。

【００２３】さらに、合成処理装置３１には、データ合
成回路３９が設けられるとともに、上記ラインセンサ２
３ａ〜２３ｃの１ラインの画素数に対して１ライン当り
３倍の画素のデータを記憶することのできる合成メモリ
４０を備え、上記データ合成回路３９及び合成メモリ４
０により、各画素の列方向の寸法がラインセンサ２３ａ
〜２３ｃの各画素の１／３（ｄ／３mm）に設定されたメ
モリ合成画像が作成されるようになっている。

【００２４】つまり、上記データ合成回路３９内には、
図外の読み出しアドレスカウンタ及び書き込みアドレス
カウンタが設けられており、この書き込みアドレスカウ
ンタのアドレス指定に基づいて第１〜第３メモリ３８ａ
〜３８ｃから同一アドレスの画像データが読み出される
とともに、読み出された各画像データが上記書き込みア
ドレスカウンタのアドレス指定に基づいて合成メモリ４
０に書き込まれ、これにより、ラインセンサ２３ａ〜２
３ｃによって取り込まれた各画像データの合成が行われ
るようになっている。

【００２５】ここで、簡単に各ラインセンサ２３ａ〜２
３ｃから取り込まれた各画像データの合成処理装置３１
での合成について図５を用いて説明する。

【００２６】合成処理装置３１では、各ラインセンサ２
３ａ〜２３ｃによって取り込まれた同一ラインの同一画
素のデータを順次合成メモリ４０に書き込んでいくこと
によって各画像データを合成するようになっている。具
体的には、例えば図５（ａ）に示すように、各ラインセ
ンサ２３ａ〜２３ｃによって取り込まれた各第１ライ
ン、各第１画素４５ａ〜４５ｃにおける画像データの場
合であれば、これらの画像データを矢印で示すように、
合成メモリ４０の第１番地５０ａ〜第３番地５０ｃに連
続して書き込む。この際、ラインセンサ２３ｃの第１画
素４５ｃの画像データを合成メモリ４０の第１番地５０
ａに、ラインセンサ２３ｂの第１画素４５ｂの画像デー
タを合成メモリ４０の第２番地５０ｂに、ラインセンサ
２３ａの第１画素４５ａの画像データを合成メモリ４０
の第３番地５０ｃにそれぞれアドレス指定しつつ書き込
むようする。

【００２７】そして、各ラインセンサ２３ａ〜２３ｃに
よって取り込まれた各第１ラインの、各第２画素４６ａ
〜４６ｃにおける画像データの場合は、ラインセンサ２
３ｃの第２画素４６ｃの画像データを合成メモリ４０の
第４番地５０ｄに、ラインセンサ２３ｂの第２画素４６
ｂの画像データを合成メモリ４０の第５番地５０ｂに、
ラインセンサ２３ａの第２画素４６ａの画像データを合
成メモリ４０の第６番地５０ｃにそれぞれアドレス指定
しつつ書き込むという具合に、各ラインセンサ２３ａ〜
２３ｃによって取り込まれた同一ライン、同一画素の画
像データを上記のような順番で規則的に連続して書き込
むことによって各ラインセンサ２３ａ〜２３ｃによって
取り込まれた各画像データの合成を行うようにしてい
る。

【００２８】ところで、各ラインセンサ２３ａ〜２３ｃ
の同一画素、例えば上記第１画素４５ａ〜４５ｃによっ
て取り込まれる画像データは、各ラインセンサ２３ａ〜
２３ｃが副走査方向に同一ラインの画像を取り込んでい
るものの、各画素４５ａ〜４５ｃが主走査方向にオフセ
ットされているので、各第１画素４５ａ〜４５ｃによっ
て取り込まれる画像にはそれぞれ多少の相違が生じてい
る。従って、図５（ｂ）に示すように、ラインセンサ２
３ａの第１画素４５ａの画像データが黒のデータである
ような場合には、合成メモリ４０の第３番地５０ｃに黒
のデータが書き込まれ、また、同図（ｃ）に示すよう
に、ラインセンサ２３ａの第１画素４０ａ及びラインセ
ンサ２３ａの第１画素４５ｂの画像データが黒のデータ
である場合には、合成メモリ４０における第２及び第３
番地５０ｂ，５０ｃに黒のデータが書き込まれ、さら
に、同図（ｄ）に示すように、ラインセンサ２３ａ〜２
３ｃの第１画素４５ａ〜４５ｃに対応する画像データが
黒のデータの場合には、合成メモリ４０の第１〜第３番
地５０ａ〜５０ｃに黒のデータが書き込まれることにな
る。

【００２９】つまり、主走査方向にオフセットされた同
一画素の画像データを合成メモリ４０に連続して書き込
むことによって合成された画像データでは、各ラインセ
ンサ２３ａ〜２３ｃによって取り込まれた個々の画像デ
ータと比較すると、チップ部品に対して３倍の分解能を
得ることができるようになっている。

【００３０】以上のように構成された上記実装機の部品
認識における画像処理ついて、図７を参照しつつ図６の
フローチャートに基づいて説明する。なお、上記の実装
機では、上記の通り各ラインセンサ２３ａ〜２３ｃ毎に
処理経路が設けられその処理内容が同一であるため、図
５中では同一処理内容には同一のステップ符号を付し、
各ラインセンサ２３ａ〜２３ｃに対応する処理経路での
処理をそれぞれ区別するために、各ラインセンサ２３ａ
〜２３ｃのアルファベット符号に対応して、各ステップ
符号の後にアルファベットａ〜ｃを付している。

【００３１】先ず、チップ部品に対する認識走査が開始
されると、これに同期して出力される認識スタート信号
が、遅れ時間設定部３５ａ〜３５ｃにそれぞれ入力され
る（ステップＳ１ａ，Ｓ１ｂ，Ｓ１ｃ）。認識スタート
信号が遅れ時間設定部３５ａ〜３５ｃに入力されると、
クロック発信部３７から上記遅れ時間設定部３５ａ〜３
５ｃに入力されているクロック信号が、Ａ／Ｄ変換器３
３、アドレスカウンタ３４、同期クロック発信部３６及
びラインセンサ２３ａ〜２３ｃにそれぞれ出力される。

【００３２】そして、上記同期クロック発信部３６に上
記クロック信号が入力されると、これに同期して同期ク
ロック発信部３６から同期信号が出力されて上記ライン
センサ２３ａ〜２３ｃに入力される。これによって上記
ラインセンサ２３ａ〜２３ｃは、上記クロック信号に同
期して主走査方向に１画素づつ画像を取り込むととも
に、上記同期信号に同期して副走査方向にライン毎の画
像を取り込むことになる。

【００３３】この際、ラインセンサ２３ｂ，２３ｃ及び
これらに対する処理経路へのクロック信号の出力は、上
記の通り遅れ時間設定部３５ｂ，３５ｃにより設定され
た遅れ時間に応じて遅延される。すなわち、ラインセン
サ２３ｂによる画像の取り込みはラインセンサ２３ａに
よる画像の取り込み開始時に対して時間ｔ遅れて開始さ
れ、またラインセンサ２３ｃによる画像の取り込みはラ
インセンサ２３ａの画像取り込み開始時に対して時間２
ｔ遅れて開始される。

【００３４】そして、上記ラインセンサ２３ａ〜２３ｃ
にそれぞれ取り込まれた画像データは画像信号として、
上記クロック信号に同期して1画素ずつ順次上記Ａ／Ｄ
変換器３３に読み出され、ここで、Ａ／Ｄ変換された
後、上記アドレスカウンタ３４でのアドレス指定に従っ
て第１〜第３メモリ３８ａ〜３８ｃにそれぞれ格納され
る（ステップＳ２ａ〜Ｓ４ａ，Ｓ２ｂ〜Ｓ４ｂ，Ｓ２ｃ
〜Ｓ４ｃ）。

【００３５】この時点において、ラインセンサ２３ａ〜
２３ｃに取り込まれた画像は、例えば図７の５３ａ〜５
３ｃに示すような画像データとして各メモリ３８ａ〜３
８ｃに書き込まれている。同図に示すように、チップ部
品画像はかなり粗い状態で取り込まれており、しかも、
各ラインセンサ２３ａ〜２３ｃがＹ軸方向に寸法ｄ／３
づつオフセットされているので、各画像データ５３ａ〜
５３ｃはＹ軸方向（図７では上下方向）に多少異なった
画像として取り込まれている。

【００３６】このように、各ラインセンサ２３ａ〜２３
ｃからの画像データが全て第１〜第３メモリ３８ａ〜３
８ｃに格納されると（ステップＳ４ａ，Ｓ４ｂ，Ｓ４ｃ
でＹＥＳ）、次いでデータ合成回路３９から各メモリ３
８ａ〜３８ｃに対して要求信号が出力され、この信号の
入力に基づいて各メモリ３８ａ〜３８ｃからの画像デー
タの読み出しが開始される。このとき各メモリ３８ａ〜
３８ｃからの画像の読み出しは、上記の通りデータ合成
回路３９の読み出しアドレスカウンタによるアドレス指
定に従って同一アドレスの１画素データ毎に読み出さ
れ、その後、データ合成回路３９の書き込みアドレスカ
ウンタによるアドレス指定に従って合成メモリ４０に書
き込まれる。この際、先ず、上記データ合成回路３９の
書き込みアドレスカウンタは、第３メモリ３８ｃから読
み出された第１番地の画像データを合成メモリ４０の第
１番地に、第２メモリ３８ｂから読み出された第１番地
の画像データを合成メモリ４０の第２番地に、第１メモ
リ３８ａから読み出された第１番地の画像データを合成
メモリ４０の第３番地にそれぞれ書き込むようにアドレ
スの指定を行う（ステップＳ５ａ，Ｓ５ｂ，Ｓ５ｃ）。

【００３７】そして、各メモリ３８ａ〜３８ｃに格納さ
れた同一アドレスの画像データが読み出されつつ順次合
成メモリ４０に書き込まれるのであるが、この際、第３
メモリ３８ｃから読み出された画像データが合成メモリ
４０の第１番地、第４番地、第７番地…に、第２メモリ
３８ｂから読み出された画像データが合成メモリ４０の
第２番地、第５番地、第８番地…に、第１メモリ３８ｂ
から読み出された画像データが合成メモリ４０の第３番
地、第６番地、第９番地…にそれぞれアドレス指定され
ながら書き込まれる（ステップＳ６ａ〜ステップＳ８
ａ，ステップＳ６ｂ〜ステップＳ８ｂ，ステップＳ６ｃ
〜ステップＳ８ｃ）。

【００３８】そして、各メモリ３８ａ〜３８ｃの全画像
データに対するアドレス指定が終了し（ステップＳ８
ａ，Ｓ８ｂ，Ｓ８ｃでＹＥＳ）、合成メモリ４０への画
像データの書き込みが終了すると（ステップＳ９ａ，Ｓ
９ｂ，Ｓ９ｃ）、これによって各ラインセンサ２３ａ〜
２３ｃによって個別に取り込まれた画像データ５３ａ〜
５３ｃが合成され、図７に示すような合成画像データ５
４が得られることになる。

【００３９】このようにして得られた画像データは、上
記画像処理装置３２の所定の要求信号により画像処理装
置へと読みだされるとともに所定の画像処理が施され、
これによってチップ部品の認識が行われるとともに、チ
ップ部品のノズル部材２０に対する吸着位置、あるいは
回転角等が認識されることになる。

【００４０】以上説明したように、上記実施例の実装機
では、３本のラインセンサ２３ａ〜２３ｃを副走査方向
に並べ、しかも各ラインセンサ２３ａ〜２３ｃを主走査
方向に一定量（ｄ／３）づつオフセットするように配設
するとともに、これらの各ラインセンサ２３ａ〜２３ｃ
による副走査方向の画像取り込みがチップ部品に対して
同一箇所から開始されるようにし、各ラインセンサ２３
ａ〜２３ｃによって取り込まれた画像データを合成処理
装置３１において合成するようにしたので、３倍の撮像
素子を備えた１本のラインセンサにより画像を読み取っ
た場合と同一の分解能を得ることができる。しかも、上
記合成処置装置３１には、各ラインセンサ２３ａ〜２３
ｃ毎に各画像データを処理する処理経路が設けられ、こ
れらの処理経路にそれぞれＡ／Ｄ変換器３３が備えられ
ているので、上記３倍の撮像素子を備えた１本のライン
センサによりチップ部品像を取り込んで認識する場合と
比較すると、より短時間でチップ部品の認識を行うこと
ができる。つまり、１本のラインセンサによって取り込
まれた画像データは、通常、１つのＡ／Ｄ変換器により
１画素データずつ順次Ａ／Ｄ変換が行われるので、より
高い分解能を得るために多数の撮像素子を備えたライン
センサでは、得られた画像データのＡ／Ｄ変換に時間を
要し、これによってチップ部品認識に時間を要すること
になる。しかし、上記実施例の実装機では、各ラインセ
ンサ２３ａ〜２３ｃ毎に設けられたＡ／Ｄ変換器３３に
よって、各ラインセンサ２３ａ〜２３ｃ毎に取り込まれ
た画像データをそれぞれ並行して処理することができる
ので、画像データのＡ／Ｄ変換処理に要する時間を上記
３倍の撮像素子を備えたラインセンサにより取り込まれ
た画像データのＡ／Ｄ変換処理のほぼ１／３の時間で行
うことが可能である。

【００４１】また、上記のように３本のラインセンサ２
３ａ〜２３ｃに取り込まれた画像データを合成すること
によって高い分解能を得るように構成されているので、
ラインセンサ２３ａ（あるいは２３ｂ、２３ｃ）１本当
りの撮像素子の数を少なく設定することが可能であり、
これによって撮像素子１個当りの大きさを比較的大きく
確保することができる。つまり、高い分解能を得るため
に撮像素子数を多く備えたラインセンサでは、多数の撮
像素子を備えたことにより分解能は向上するものの、１
画素当りの大きさが小さくなってしまい、これによって
光に対する感度が低下するという問題がある。しかし上
記実施例の装置では１画素当りの大きさを比較的大きく
確保することが可能なので、上記のような光に対する感
度低下を招くことなく高い分解能を得ることが可能とな
る。

【００４２】従って、上記実施例の実装機の部品認識装
置では、チップ部品に対する分解能を高めながらも光に
対する感度低下を招くことがなく、しかもチップ部品の
認識を従来よりも短時間で行うことが可能となる。

【００４３】なお、上記実施例では、３本のラインセン
サ２３ａ〜２３ｃによってセンサユニット２３を構成
し、これらによって得られた画像データを合成処理装置
３１によって合成するようにしているが、センサユニッ
ト２３を構成するラインセンサの数は、所望の分解能に
応じて適宜設定するようにすればよい。つまり、配設さ
れたラインセンサの数に比例してチップ部品に対する分
解能を高めることができるので、４倍の分解能を得る場
合には４本のラインセンサを、５倍の分解能を得る場合
には５本のラインセンサを設けるように構成すればよ
い。この際、例えば４本のラインセンサを設けた場合に
は、各ラインセンサの主走査方向の１画素寸法の１／４
の寸法だけ各ラインセンサを主走査方向にオフセットす
るように配設すればよい。

【００４４】また、上記実施例では、ノズル部材２０に
よって吸着されたチップ部品を、図１の一点鎖線矢印Ｓ
に示す方向に移動させることによってセンサユニット２
３によりチップ部品像を取り込むようにしているが、例
えば、これと逆の方向に移動させながら取り込むように
してもよいし、あるいはいずれの方向でも取り込み可能
にするようにしても構わない。

【００４５】

【発明の効果】以上説明したように、本発明は、チップ
部品像を主走査方向に取り込む複数のラインセンサを副
走査方向に並べて配設するとともに、各ラインセンサが
主走査方向に一定量オフセットされるように配設するこ
とによって部品認識手段を構成し、また、各ラインセン
サに対し、各ラインセンサから出力される画像データを
Ａ／Ｄ変換するＡ／Ｄ変換手段と、これらのＡ／Ｄ変換
手段への上記画像データの取り込み開始タイミングを、
各ラインセンサの副走査方向の配設間隔に応じて遅延設
定する設定手段とを設け、さらにＡ／Ｄ変換手段により
変換された画像データを合成する合成手段を設けたの
で、複数のラインセンサによって取り込まれた画像デー
タを合成手段において合成することで、設けたラインセ
ンサの数に比例して分解能を向上させることができる。
この際、各ラインセンサ毎に取り込まれた画像データを
各ラインセンサ毎に設けられたＡ／Ｄ変換器で変換する
ので、各ラインセンサからの画像データを並行してＡ／
Ｄ変換することができ、これによってチップ部品認識時
におけるＡ／Ｄ変換処理時間の短縮を図ることできる。
さらに、各ラインセンサによって取り込まれた個々の画
像データを合成することによって分解能を高めるように
されているので、ラインセンサの素子数を少なく設定し
て１素子当りの大きさを比較的大きく設けることが可能
であり、これによって光に対する感度を充分に確保する
ことができる。

【００４６】従って、分解能力の向上を図りながらも光
に対する感度低下を招くことなく、しかもチップ部品に
対する認識速度を高めることができる。

【図面の簡単な説明】

【図１】本発明の部品検査装置の一例が適用される実装
機の平面略図である。

【図２】同正面図である。

【図３】センサユニットを示す要部拡大図である。

【図４】画像処理部を示す回路構成図である。

【図５】合成処理装置における合成方法の一例を示す略
図である。

【図６】部品認識時の画像処理部における画像データ処
理を示すフローチャートである。

【図７】各ラインセンサにより取り込まれた画像データ
と、これらの合成画像データを示す図である。

【符号の説明】

２３ センサユニット ２３ａ，２３ｂ，２３ｃ ラインセンサ ３０ 画像処理部 ３１ 合成処理装置 ３２ 画像処理装置 ３３ Ａ／Ｄ変換器 ３４ アドレスカウンタ ３５ａ，３５ｂ，３５ｃ 遅れ時間設定部 ３６ 同期クロック発信部 ３７ クロック発信部 ３８ａ 第１メモリ ３８ｂ 第２メモリ ３８ｃ 第３メモリ ３９ データ合成回路 ４０ 合成メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 チップ部品吸着用のノズル部材を有し
   て、基台の上方に移動可能に装備したヘッドユニット
   と、ラインセンサからなる部品認識手段とを備え、上記
   ヘッドユニットによりチップ部品を部品供給側から部品
   装着側へ運ぶとともに、その間に、上記部品認識手段の
   認識領域内を相対的に移動させることによってチップ部
   品を主走査及び副走査してチップ部品の認識を行うよう
   に構成された実装機であって、チップ部品画像を主走査
   方向に取り込む複数のラインセンサを、副走査方向に互
   いに接近した状態で並べ、かつ、各ラインセンサが主走
   査方向に一定量オフセットされるように配設することに
   よって上記部品認識手段を構成し、上記各ラインセンサ
   に対して、取り込まれたチップ部品画像に応じて出力さ
   れる画像データをＡ／Ｄ変換するＡ／Ｄ変換手段と、こ
   れらのＡ／Ｄ変換手段への上記画像データ取り込み開始
   タイミングを、各ラインセンサの副走査方向の配設間隔
   に応じて遅延設定する設定手段とを設けるとともに、上
   記各Ａ／Ｄ変換手段により変換された画像データを合成
   する合成手段を設けたことを特徴とする実装機の部品検
   査装置。