JPH0719743B2 - 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 - Google Patents
電子ビームを用いて位置合わせマークの位置を検出する方法及び装置Info
- Publication number
- JPH0719743B2 JPH0719743B2 JP1066421A JP6642189A JPH0719743B2 JP H0719743 B2 JPH0719743 B2 JP H0719743B2 JP 1066421 A JP1066421 A JP 1066421A JP 6642189 A JP6642189 A JP 6642189A JP H0719743 B2 JPH0719743 B2 JP H0719743B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- alignment mark
- alignment
- semiconductor wafer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、電子線リソグラフィで位置合せを行なう方法
に関し、具体的には、ウェハ内の特殊形状によって生じ
るレジスト内の電界の局部的変化を利用して位置合せを
実現する方法に関する。この電界の変化を利用して位置
決めを行なうには、ウェハ全体を電子線で走査し、特殊
形状の位置による誘導電流の変化を検出する。
に関し、具体的には、ウェハ内の特殊形状によって生じ
るレジスト内の電界の局部的変化を利用して位置合せを
実現する方法に関する。この電界の変化を利用して位置
決めを行なうには、ウェハ全体を電子線で走査し、特殊
形状の位置による誘導電流の変化を検出する。
B.従来技術 様々な状況のもとで回路のパターン付けに電子線リソグ
ラフィを使用することが提唱されている。VLSI技術を使
用する場合、寸法が非常に小さいため、電子線リソグラ
フィは製造手段として有力な候補となる。実験及び実現
可能性の判定のために電子線を利用することが文献で報
告されている。
ラフィを使用することが提唱されている。VLSI技術を使
用する場合、寸法が非常に小さいため、電子線リソグラ
フィは製造手段として有力な候補となる。実験及び実現
可能性の判定のために電子線を利用することが文献で報
告されている。
１）T.H.P.チャン（Chang）、M.ハツァキス（Hatzaki
s）、A.D.ウィルソン（Wilson）、A.J.スペス（Spet
h）、A.カーン（Kern）、H.ルーン（Luhn）、「磁気バ
ブル回路製造のための走査電子線リソグラフィ（Scanni
ng Electron Beam Lithography for Fabrication of Ma
gnetic Bubble Circuits）」、IBM ジャーナル・オブ
・リサーチ・アンド・デベロップメント（IBM Journal
of Research and Development）、Vol.20、No.4、1976
年７月、p.376。
s）、A.D.ウィルソン（Wilson）、A.J.スペス（Spet
h）、A.カーン（Kern）、H.ルーン（Luhn）、「磁気バ
ブル回路製造のための走査電子線リソグラフィ（Scanni
ng Electron Beam Lithography for Fabrication of Ma
gnetic Bubble Circuits）」、IBM ジャーナル・オブ
・リサーチ・アンド・デベロップメント（IBM Journal
of Research and Development）、Vol.20、No.4、1976
年７月、p.376。
２）P.J.コーン（Coane）、P.ラデック（Rudeck）、L.
K.ワン（Wang）、E.J.ホーン（Hohn）、「半ミクロン基
本規則による電子線／光線混用リソグラフィ（Electron
Bean/Optical Mixed Lithography at Hafl−Micron Gr
ound Rule）」1986年超小型回路技術紀要 （Proceedings ofMicrocircuit Engineering ′86）、
インターラーケン、p.133、H.W.レーマン（Lehmann）、
Ch.ブレイカー（Bleiker）、ノース・ホランド。
K.ワン（Wang）、E.J.ホーン（Hohn）、「半ミクロン基
本規則による電子線／光線混用リソグラフィ（Electron
Bean/Optical Mixed Lithography at Hafl−Micron Gr
ound Rule）」1986年超小型回路技術紀要 （Proceedings ofMicrocircuit Engineering ′86）、
インターラーケン、p.133、H.W.レーマン（Lehmann）、
Ch.ブレイカー（Bleiker）、ノース・ホランド。
しかし、現在まで、いくつかの操作上の問題のために、
このツールの広範な工業用の実用化が妨げられてきた。
このツールは、通常、多重パターン付け工程で少数のパ
ターン付けステップを実施するのに使用されてきた。実
験室では、電子線ツールがデバイス全体のパターン付け
に使用されてきた。
このツールの広範な工業用の実用化が妨げられてきた。
このツールは、通常、多重パターン付け工程で少数のパ
ターン付けステップを実施するのに使用されてきた。実
験室では、電子線ツールがデバイス全体のパターン付け
に使用されてきた。
一般的な回路を形成する際、デバイス製造の様々な時点
で使われるパターンを画定するために、通常、多数のマ
スクが使用される。したがって、各マスク・レベルは特
定のパターンを画定するが、各パターンを以前に作成し
たパターンの上に精確に配置しなければならない。様々
なレベルを精確に位置決めする技術は、位置合せと呼ば
れる。特定のチップ製造工程でどの技術を使用するかに
応じて、すべてのマスク・レベルをいずれかの技術で行
なう。すなわち、採用される候補となる技術は、電子線
処理またはフォトリソグラフィ用光線処理である。一般
には、光線リソグラフィ・ステップと電子線リソグラフ
ィ・ステップが混用される。電子線リソグラフィを使用
する場合、パターン付けを電子線だけで行なおうと他の
技術と併用しようと、位置合せの問題が困難かつ重要に
なる。通常、電子線位置合せでは、特定のマーク、すな
わちウェハ内の位置合せマークの位置を決定しなければ
ならない。製造が進行し、層が形成されていくにつれ
て、こうした位置合せマークの位置決めが難しくなって
いく場合が多い。すなわち、層を次々に付着させていく
とき、位置合せマークが埋まってしまって読み取れなく
なることがある。たとえば、厚いプレーナ化という１つ
のステップの間に、多層レジスト構造の下層が必要とな
ることがあり、またイオン注入用の薄いブロック層で位
置合せマークが埋められてしまうことがある。
で使われるパターンを画定するために、通常、多数のマ
スクが使用される。したがって、各マスク・レベルは特
定のパターンを画定するが、各パターンを以前に作成し
たパターンの上に精確に配置しなければならない。様々
なレベルを精確に位置決めする技術は、位置合せと呼ば
れる。特定のチップ製造工程でどの技術を使用するかに
応じて、すべてのマスク・レベルをいずれかの技術で行
なう。すなわち、採用される候補となる技術は、電子線
処理またはフォトリソグラフィ用光線処理である。一般
には、光線リソグラフィ・ステップと電子線リソグラフ
ィ・ステップが混用される。電子線リソグラフィを使用
する場合、パターン付けを電子線だけで行なおうと他の
技術と併用しようと、位置合せの問題が困難かつ重要に
なる。通常、電子線位置合せでは、特定のマーク、すな
わちウェハ内の位置合せマークの位置を決定しなければ
ならない。製造が進行し、層が形成されていくにつれ
て、こうした位置合せマークの位置決めが難しくなって
いく場合が多い。すなわち、層を次々に付着させていく
とき、位置合せマークが埋まってしまって読み取れなく
なることがある。たとえば、厚いプレーナ化という１つ
のステップの間に、多層レジスト構造の下層が必要とな
ることがあり、またイオン注入用の薄いブロック層で位
置合せマークが埋められてしまうことがある。
埋まった位置合せマークを見つけ出すための通常の方法
は、後方散乱電子の検出によるものである。原理的に
は、後方散乱が十分に異なる位置合せマークが背景から
もたらされ、したがって検出し観測することができる。
しかし、他の考慮事項のために位置合せマークの選択範
囲が限定され、その結果、望ましいほどの後方散乱コン
トラストが得られなくなることが多い。通常、位置合せ
マークはシリコン・ウェハ内のトレンチであり、それ自
体が後方散乱信号を出す。
は、後方散乱電子の検出によるものである。原理的に
は、後方散乱が十分に異なる位置合せマークが背景から
もたらされ、したがって検出し観測することができる。
しかし、他の考慮事項のために位置合せマークの選択範
囲が限定され、その結果、望ましいほどの後方散乱コン
トラストが得られなくなることが多い。通常、位置合せ
マークはシリコン・ウェハ内のトレンチであり、それ自
体が後方散乱信号を出す。
この困難に対して、従来技術では、位置合せマークの検
出を強化するための他のいくつかの技術が提唱されてい
る。米国特許第3710101号では、絶縁酸化物層中にウェ
ルを作成する。このウェルは特定の形状と厚さのもの
で、ウェル底面の酸化物の厚さが比較的薄い。この方法
を使用すると、酸化物の上の金属コーティングと下にあ
るシリコン・ウェハとの間に直流電位をかけたとき、位
置合せ用の電子線がウェルに衝突し、電子線が衝突した
ウェルの面積に比例する電流が流れる。
出を強化するための他のいくつかの技術が提唱されてい
る。米国特許第3710101号では、絶縁酸化物層中にウェ
ルを作成する。このウェルは特定の形状と厚さのもの
で、ウェル底面の酸化物の厚さが比較的薄い。この方法
を使用すると、酸化物の上の金属コーティングと下にあ
るシリコン・ウェハとの間に直流電位をかけたとき、位
置合せ用の電子線がウェルに衝突し、電子線が衝突した
ウェルの面積に比例する電流が流れる。
米国特許第3832560号では、陰極ルミネッセンス法を利
用した異なるタイプのインジケータを使用し、米国特許
第3832561号ではショットキー・バリアを利用してい
る。最後に、米国特許第3849659号では、後方散乱電子
を利用した別の方法が提供される。
用した異なるタイプのインジケータを使用し、米国特許
第3832561号ではショットキー・バリアを利用してい
る。最後に、米国特許第3849659号では、後方散乱電子
を利用した別の方法が提供される。
上記の方法はすべて、基板の特殊な加工を必要とする。
第3710101号特許の場合、酸化物中にウェルをエッチン
グすることが必要である。
第3710101号特許の場合、酸化物中にウェルをエッチン
グすることが必要である。
C.発明が解決しようとする問題点 したがって、当技術分野では、現在の生産技術に適合し
た電子線リソグラフィと一緒に使用でき、かつ位置合せ
パターン形成のために広いチップ面積を必要としない、
位置合せ方式を画定する方法が求められている。
た電子線リソグラフィと一緒に使用でき、かつ位置合せ
パターン形成のために広いチップ面積を必要としない、
位置合せ方式を画定する方法が求められている。
従来技術の上記の欠点に鑑みて、本発明の一目的は、位
置合せのために電子線によって供給される位置決め用電
流を利用して、基板内の特殊形状を検出する方法を提供
することにある。
置合せのために電子線によって供給される位置決め用電
流を利用して、基板内の特殊形状を検出する方法を提供
することにある。
すなわち、本発明の目的は、使用するビームの形状や光
カソード装置の種類などには無関係な位置合せ技術を提
供することにある。
カソード装置の種類などには無関係な位置合せ技術を提
供することにある。
本発明の第２の目的は、混合リソグラフィ工程で使用で
きる電子線位置決め方式を提供することにある。
きる電子線位置決め方式を提供することにある。
本発明の第３の目的は、デバイス中の誘導電流の変化を
検出して位置決めを行なう電子線位置合せ方式を提供す
ることにある。
検出して位置決めを行なう電子線位置合せ方式を提供す
ることにある。
本発明の重要な一目的は、位置決めのためのマークを別
個に使用することなく、製造中のデバイス構造体の位置
合せを行なうことにある。
個に使用することなく、製造中のデバイス構造体の位置
合せを行なうことにある。
D.問題点を解決するための手段 本発明によれば、電子線によってウェハを覆う絶縁層中
に誘導される電流を監視する。すなわち、ウェハ全体を
電子線で走査したときに生じる電流の変化が、デバイス
構造や接合や位置合せマークなどの半導体装置のための
領域である特殊形状を含む下層構造を描き出す。電子線
走査はコンピュータ制御され、かつ製造の進行につれて
特殊形状の位置も知られるので、電子線の位置を特殊形
状と相関させることができる。電子線の衝突がない場
合、抵抗を流れる電流はほぼゼロである。ウェハ自体が
導体として働き、上層のレジストが絶縁体として働く。
高エネルギーの電子が絶縁体内に貫通すると、電子−正
孔対が生成することになる。即ちキャリアの漂遊（ドリ
フト）／拡散が電流として検出できる。この電流を本明
細書では電子線誘導電流と呼ぶ。この電流は、どれだけ
の担体が絶縁体を離れて再結合または捕捉される迄の関
数である。これは、絶縁体中の電界によって決まる。し
たがって、この誘導電流は、絶縁体内の電界に強く依存
する。本発明によれば、電子線誘導電流の電界に対する
依存関係を用いて、位置合せ用の特殊形状を見つける。
に誘導される電流を監視する。すなわち、ウェハ全体を
電子線で走査したときに生じる電流の変化が、デバイス
構造や接合や位置合せマークなどの半導体装置のための
領域である特殊形状を含む下層構造を描き出す。電子線
走査はコンピュータ制御され、かつ製造の進行につれて
特殊形状の位置も知られるので、電子線の位置を特殊形
状と相関させることができる。電子線の衝突がない場
合、抵抗を流れる電流はほぼゼロである。ウェハ自体が
導体として働き、上層のレジストが絶縁体として働く。
高エネルギーの電子が絶縁体内に貫通すると、電子−正
孔対が生成することになる。即ちキャリアの漂遊（ドリ
フト）／拡散が電流として検出できる。この電流を本明
細書では電子線誘導電流と呼ぶ。この電流は、どれだけ
の担体が絶縁体を離れて再結合または捕捉される迄の関
数である。これは、絶縁体中の電界によって決まる。し
たがって、この誘導電流は、絶縁体内の電界に強く依存
する。本発明によれば、電子線誘導電流の電界に対する
依存関係を用いて、位置合せ用の特殊形状を見つける。
具体的に言うと、本発明によれば、ウェハを覆う絶縁層
の上面に薄い導電性の膜を付着させて、電流検出のため
に電界を生成させる。ウェハ自体が対向電極として働
く。すなわち、膜とウェハの間に電圧をかけ、そしてル
ープ内に電流計が導入される。電子線で表面を走査する
とき、電子線はウェハ内の特殊形状にぶつかる。この特
殊形状、即ち位置合わせマークとして選定された半導体
領域のための領域は、必然的に、絶縁体中の電界の強さ
をある程度変化させ、電流の変化として表わされる。こ
の電界の強さの変化は、絶縁体から幾何的特殊形状まで
の距離、あるいはデバイスの材料接合部を形成する領域
の有無に依存する。したがって、こうした特殊形状を表
わす信号が、はっきり検出される。位置合せマークが深
い所に埋まっているときは、より高い電圧をかけさえす
ればよいので、このような検出技術は、位置合せマーク
の上面に付着された層の厚さでスケーリングされる。マ
ークの上の層で２次電子が消失してもさしつかえはな
い。
の上面に薄い導電性の膜を付着させて、電流検出のため
に電界を生成させる。ウェハ自体が対向電極として働
く。すなわち、膜とウェハの間に電圧をかけ、そしてル
ープ内に電流計が導入される。電子線で表面を走査する
とき、電子線はウェハ内の特殊形状にぶつかる。この特
殊形状、即ち位置合わせマークとして選定された半導体
領域のための領域は、必然的に、絶縁体中の電界の強さ
をある程度変化させ、電流の変化として表わされる。こ
の電界の強さの変化は、絶縁体から幾何的特殊形状まで
の距離、あるいはデバイスの材料接合部を形成する領域
の有無に依存する。したがって、こうした特殊形状を表
わす信号が、はっきり検出される。位置合せマークが深
い所に埋まっているときは、より高い電圧をかけさえす
ればよいので、このような検出技術は、位置合せマーク
の上面に付着された層の厚さでスケーリングされる。マ
ークの上の層で２次電子が消失してもさしつかえはな
い。
本発明によれば、特殊形状の位置が決まり、システムが
適切に位置合せされると、薄い金属膜を通したパターン
の書込みが直ちに始まる。レジストを現像する前に、化
学的手段によって金属膜を除去しさえすればよく、その
後の処理はそれ自体通常のルーチンを続行する。また、
現在までに知られている現像工程では、現像剤をその場
で使用して、導体層、たとえばアルミニウムが除去でき
る。したがって、本発明を実施するのに、追加のステッ
プは不要である。
適切に位置合せされると、薄い金属膜を通したパターン
の書込みが直ちに始まる。レジストを現像する前に、化
学的手段によって金属膜を除去しさえすればよく、その
後の処理はそれ自体通常のルーチンを続行する。また、
現在までに知られている現像工程では、現像剤をその場
で使用して、導体層、たとえばアルミニウムが除去でき
る。したがって、本発明を実施するのに、追加のステッ
プは不要である。
E.実施例 第１図は、本発明の原理を示す概略図である。
第１図には、一般にシリコン基板12からなり、その中に
特殊形状が加工されている、半導体ウエハ10の一部分を
示す。このトレンチ即ち特殊形状が、位置合わせ用トレ
ンチとして使用されることが出来る。また、この特殊形
状は、デバイスまたは接合の幾何学的即ち形状的特徴、
たとえば加工中のデバイスの電気的特徴でもよい。好ま
しい実施例では、特殊形状14が、位置合わせ用トレンチ
として使用されると仮定する。ただし、当然のことなが
ら、基板12内の他の形状的特徴も特殊形状として使用で
きる。即ち、基板12内に形成されている種々な形状的特
徴の少なくとも１つを特殊形状として使用し、これを位
置合わせに使用することができる。このように本発明
は、加工中の基板12に既に形成されている、本来位置合
わせマークとして使用されない特殊形状を位置合わせマ
ークとして使用する。図では位置合せ用トレンチ14はシ
リコン基板12内の単一トレンチとして示してあるが、実
際にはウェハ上の様々な位置に一連の位置合せマークが
配置されている。通常、こうした位置合せマークはウェ
ハの隅部に配置される。位置合せ用トレンチ自体が、通
常は一般に互いに垂直な対として配置された、細長く一
般に平行な一連のトレンチとして形成されている。第１
図は、デバイス加工の準備段階にあるウェハを示してい
る。シリコン基板12の上面に、絶縁体16、通常は電子線
フォトレジストなどが付着されている。本発明の一態様
によれば、絶縁層16上に薄い導体層18、通常は金属膜を
付着する。次に、ウェハ12及び金属層18を電圧源20に接
続する。この回路内に電流計22を配置する。
特殊形状が加工されている、半導体ウエハ10の一部分を
示す。このトレンチ即ち特殊形状が、位置合わせ用トレ
ンチとして使用されることが出来る。また、この特殊形
状は、デバイスまたは接合の幾何学的即ち形状的特徴、
たとえば加工中のデバイスの電気的特徴でもよい。好ま
しい実施例では、特殊形状14が、位置合わせ用トレンチ
として使用されると仮定する。ただし、当然のことなが
ら、基板12内の他の形状的特徴も特殊形状として使用で
きる。即ち、基板12内に形成されている種々な形状的特
徴の少なくとも１つを特殊形状として使用し、これを位
置合わせに使用することができる。このように本発明
は、加工中の基板12に既に形成されている、本来位置合
わせマークとして使用されない特殊形状を位置合わせマ
ークとして使用する。図では位置合せ用トレンチ14はシ
リコン基板12内の単一トレンチとして示してあるが、実
際にはウェハ上の様々な位置に一連の位置合せマークが
配置されている。通常、こうした位置合せマークはウェ
ハの隅部に配置される。位置合せ用トレンチ自体が、通
常は一般に互いに垂直な対として配置された、細長く一
般に平行な一連のトレンチとして形成されている。第１
図は、デバイス加工の準備段階にあるウェハを示してい
る。シリコン基板12の上面に、絶縁体16、通常は電子線
フォトレジストなどが付着されている。本発明の一態様
によれば、絶縁層16上に薄い導体層18、通常は金属膜を
付着する。次に、ウェハ12及び金属層18を電圧源20に接
続する。この回路内に電流計22を配置する。
第１図に示すように、加工中に電子線でウェハの上面全
体を走査すると、位置合せマーク14を含む下層構造の形
状が描き出される。電子線走査・制御技術は周知であ
り、ここで論じる必要はない。電子線が衝突しない場
合、第１図に示した回路中の電流は、ウェハ12を含む絶
縁体の全体でほぼゼロである。印加電圧を適切に設定す
ると、電子線からの高エネルギー電子によって生成した
電子−正孔対が増幅され、絶縁体16中を漂遊する。絶縁
体内でのこれらの担体の漂遊／拡散によって電流が生
じ、それを電流計22で検出できる。この電流は電子線走
査で誘導されたものである。この電子線誘導電流は、絶
縁体16を離れて再結合または捕捉される担体の数の関数
である。これは絶縁体内の電界に依存し、したがって電
流は絶縁体内の電界に依存する。
体を走査すると、位置合せマーク14を含む下層構造の形
状が描き出される。電子線走査・制御技術は周知であ
り、ここで論じる必要はない。電子線が衝突しない場
合、第１図に示した回路中の電流は、ウェハ12を含む絶
縁体の全体でほぼゼロである。印加電圧を適切に設定す
ると、電子線からの高エネルギー電子によって生成した
電子−正孔対が増幅され、絶縁体16中を漂遊する。絶縁
体内でのこれらの担体の漂遊／拡散によって電流が生
じ、それを電流計22で検出できる。この電流は電子線走
査で誘導されたものである。この電子線誘導電流は、絶
縁体16を離れて再結合または捕捉される担体の数の関数
である。これは絶縁体内の電界に依存し、したがって電
流は絶縁体内の電界に依存する。
第１図に示すように、絶縁体16上に薄い導電体18、一般
に導電性金属を付着させる。ウェハ基板12が、対向電極
として働き、導体18が１次電極として働く。膜18とウェ
ハ12の間に電圧源20からの電圧をかけることにより、電
流計22または他の電流検出装置、プロッタあるいはコン
ピュータ・インターフェースを使って、絶縁体16内での
電界の強さの変化を電流の変化としてプロットすること
ができる。既知の電子線の位置と相関させることによ
り、位置決めが実現できる。
に導電性金属を付着させる。ウェハ基板12が、対向電極
として働き、導体18が１次電極として働く。膜18とウェ
ハ12の間に電圧源20からの電圧をかけることにより、電
流計22または他の電流検出装置、プロッタあるいはコン
ピュータ・インターフェースを使って、絶縁体16内での
電界の強さの変化を電流の変化としてプロットすること
ができる。既知の電子線の位置と相関させることによ
り、位置決めが実現できる。
第２図は、電子線で位置合せマークの上を走査したとき
の、電流計22からの電流をプロットしたものである。図
のように、位置合せマーク14の近傍で電流の変化が起こ
る。電子線の方向制御は非常に精確なので、電流の変化
をウェハ上の電子線の位置の関数としてプロットするこ
とができる。こうすることにより、一度位置合せマーク
が検出されると、同じ位置合せ点から電子線が書込みを
始めることが可能になる。
の、電流計22からの電流をプロットしたものである。図
のように、位置合せマーク14の近傍で電流の変化が起こ
る。電子線の方向制御は非常に精確なので、電流の変化
をウェハ上の電子線の位置の関数としてプロットするこ
とができる。こうすることにより、一度位置合せマーク
が検出されると、同じ位置合せ点から電子線が書込みを
始めることが可能になる。
位置合せマークをエッチングしたシリコン・ウェハの上
面に、５μｍのポリイミドを被覆した。その上に厚さ15
0Åのアルミニウムを付着させた。ポリイミドの両端間
に350Vの電圧をかけた。電子線で金属層の表面を走査
し、電子線が位置合せ用トレンチを走査したときの電子
線誘導電流を観測した。
面に、５μｍのポリイミドを被覆した。その上に厚さ15
0Åのアルミニウムを付着させた。ポリイミドの両端間
に350Vの電圧をかけた。電子線で金属層の表面を走査
し、電子線が位置合せ用トレンチを走査したときの電子
線誘導電流を観測した。
自明のことながら、この技術を用いる場合、検出は位置
合せマークの上面に付着された層の厚さ、すなわち絶縁
体16の厚さの関数となるので、スケーリングが必要であ
る。位置合せマークが深い所に埋めこまれている場合
は、電圧源20からより高い電圧が必要となる。しかし、
この技術を用いると、マークの上の層中での後方散乱電
子の喪失に関する従来技術の問題点は重要でなくなる。
合せマークの上面に付着された層の厚さ、すなわち絶縁
体16の厚さの関数となるので、スケーリングが必要であ
る。位置合せマークが深い所に埋めこまれている場合
は、電圧源20からより高い電圧が必要となる。しかし、
この技術を用いると、マークの上の層中での後方散乱電
子の喪失に関する従来技術の問題点は重要でなくなる。
この技術は、第１図に示した所まで加工した半導体デバ
イスの製造に特に適している。この製造段階、すなわち
絶縁層の電界がかかる部分であるフォトレジスト層に直
接電子線が衝突する段階は、よく出会うものである。こ
の状況で、位置合せマークを見つけた後、ユーザは直ち
に検出した位置合せマークを基準点として使って、薄い
金属膜を通してパターンの書込みを開始することができ
る。レジスト層16の現像前に、エッチングその他周知の
技術などの化学的技術によって金属膜を簡単に除去す
る。続いて、通常通り次のフォトレジストの処理に進
み、上記の工程を繰り返す。
イスの製造に特に適している。この製造段階、すなわち
絶縁層の電界がかかる部分であるフォトレジスト層に直
接電子線が衝突する段階は、よく出会うものである。こ
の状況で、位置合せマークを見つけた後、ユーザは直ち
に検出した位置合せマークを基準点として使って、薄い
金属膜を通してパターンの書込みを開始することができ
る。レジスト層16の現像前に、エッチングその他周知の
技術などの化学的技術によって金属膜を簡単に除去す
る。続いて、通常通り次のフォトレジストの処理に進
み、上記の工程を繰り返す。
位置合せ専用の金属膜を付着する必要をなくして、この
技術をさらに簡単にすることができる。すなわち、製造
技術によっては、上面の導体層を使用して、電子線露出
中にレジストの帯電を防止するものがある。したがっ
て、この上層の導体を本方法にもとづく導体層として直
接使用することができる。放電導体材料の代表例は、15
0ÅのAlである。
技術をさらに簡単にすることができる。すなわち、製造
技術によっては、上面の導体層を使用して、電子線露出
中にレジストの帯電を防止するものがある。したがっ
て、この上層の導体を本方法にもとづく導体層として直
接使用することができる。放電導体材料の代表例は、15
0ÅのAlである。
製造工程によっては、電子線誘導電流の検出に不適な、
すなわち検出に必要な感度をもたらさないフォトレジス
トを使用するものがある。レジストによって生成される
担体の移動度が低すぎる場合や、過剰の電荷が捕捉され
る場合にそうしたことが起こる。こうした場合、電子線
位置合せマークの領域だけに電子線誘導電流特性が最適
の絶縁体を使用し、ウェハの残りの部分は単にフォトレ
ジストで覆う。そうするには、余分の位置合せが重要で
はない光マスキング・ステップを採用する。このステッ
プでは、位置合せマークの上の領域は、単に一般的な方
法で覆う。
すなわち検出に必要な感度をもたらさないフォトレジス
トを使用するものがある。レジストによって生成される
担体の移動度が低すぎる場合や、過剰の電荷が捕捉され
る場合にそうしたことが起こる。こうした場合、電子線
位置合せマークの領域だけに電子線誘導電流特性が最適
の絶縁体を使用し、ウェハの残りの部分は単にフォトレ
ジストで覆う。そうするには、余分の位置合せが重要で
はない光マスキング・ステップを採用する。このステッ
プでは、位置合せマークの上の領域は、単に一般的な方
法で覆う。
光学手段を利用する際、位置合せマークが肉眼で見え、
したがって、ユーザは、相互接続線を備えた電子線マー
キング・パターンを含むマスクを大雑把に揃えるだけで
よい。相互接続線により、多数の点で電圧バイアスをか
ける必要がなくなるので、本発明の実施が簡単になる。
良好な電子線誘導電流特性をもつ絶縁体と、その上面の
導体膜は、画定された領域でポジディブである。ウェハ
の残りの部分はPMMAなど標準の電子線レジストで覆う。
露出後に電子線フォトレジストを現像し、金属その他の
絶縁体を化学的技術で除去する。絶縁体、光レジスト、
及び電子線レジストの特性に応じて、この状況で、電子
線位置合せに適切な状況に達する前に２つの光マスキン
グ・ステップを適用する必要のある場合もある。
したがって、ユーザは、相互接続線を備えた電子線マー
キング・パターンを含むマスクを大雑把に揃えるだけで
よい。相互接続線により、多数の点で電圧バイアスをか
ける必要がなくなるので、本発明の実施が簡単になる。
良好な電子線誘導電流特性をもつ絶縁体と、その上面の
導体膜は、画定された領域でポジディブである。ウェハ
の残りの部分はPMMAなど標準の電子線レジストで覆う。
露出後に電子線フォトレジストを現像し、金属その他の
絶縁体を化学的技術で除去する。絶縁体、光レジスト、
及び電子線レジストの特性に応じて、この状況で、電子
線位置合せに適切な状況に達する前に２つの光マスキン
グ・ステップを適用する必要のある場合もある。
この技術は、後方散乱電子の存在を幾何形状の関数とし
て検出するだけで、先行技術で実現される解像度よりも
大きな解像度をもたらす。
て検出するだけで、先行技術で実現される解像度よりも
大きな解像度をもたらす。
自明のことながら、本発明の基本的範囲から逸脱せず
に、本発明に変更を加えることができる。
に、本発明に変更を加えることができる。
F.発明の効果 上述のように本発明によれば、位置合わせ専用のパター
ンを使用せずに、基板内に既に形成されている種々な形
状的特徴を特殊形状として使用して位置合わせ出来るの
で、位置合わせ専用パターンが不要となり、これのため
の広い面積を不要と出来る方法及び装置が実現される。
ンを使用せずに、基板内に既に形成されている種々な形
状的特徴を特殊形状として使用して位置合わせ出来るの
で、位置合わせ専用パターンが不要となり、これのため
の広い面積を不要と出来る方法及び装置が実現される。
第１図は、本発明の態様を示す、ウェハの一部分の概略
側面図である。 第２図は、電子線で位置合せマークなどの特殊形状を走
査するときの電流と走査距離との関係を示すグラフであ
る。
側面図である。 第２図は、電子線で位置合せマークなどの特殊形状を走
査するときの電流と走査距離との関係を示すグラフであ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨージ・アンソニイ・サイ‐ハラツ アメリカ合衆国ニユーヨーク州マウント・ キスコ、テインバー・リツヂ26番地 (56)参考文献 特開 昭49−58776（ＪＰ，Ａ) 特開 昭58−180022（ＪＰ，Ａ) 特開 昭60−178623（ＪＰ，Ａ)
Claims (2)
- 【請求項１】表面内に半導体装置のための領域が形成さ
れている半導体ウエハの表面にフォトレジスト層を付着
し、 該フォトレジスト層上に導体層を付着し、 上記半導体装置のための領域のうち、電子ビームの照射
時に上記フォトレジスト層中の電界の強さを変化させる
領域を位置合わせマークとして選定して、上記導体層及
び上記半導体ウエハの間に電圧を印加し、電子ビームを
上記導体層の上で移動させ、 上記電子ビームが照射されたときに、上記半導体ウエハ
の表面内の上記位置合わせマークとして選定された領域
に起因して上記フォトレジスト層を流れる電流の変化を
検出することを含む上記半導体ウエハの表面内の上記位
置合わせマークとして選定された領域の位置を検出する
方法。 - 【請求項２】表面内に半導体装置のための領域が形成さ
れている半導体ウエハ、該半導体ウエハの表面上に付着
されたフォトレジスト層及び該フォトレジスト層上に付
着された導体層を有し、そして上記半導体装置のための
領域のうち、電子ビームの照射時に上記フォトレジスト
層中の電界の強さを変化させる領域を位置合わせマーク
として選定された上記半導体装置の、上記半導体ウエハ
及び上記導体層の間に電圧を印加する回路と、 上記導体層に対して電子ビームを走査させる電子ビーム
走査手段と、 上記電子ビームが照射されたときに、上記半導体ウエハ
の表面内の上記位置合わせマークとして選定された領域
に起因して上記フォトレジスト層を流れる電流の変化を
検出する手段を含む上記半導体ウエハの表面内の上記位
置合わせマークとして選定された領域の位置を検出する
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US196397 | 1988-05-20 | ||
| US07/196,397 US4871919A (en) | 1988-05-20 | 1988-05-20 | Electron beam lithography alignment using electric field changes to achieve registration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0222809A JPH0222809A (ja) | 1990-01-25 |
| JPH0719743B2 true JPH0719743B2 (ja) | 1995-03-06 |
Family
ID=22725239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066421A Expired - Lifetime JPH0719743B2 (ja) | 1988-05-20 | 1989-03-20 | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4871919A (ja) |
| EP (1) | EP0342316B1 (ja) |
| JP (1) | JPH0719743B2 (ja) |
| DE (1) | DE68915049T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02231708A (ja) * | 1989-03-06 | 1990-09-13 | Fujitsu Ltd | 半導体装置の位置合わせマーク検出方法及び装置 |
| IT1235796B (it) * | 1989-09-11 | 1992-10-26 | Josb S P A | Macchina utensile a sostituzione automatica di "attuatori multifunzione" per eseguire automaticamente una sequenza di operazioni diverse, in particolare per l'installazione di organi di collegamento per l'assemblaggio di sottoinsiemi meccanici quali strutture aeronautiche, automobilistiche, nautiche ecc |
| CA2038012A1 (en) * | 1990-03-14 | 1991-09-15 | Hideki Shimizu | Oxide superconductor lamination and method of manufacturing the same |
| US5053699A (en) * | 1990-05-25 | 1991-10-01 | Texas Instruments Incorporated | Scanning electron microscope based parametric testing method and apparatus |
| US5703373A (en) * | 1995-11-03 | 1997-12-30 | The United States Of America As Represented By The Secretary Of The Navy | Alignment fiducial for improving patterning placement accuracy in e-beam masks for x-ray lithography |
| US6008060A (en) * | 1998-04-14 | 1999-12-28 | Etec Systems, Inc. | Detecting registration marks with a low energy electron beam |
| US6243209B1 (en) | 1999-05-20 | 2001-06-05 | Etec Systems, Inc. | Method and apparatus for providing rectangular shape array of light beams |
| DE10142593B4 (de) | 2001-08-31 | 2005-07-14 | Infineon Technologies Ag | Verfahren zur gegenseitigen Justierung von Strukturen auf einer Mehrebenen-Phasenschiebemaske |
| DE10142592C2 (de) * | 2001-08-31 | 2003-07-10 | Infineon Technologies Ag | Verfahren zur Justierung und Belichtung der zweiten Ebene einer Phasenschiebemaske |
| JP3790215B2 (ja) * | 2002-12-26 | 2006-06-28 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
| JP5965345B2 (ja) * | 2013-03-29 | 2016-08-03 | 住友重機械イオンテクノロジー株式会社 | イオン注入装置のための高電圧電極の絶縁構造および高電圧絶縁方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3580749A (en) * | 1968-11-13 | 1971-05-25 | Westinghouse Electric Corp | Method and apparatus for selective etching of insulating layers |
| US3710101A (en) * | 1970-10-06 | 1973-01-09 | Westinghouse Electric Corp | Apparatus and method for alignment of members to electron beams |
| US3879613A (en) * | 1971-12-13 | 1975-04-22 | Philips Corp | Methods of manufacturing semiconductor devices |
| US3811069A (en) * | 1972-06-20 | 1974-05-14 | Westinghouse Electric Corp | Signal stabilization of an alignment detection device |
| US3832561A (en) * | 1973-10-01 | 1974-08-27 | Westinghouse Electric Corp | Method and apparatus for electron beam alignment with a substrate by schottky barrier contacts |
| US3849659A (en) * | 1973-09-10 | 1974-11-19 | Westinghouse Electric Corp | Alignment of a patterned electron beam with a member by electron backscatter |
| US4008402A (en) * | 1974-07-18 | 1977-02-15 | Westinghouse Electric Corporation | Method and apparatus for electron beam alignment with a member by detecting X-rays |
| US4238686A (en) * | 1979-09-05 | 1980-12-09 | Bell Telephone Laboratories, Incorporated | Method of analyzing localized nonuniformities in luminescing materials |
| US4407933A (en) * | 1981-06-11 | 1983-10-04 | Bell Telephone Laboratories, Incorporated | Alignment marks for electron beam lithography |
| JPS58130525A (ja) * | 1982-01-28 | 1983-08-04 | Sanyo Electric Co Ltd | 電子ビ−ム露光における位置合せ法 |
| JPS58180022A (ja) * | 1982-04-14 | 1983-10-21 | Sanyo Electric Co Ltd | 電子ビ−ム露光における位置合せ方法 |
-
1988
- 1988-05-20 US US07/196,397 patent/US4871919A/en not_active Expired - Fee Related
-
1989
- 1989-02-23 EP EP89103136A patent/EP0342316B1/en not_active Expired - Lifetime
- 1989-02-23 DE DE68915049T patent/DE68915049T2/de not_active Expired - Fee Related
- 1989-03-20 JP JP1066421A patent/JPH0719743B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0342316B1 (en) | 1994-05-04 |
| EP0342316A2 (en) | 1989-11-23 |
| US4871919A (en) | 1989-10-03 |
| DE68915049T2 (de) | 1994-11-17 |
| JPH0222809A (ja) | 1990-01-25 |
| DE68915049D1 (de) | 1994-06-09 |
| EP0342316A3 (en) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3892565B2 (ja) | パターン形成方法 | |
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| JPH0719743B2 (ja) | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 | |
| US5770336A (en) | Lithography mask and fabrication method thereof | |
| US3874916A (en) | Mask alignment system for electron beam pattern generator | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JP4023262B2 (ja) | アライメント方法、露光方法、露光装置およびマスクの製造方法 | |
| JPS6246976B2 (ja) | ||
| US6008060A (en) | Detecting registration marks with a low energy electron beam | |
| US6118128A (en) | Alignment mark for electron beam lithography | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| US5650629A (en) | Field-symmetric beam detector for semiconductors | |
| US6821693B2 (en) | Method for adjusting a multilevel phase-shifting mask or reticle | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2822938B2 (ja) | 重ね合わせ精度の測定方法 | |
| JP3004240B2 (ja) | 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法 | |
| JPS62241338A (ja) | パタ−ン形成方法 | |
| KR970011654B1 (ko) | 선폭 측정용 측정마크 형성방법 | |
| JP2000348997A (ja) | フィデュシャルマーク、それを有する荷電粒子線露光装置及び半導体デバイス製造方法 | |
| JPS6252850B2 (ja) | ||
| JPH11317345A (ja) | 微細パターンの転写加工方法 | |
| JPS607131A (ja) | パタ−ン形成方法 | |
| US6799312B1 (en) | Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making | |
| JPH04258110A (ja) | Ｘ線露光装置及びｘ線露光方法 |