JPS58180022A - 電子ビ−ム露光における位置合せ方法 - Google Patents
電子ビ−ム露光における位置合せ方法Info
- Publication number
- JPS58180022A JPS58180022A JP6289982A JP6289982A JPS58180022A JP S58180022 A JPS58180022 A JP S58180022A JP 6289982 A JP6289982 A JP 6289982A JP 6289982 A JP6289982 A JP 6289982A JP S58180022 A JPS58180022 A JP S58180022A
- Authority
- JP
- Japan
- Prior art keywords
- pgma17
- electron
- shaped groove
- irradiated
- electron beams
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子ビーム露光における位置合せ方法（Ｃ関す
る。
る。
半導体基板上に直接パターンを描画し、デバイスを作成
する直接露光法においては、基板上に基準とがるマーク
を形成し、そのマークを検出して、各プロセスのリング
ラフイーの位置合わせを行かプている。その結果、半導
体基板上に形成する素子が微細化するにし九が）て、上
記の合わせ精度が間ＩＩＡｖｃなりてくる。
する直接露光法においては、基板上に基準とがるマーク
を形成し、そのマークを検出して、各プロセスのリング
ラフイーの位置合わせを行かプている。その結果、半導
体基板上に形成する素子が微細化するにし九が）て、上
記の合わせ精度が間ＩＩＡｖｃなりてくる。
従来の一般に用いられている位置合わせ方法は、第１Ｆ
Ｉ！Ｊに示すように半導体１板又は、第ルベルのプロセ
ス終了後の基板（１３上に凹溝（２１を形成し、その上
にレジスト（３）等をスピンコードし九状態で、凹溝（
２）をマークとして電子ビームで走査し、反射電子収率
の変化からエッヂ位置を紹定するものである。凹溝（２
）の深さは１声ｇ１１〜２戸麿程度であり、その上にレ
ジスト（３）をスピンコードすると、凹溝（２）部分の
レジスト（３）のプロファイルと基板（ＩＩ上の溝（２
）のプロファイルが興なりてしまう。そのため反射電子
を測定する方法では、エッチ位置がずれてしオうことが
ある。さらに、１μ廂以上のレジス） （３７をコート
すると、凹溝（２）が埋れてしまい、エッヂ位置の検出
が困難になる場合がある。
Ｉ！Ｊに示すように半導体１板又は、第ルベルのプロセ
ス終了後の基板（１３上に凹溝（２１を形成し、その上
にレジスト（３）等をスピンコードし九状態で、凹溝（
２）をマークとして電子ビームで走査し、反射電子収率
の変化からエッヂ位置を紹定するものである。凹溝（２
）の深さは１声ｇ１１〜２戸麿程度であり、その上にレ
ジスト（３）をスピンコードすると、凹溝（２）部分の
レジスト（３）のプロファイルと基板（ＩＩ上の溝（２
）のプロファイルが興なりてしまう。そのため反射電子
を測定する方法では、エッチ位置がずれてしオうことが
ある。さらに、１μ廂以上のレジス） （３７をコート
すると、凹溝（２）が埋れてしまい、エッヂ位置の検出
が困難になる場合がある。
本発明は、このような欠点を除去しようとするもので、
半導体基板上にＶ字形の溝を形成し、レジストをコート
した状態で、このＶ字形溝を電子ビームで走査し、１板
への吸収電流の変化を測定して、溝位置を検出しようと
するものである。
半導体基板上にＶ字形の溝を形成し、レジストをコート
した状態で、このＶ字形溝を電子ビームで走査し、１板
への吸収電流の変化を測定して、溝位置を検出しようと
するものである。
以’Ｈに第２図以降な参照しつつ本発明の一実施例につ
いて詳述する。直径５インチ、厚さ４００声ｍ、結晶方
位（１００）のシリコンクエファー＋１１７の表面に０
．５声清の膜厚の酸化膜１υを成長せしめ、更にこの酸
化Ｓｌ上Ｉ／ｃ電子ビーム用ポジ型レしス）ＦＢＭ（ダ
イキン工業株式会社製）餞をａ６μｍの膜厚でスピンコ
ードｌ、、、１４０℃、５０分間クリーンオープン中で
プリベークした後、ラスクスキャン型峨子ビーム露光装
置を用いて良さ２００μｍｓＷ中１μｍの十字マークを
クエファ−ＩＩ（１の周辺部５ケ所に４光（１３シた（
第２図］。この時のυｒｊＡ亀圧は１０Ｋｖ、露光駄は
４．５Ｘ１０７ Ｃ／、でありた。続いてＭＩＢＫとＩ
ＰＡとの組成比１：１５０の現像液で９０秒１現像し、
工ＰＡで６０秒間リンスした後９０℃、６０分句クリー
ンオープン中でポストベークしてレジストパターンＩを
得る（第６図）。次にこのレジストパターンｕ４１をマ
スクとして酸化膜συを平行平板型プラズマエツチング
装置でエツチングしてこの酸化１１１（ＩＩＫ十字マー
クのパターン０５１を形成する（第４図］、この時のエ
ツチング条件は、エツチングガスはＣＦ４＋Ｈ２（４憾
）で出力２００Ｗ、圧力α５Ｔｏｒｒ、エツチング時宜
は５分間であった。
いて詳述する。直径５インチ、厚さ４００声ｍ、結晶方
位（１００）のシリコンクエファー＋１１７の表面に０
．５声清の膜厚の酸化膜１υを成長せしめ、更にこの酸
化Ｓｌ上Ｉ／ｃ電子ビーム用ポジ型レしス）ＦＢＭ（ダ
イキン工業株式会社製）餞をａ６μｍの膜厚でスピンコ
ードｌ、、、１４０℃、５０分間クリーンオープン中で
プリベークした後、ラスクスキャン型峨子ビーム露光装
置を用いて良さ２００μｍｓＷ中１μｍの十字マークを
クエファ−ＩＩ（１の周辺部５ケ所に４光（１３シた（
第２図］。この時のυｒｊＡ亀圧は１０Ｋｖ、露光駄は
４．５Ｘ１０７ Ｃ／、でありた。続いてＭＩＢＫとＩ
ＰＡとの組成比１：１５０の現像液で９０秒１現像し、
工ＰＡで６０秒間リンスした後９０℃、６０分句クリー
ンオープン中でポストベークしてレジストパターンＩを
得る（第６図）。次にこのレジストパターンｕ４１をマ
スクとして酸化膜συを平行平板型プラズマエツチング
装置でエツチングしてこの酸化１１１（ＩＩＫ十字マー
クのパターン０５１を形成する（第４図］、この時のエ
ツチング条件は、エツチングガスはＣＦ４＋Ｈ２（４憾
）で出力２００Ｗ、圧力α５Ｔｏｒｒ、エツチング時宜
は５分間であった。
その後、レジスＨａを酸素プラズマで除去し、酸化ａｌ
ｌｌｌｔ’マスクとしてＶ５コン基板＠をエツチングし
て該１板ｆｉｌｌの結晶軸方向に応じてエツチング速度
が異なる現象に依りてＶ字形のエツチング溝ｔｉｅを形
成する（第５図）、この時用いるエツチング液の組成は
、４モル喚カテコール、４６４モル鳴エチレンジアミン
、４９６モル憾水であり、液温５０℃で２分間エツチン
グを行った。このＶ字形溝１６１の断面形状は深さ２声
清、上部の巾２．８戸清でありた。次に酸化膜συを酸
素プラズマにて除去してシリコンム板叫表面１ｋＮ出し
た後、基板叫表面に電子と一会用ネガ型しジス）ＰＧＭ
Ａαｎを厚き１声渭スピンコードした（Ｉｆ！、６図）
。
ｌｌｌｔ’マスクとしてＶ５コン基板＠をエツチングし
て該１板ｆｉｌｌの結晶軸方向に応じてエツチング速度
が異なる現象に依りてＶ字形のエツチング溝ｔｉｅを形
成する（第５図）、この時用いるエツチング液の組成は
、４モル喚カテコール、４６４モル鳴エチレンジアミン
、４９６モル憾水であり、液温５０℃で２分間エツチン
グを行った。このＶ字形溝１６１の断面形状は深さ２声
清、上部の巾２．８戸清でありた。次に酸化膜συを酸
素プラズマにて除去してシリコンム板叫表面１ｋＮ出し
た後、基板叫表面に電子と一会用ネガ型しジス）ＰＧＭ
Ａαｎを厚き１声渭スピンコードした（Ｉｆ！、６図）
。
このように■字形溝Ｗｅを有するクエファ−−をＷ５７
図に示す如く４子ビール露光用カセットＶＣ装粗し、電
子ビームにて走査照射する。この第７図に於て、■はレ
ジスト計画に接する露光基準面を＃４成している前面板
、シυはクエファー明の裏面な押λる押え板で、これ等
の前面板翰、及び押え板（２１Ｉはアルミナでコートキ
れたマグネシウム合金から成っている。そして押え板Ｑ
υにクエファー圓と導通をとる為の燐青銅針＠を通す為
の直径５ｍ程度の小孔（２〜が穿たれている。
図に示す如く４子ビール露光用カセットＶＣ装粗し、電
子ビームにて走査照射する。この第７図に於て、■はレ
ジスト計画に接する露光基準面を＃４成している前面板
、シυはクエファー明の裏面な押λる押え板で、これ等
の前面板翰、及び押え板（２１Ｉはアルミナでコートキ
れたマグネシウム合金から成っている。そして押え板Ｑ
υにクエファー圓と導通をとる為の燐青銅針＠を通す為
の直径５ｍ程度の小孔（２〜が穿たれている。
而して第７図に示した状態で、１０に８Ｖで加速された
電子ビームで電子ビームレジストＰＨＭＡ（１７１を走
査照射する。ＩＱＫθＶで加速され九電子ビームのＰＧ
ＭＡ（１７１中での飛程は約１５μｍでＰＧＭＡ１１７
１（７）軍みより大であるノテ、ＰＧＭＡ［１７１に照
射さ八た電子は第８図に示す如くシリコンクエツアー曲
に連する。その結果、燐青銅針のを介して吸収電流が流
れる。この吸収電流はＰＧＭＡ面の積厚が一定であるの
で電子ビームを走査しても殆ど實ｆヒしないが、電子ビ
ームが７字形溝１ｅの箇所を照射し九時は第８図から明
らかなようにその箇所のＰＧＭＡσ７）の■みが電子の
飛程より厚くなるので、照射電子の殆どはりツコンクエ
ファー＠Ｃ−＊で達せず、その結果、その時の吸収ｗＬ
流は急減する。
電子ビームで電子ビームレジストＰＨＭＡ（１７１を走
査照射する。ＩＱＫθＶで加速され九電子ビームのＰＧ
ＭＡ（１７１中での飛程は約１５μｍでＰＧＭＡ１１７
１（７）軍みより大であるノテ、ＰＧＭＡ［１７１に照
射さ八た電子は第８図に示す如くシリコンクエツアー曲
に連する。その結果、燐青銅針のを介して吸収電流が流
れる。この吸収電流はＰＧＭＡ面の積厚が一定であるの
で電子ビームを走査しても殆ど實ｆヒしないが、電子ビ
ームが７字形溝１ｅの箇所を照射し九時は第８図から明
らかなようにその箇所のＰＧＭＡσ７）の■みが電子の
飛程より厚くなるので、照射電子の殆どはりツコンクエ
ファー＠Ｃ−＊で達せず、その結果、その時の吸収ｗＬ
流は急減する。
ｘネにイー１０ＫｅＶ、電ｆｉ＠５０ｎＡ、ビーム径α
２５声ｍの電子ビームでＶ字形溝αＧを走査し九時の吸
収電流の波形を第９図＃ｌ）に示ＴｅＶ字形ｓｕｅ走査
は’ ／ ６７ ＩＩＩ Ｘテップ”ｔ’ｌｉｌ波数４
０ＭＨｆＣ’シシ％平均化処理を行なりたもので壱る。
２５声ｍの電子ビームでＶ字形溝αＧを走査し九時の吸
収電流の波形を第９図＃ｌ）に示ＴｅＶ字形ｓｕｅ走査
は’ ／ ６７ ＩＩＩ Ｘテップ”ｔ’ｌｉｌ波数４
０ＭＨｆＣ’シシ％平均化処理を行なりたもので壱る。
その信号を微分化処理し念ものを第９図（ハ）に示Ｔ０
この図よりｖ字形溝０υの中心は、微分化処理を行なう
ことによりて明らかに検出できた。
この図よりｖ字形溝０υの中心は、微分化処理を行なう
ことによりて明らかに検出できた。
上記した方法で２μｍうイン＆４μｍスペースをりリコ
ンクエファー上に描画し、その時の精度を光波干渉式座
標測定機ランパス（日本光学株式会社製）を測定した。
ンクエファー上に描画し、その時の精度を光波干渉式座
標測定機ランパス（日本光学株式会社製）を測定した。
その結果、スペースの平均値は２．０１戸ｍ１標準偏差
は１０２声ｍでシフ九。
は１０２声ｍでシフ九。
一方、従来方法に依る描画の際の精度が、スペースの平
均値は２，０１μ鰐、標準偏差は０．０８声肩でありた
。
均値は２，０１μ鰐、標準偏差は０．０８声肩でありた
。
本発明は以上の説明から明らかな■く、■字形虜を形成
した半導体＆板上に照射する電子ビームの飛程より薄い
膜霞で電子ビームレジストな被着してＶ字形溝の箇所で
の吸収＠流値の変化から位置合せ１に打っているので、
位置合せの精度を高める参が出来る。
した半導体＆板上に照射する電子ビームの飛程より薄い
膜霞で電子ビームレジストな被着してＶ字形溝の箇所で
の吸収＠流値の変化から位置合せ１に打っているので、
位置合せの精度を高める参が出来る。
第１図は現存する位置合せ方法を説明する為の要部の断
面図、第２図乃至第６図は本発明方法に供せらｊ、る試
料の作成工程な示す断面図、第７図は本発明方法、を実
施する際の構成な示す断ｌ１ｌｉ図、第８図は電子ビー
ム照射の際の要部の拡大断面図、ｗ５９図は本発明方法
に依る位置合せの際の波形図であって、 ｔｉｌｌはレ
ジコンクエファー、 ＵＳはＶ字形＝、ｌｌｎは峨子ピ
ームレジス） ＰＧＭＡ％を犬々２５している。 第Ｏ１ 第７図 ０ どζ （口」 第８図
面図、第２図乃至第６図は本発明方法に供せらｊ、る試
料の作成工程な示す断面図、第７図は本発明方法、を実
施する際の構成な示す断ｌ１ｌｉ図、第８図は電子ビー
ム照射の際の要部の拡大断面図、ｗ５９図は本発明方法
に依る位置合せの際の波形図であって、 ｔｉｌｌはレ
ジコンクエファー、 ＵＳはＶ字形＝、ｌｌｎは峨子ピ
ームレジス） ＰＧＭＡ％を犬々２５している。 第Ｏ１ 第７図 ０ どζ （口」 第８図
Claims (1)
- １）合せマークとして用いるＶ字形の溝が形成された半
導体基板上ＩＣ１！子ビームレジスト膜を照射電子ビー
ムの飛程より薄い膜厚で被着した後、該レジスト膜上か
ら電子ビーム照射走査し、該電子ビームの上記半導体基
板への吸収電流を測定してその電流の変化から合せマー
クとしてのＶ字形溝の位置を検出する事に依って位置合
せを行う事を特徴とした゛電子ビーム露光における位置
合せ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6289982A JPS58180022A (ja) | 1982-04-14 | 1982-04-14 | 電子ビ−ム露光における位置合せ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6289982A JPS58180022A (ja) | 1982-04-14 | 1982-04-14 | 電子ビ−ム露光における位置合せ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58180022A true JPS58180022A (ja) | 1983-10-21 |
Family
ID=13213550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6289982A Pending JPS58180022A (ja) | 1982-04-14 | 1982-04-14 | 電子ビ−ム露光における位置合せ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58180022A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222809A (ja) * | 1988-05-20 | 1990-01-25 | Internatl Business Mach Corp <Ibm> | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 |
| JPH09101132A (ja) * | 1995-10-05 | 1997-04-15 | Nec Corp | マーク位置検出方法及びマーク位置検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323280A (en) * | 1976-08-16 | 1978-03-03 | Toshiba Corp | Electoron ray exposure device |
| JPS5512784A (en) * | 1978-07-14 | 1980-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Location mark for electron beam exposure |
-
1982
- 1982-04-14 JP JP6289982A patent/JPS58180022A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323280A (en) * | 1976-08-16 | 1978-03-03 | Toshiba Corp | Electoron ray exposure device |
| JPS5512784A (en) * | 1978-07-14 | 1980-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Location mark for electron beam exposure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222809A (ja) * | 1988-05-20 | 1990-01-25 | Internatl Business Mach Corp <Ibm> | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 |
| JPH09101132A (ja) * | 1995-10-05 | 1997-04-15 | Nec Corp | マーク位置検出方法及びマーク位置検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| van Delft et al. | Hydrogen silsesquioxane/novolak bilayer resist for high aspect ratio nanoscale electron-beam lithography | |
| WO1986001591A1 (en) | Interferometric methods for device fabrication | |
| JPS5948924A (ja) | 電子線露光用位置合せマ−ク | |
| EP0217463B1 (en) | Method of determining an exposure dose of a photosensitive lacquer layer | |
| JPS5811744B2 (ja) | ホトカソ−ド源の製造方法および基体の主面の正確に位置決めした領域を選択照射する装置 | |
| JPS58180022A (ja) | 電子ビ−ム露光における位置合せ方法 | |
| Thompson et al. | Fundamental aspects of electron beam lithography. II. Low‐voltage exposure of negative resists | |
| JP2600434B2 (ja) | レジスト膜欠陥の検出方法 | |
| JP2620952B2 (ja) | 微細パターン形成方法 | |
| JPS607131A (ja) | パタ−ン形成方法 | |
| JP2752022B2 (ja) | 微細パターン形成方法 | |
| JP2822938B2 (ja) | 重ね合わせ精度の測定方法 | |
| JPH05129195A (ja) | 半導体パターン形成方法 | |
| JPH0147009B2 (ja) | ||
| JPS5887823A (ja) | 微細形状の形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| Kenty et al. | Electron beam fabrication of high resolution masks | |
| JPH0425113A (ja) | マーカー形成方法 | |
| JPS59148330A (ja) | 位置合せマ−クの検出方法 | |
| JPS6052026A (ja) | 微細パタ−ンの形成方法 | |
| JPH0416009B2 (ja) | ||
| JPH024247A (ja) | フォトマスクブランクとフォトマスク | |
| JPH0341746A (ja) | パターン検査方法 | |
| JPS61127128A (ja) | 半導体装置の製造方法 | |
| JPS602955A (ja) | ホトマスクの作成方法 |