JPH07193604A - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JPH07193604A JPH07193604A JP1010693A JP1010693A JPH07193604A JP H07193604 A JPH07193604 A JP H07193604A JP 1010693 A JP1010693 A JP 1010693A JP 1010693 A JP1010693 A JP 1010693A JP H07193604 A JPH07193604 A JP H07193604A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- gate
- reference carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ディジタルPSK復調器の出力を評価する装
置での再生基準搬送波のの引き込み位相の状態を人が容
易に判別することができるようにする。 【構成】 復調器の出力と評価装置で発生した出力とを
引き込み、復調器から復調出力において、その位相によ
って交互に現れる論理“0”の状態を利用し、その論理
が低C/N比の場合に復調信号の誤りによって論理
“1”になるので、この場合には、その引き込み位相の
出力をマスクすることによって、正しい再生基準搬送波
の位相をLEDに表示し、引き込まれていない位相が表
示されないようにする。
置での再生基準搬送波のの引き込み位相の状態を人が容
易に判別することができるようにする。 【構成】 復調器の出力と評価装置で発生した出力とを
引き込み、復調器から復調出力において、その位相によ
って交互に現れる論理“0”の状態を利用し、その論理
が低C/N比の場合に復調信号の誤りによって論理
“1”になるので、この場合には、その引き込み位相の
出力をマスクすることによって、正しい再生基準搬送波
の位相をLEDに表示し、引き込まれていない位相が表
示されないようにする。
Description
【0001】
【産業上の利用分野】本発明は、ディジタル通信用の符
号誤り率の評価用の測定回路に利用する。本発明は連続
的なディジタル通信において、受信された符号系列の極
性により再生基準搬送波の位相を検出して、その引き込
み位相を見易く表示する簡易な装置を提供する。
号誤り率の評価用の測定回路に利用する。本発明は連続
的なディジタル通信において、受信された符号系列の極
性により再生基準搬送波の位相を検出して、その引き込
み位相を見易く表示する簡易な装置を提供する。
【0002】
【従来の技術】PSK(Phase Shift Keying)変調通信
では、搬送波の相対的な位相変化で情報が伝送される。
このようなPSK信号の復調は、PSK信号の位相を基
準搬送波の位相を比較することにより行われている。し
たがって、PSKの復調に際しては受信側において受信
信号から基準搬送波を抽出する必要がある。
では、搬送波の相対的な位相変化で情報が伝送される。
このようなPSK信号の復調は、PSK信号の位相を基
準搬送波の位相を比較することにより行われている。し
たがって、PSKの復調に際しては受信側において受信
信号から基準搬送波を抽出する必要がある。
【0003】この基準搬送波抽出技術として、変調成分
を除去するために逆変調法、またはN逓倍法(N相PS
K変調の場合)を使用してPSK信号を無変調信号に変
換し、さらに位相ジッタを軽減するために狭帯域フィル
タを通過させたり、あるいは電圧制御発振器(VCO)
を使用した位相同期ループ(PLL回路)を用いたりす
るものがある。このような、ディジタル情報を搬送波の
相対的位相変化の形に変換(変調)してから送信し、そ
の変調波を受信して再生基準搬送波と比較することによ
りディジタル情報を再生(復調)する系を変復調装置と
いっている。
を除去するために逆変調法、またはN逓倍法(N相PS
K変調の場合)を使用してPSK信号を無変調信号に変
換し、さらに位相ジッタを軽減するために狭帯域フィル
タを通過させたり、あるいは電圧制御発振器(VCO)
を使用した位相同期ループ(PLL回路)を用いたりす
るものがある。このような、ディジタル情報を搬送波の
相対的位相変化の形に変換(変調)してから送信し、そ
の変調波を受信して再生基準搬送波と比較することによ
りディジタル情報を再生(復調)する系を変復調装置と
いっている。
【0004】このような変復調装置においては、前述の
再生基準搬送波を抽出する際にどの変調波成分を基準と
するかによって引き込み位相がN相の数だけ現れる。
再生基準搬送波を抽出する際にどの変調波成分を基準と
するかによって引き込み位相がN相の数だけ現れる。
【0005】このディジタル情報に引き込み相によるN
通りの組合せでPチャネル、Qチャネルにディジタル情
報が出力されてくる。
通りの組合せでPチャネル、Qチャネルにディジタル情
報が出力されてくる。
【0006】この変復調装置の性能を評価するための符
号誤り率測定装置において、再生基準搬送波の引き込み
位相を見るには、従来は、復調器からのディジタル信号
と誤り率評価用の測定装置から発生されているディジタ
ル信号とを比較して、オシロスコープ等によりそのディ
ジタル波形を観察者が目視して観測する方法で測定がさ
れていた。
号誤り率測定装置において、再生基準搬送波の引き込み
位相を見るには、従来は、復調器からのディジタル信号
と誤り率評価用の測定装置から発生されているディジタ
ル信号とを比較して、オシロスコープ等によりそのディ
ジタル波形を観察者が目視して観測する方法で測定がさ
れていた。
【0007】
【発明が解決しようとする課題】従来は上述のように、
オシロスコープ等によって観察者が直接ディジタル波形
を目視してその波形を記憶することによって判断してい
るため、その判断が難しく、かつ不正確である問題があ
った。また、どの位相で引き込まれているかを簡易に測
定者が認識判断できる装置がなかった。
オシロスコープ等によって観察者が直接ディジタル波形
を目視してその波形を記憶することによって判断してい
るため、その判断が難しく、かつ不正確である問題があ
った。また、どの位相で引き込まれているかを簡易に測
定者が認識判断できる装置がなかった。
【0008】本発明は、PSK復調器の再生基準搬送波
の位相の引き込みの状態を容易に観察者が判別できるよ
うにしたディジタルPSK復調器の引き込み位相の検出
回路を提供することを目的とする。
の位相の引き込みの状態を容易に観察者が判別できるよ
うにしたディジタルPSK復調器の引き込み位相の検出
回路を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、位相復調器の
復調出力の評価装置に設けられ、上記復調器から出力さ
れる再生基準搬送波の引き込み位相を検出する位相検出
回路において、上記復調器から入力されたPチャネルと
Qチャネルのデータ、および上記評価装置で発生された
評価用のPチャネルとQチャネルのデータを入力し、復
調された信号に誤りが発生しないときは交互に一論理が
出力され、誤りが発生すると他論理が出力されて上記再
生基準搬送波のディジタル情報の中に誤りを検出する二
つのゲート回路と、このゲート回路の出力により誤りが
発生したことを検出したときは、引き込まれた各位相の
うち、誤りの発生した位相の出力を抑止する回路と、上
記引き込まれた位相をそれぞれ表示する表示手段とを備
えたことを特徴とする。
復調出力の評価装置に設けられ、上記復調器から出力さ
れる再生基準搬送波の引き込み位相を検出する位相検出
回路において、上記復調器から入力されたPチャネルと
Qチャネルのデータ、および上記評価装置で発生された
評価用のPチャネルとQチャネルのデータを入力し、復
調された信号に誤りが発生しないときは交互に一論理が
出力され、誤りが発生すると他論理が出力されて上記再
生基準搬送波のディジタル情報の中に誤りを検出する二
つのゲート回路と、このゲート回路の出力により誤りが
発生したことを検出したときは、引き込まれた各位相の
うち、誤りの発生した位相の出力を抑止する回路と、上
記引き込まれた位相をそれぞれ表示する表示手段とを備
えたことを特徴とする。
【0010】
【作用】4相PSKの場合、引き込み位相の状態により
“0”、“π/4”、“π/2”、“3π/4”の4通
りある。ところで、この4相PSKの場合、復調器の出
力と復調器の出力とについてみると、データが“0”と
“π/2”のときに“0”、これと直交する“π/4”
と“3π/4”のときに“0”が交互に現れるデータを
2つのゲート回路を用いることにより取り出すことがで
きる。このゲート回路には上述の復調データに誤りがあ
ると“1”が出力されるので、この“1”がでるときは
出力を“0”から“1”に変わる直前の入力情報を保持
してマスクする回路を設けることによりディジタル情報
中の誤りを取り除くことができる。
“0”、“π/4”、“π/2”、“3π/4”の4通
りある。ところで、この4相PSKの場合、復調器の出
力と復調器の出力とについてみると、データが“0”と
“π/2”のときに“0”、これと直交する“π/4”
と“3π/4”のときに“0”が交互に現れるデータを
2つのゲート回路を用いることにより取り出すことがで
きる。このゲート回路には上述の復調データに誤りがあ
ると“1”が出力されるので、この“1”がでるときは
出力を“0”から“1”に変わる直前の入力情報を保持
してマスクする回路を設けることによりディジタル情報
中の誤りを取り除くことができる。
【0011】本発明は符号誤り率測定回路の再生基準搬
送波の引き込み位相検出回路に上述のゲート回路とマス
ク回路を設け、その出力をLED表示することにより符
号誤りが発生したときに引き込み位相以外の位相のLE
Dが誤って点灯することを防止し、復調器からの再生基
準搬送波の位相の引き込み相の状態を測定者が容易に判
別することができる。
送波の引き込み位相検出回路に上述のゲート回路とマス
ク回路を設け、その出力をLED表示することにより符
号誤りが発生したときに引き込み位相以外の位相のLE
Dが誤って点灯することを防止し、復調器からの再生基
準搬送波の位相の引き込み相の状態を測定者が容易に判
別することができる。
【0012】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【0013】図1は、本発明が適用される符号誤り率測
定回路を使用して変復調装置の符号誤り率を測定する回
路の一例を示すブロック図である。
定回路を使用して変復調装置の符号誤り率を測定する回
路の一例を示すブロック図である。
【0014】この図1において、符号1は符号誤り率測
定器、符号2は変調器、符号3は復調器を示す。変調器
2および復調器3により変復調装置7が構成される。符
号4は信号合成器であり、符号5は可変減衰器、符号6
は雑音発生器である。
定器、符号2は変調器、符号3は復調器を示す。変調器
2および復調器3により変復調装置7が構成される。符
号4は信号合成器であり、符号5は可変減衰器、符号6
は雑音発生器である。
【0015】雑音発生器6の出力は可変減衰器5を介し
て、信号合成器4に入力され、変調器2から出力された
変調出力と合成され、復調器3に入力される。復調器3
の出力は符号誤り率測定器1に入力され、符号誤り率測
定器1からは変調器2に2系列のディジタル情報がクロ
ック信号とともに入力される。
て、信号合成器4に入力され、変調器2から出力された
変調出力と合成され、復調器3に入力される。復調器3
の出力は符号誤り率測定器1に入力され、符号誤り率測
定器1からは変調器2に2系列のディジタル情報がクロ
ック信号とともに入力される。
【0016】次に変復調装置の符号誤り率を測定する装
置の動作を説明する。変調器2は、符号誤り率測定器か
ら供給される2系列(P,Q)のディジタル情報DAT
AP、DATAQ、タイミング情報CLKをもとに搬送
波帯変調信号を作成する。この変調器2の出力は信号合
成器4により、可変減衰器5を経た雑音発生器6からの
搬送波帯雑音と合成された後、復調器3に入力される。
復調器3からは再生されたディジタル情報DATAP、
DATAQ、タイミング情報CLKが符号誤り率測定回
路1に出力される。可変減衰器5を調整することによ
り、種々の搬送波信号電力対雑音電力比(以下C/N比
と略称する)に対する符号誤り率の測定が可能である。
置の動作を説明する。変調器2は、符号誤り率測定器か
ら供給される2系列(P,Q)のディジタル情報DAT
AP、DATAQ、タイミング情報CLKをもとに搬送
波帯変調信号を作成する。この変調器2の出力は信号合
成器4により、可変減衰器5を経た雑音発生器6からの
搬送波帯雑音と合成された後、復調器3に入力される。
復調器3からは再生されたディジタル情報DATAP、
DATAQ、タイミング情報CLKが符号誤り率測定回
路1に出力される。可変減衰器5を調整することによ
り、種々の搬送波信号電力対雑音電力比(以下C/N比
と略称する)に対する符号誤り率の測定が可能である。
【0017】図2は、符号誤り率測定回路1の構成にお
ける本発明の位相検出回路に関係する構成を示すブロッ
ク図である。符号誤り率を計数する回路等については省
略されており、本発明に係る位相検出回路に関係する構
成のみが示されている。変調器2へ出力されるディジタ
ル情報DATAP、DATAQ、タイミング情報CLK
は、信号系列発生回路11により出力される。この信号
系列発生回路11は、PN信号(擬似雑音信号)を発生
しており、それをDATAP、DATAQの2列の別々
の信号として発生して出力している。このDATAP、
DATAQおよびタイミング情報CLKは遅延回路12
を介して引き込み位相検出回路13に入力される。この
遅延回路は変復調装置7と同じ遅延時間を持つディジタ
ル遅延回路である。引き込み位相検出回路13は、復調
器3からのDATAP、DATAQ(信号合成器4によ
りC/N比が可変されたディジタル情報)およびタイミ
ング情報CLKが入力されており、この引き込み位相検
出回路13で基準搬送波の引き込み位相を検出する。こ
の引き込み位相検出回路13の出力には4つの位相、す
なわち、“0”、“π/4”、“π/2”、“3π/
4”に対応するLED14、15、16、17がそれぞ
れ接続されている。
ける本発明の位相検出回路に関係する構成を示すブロッ
ク図である。符号誤り率を計数する回路等については省
略されており、本発明に係る位相検出回路に関係する構
成のみが示されている。変調器2へ出力されるディジタ
ル情報DATAP、DATAQ、タイミング情報CLK
は、信号系列発生回路11により出力される。この信号
系列発生回路11は、PN信号(擬似雑音信号)を発生
しており、それをDATAP、DATAQの2列の別々
の信号として発生して出力している。このDATAP、
DATAQおよびタイミング情報CLKは遅延回路12
を介して引き込み位相検出回路13に入力される。この
遅延回路は変復調装置7と同じ遅延時間を持つディジタ
ル遅延回路である。引き込み位相検出回路13は、復調
器3からのDATAP、DATAQ(信号合成器4によ
りC/N比が可変されたディジタル情報)およびタイミ
ング情報CLKが入力されており、この引き込み位相検
出回路13で基準搬送波の引き込み位相を検出する。こ
の引き込み位相検出回路13の出力には4つの位相、す
なわち、“0”、“π/4”、“π/2”、“3π/
4”に対応するLED14、15、16、17がそれぞ
れ接続されている。
【0018】図3に、引き込み位相検出回路13の詳細
な構成を示す。
な構成を示す。
【0019】この引き込み位相検出回路が本発明の特徴
とする点で、復調器3からのDATAP、DATAQに
出力されるディジタル情報を4通りに分離するノアゲー
ト33、34、35、36と、このディジタル情報に含
まれている誤りを検出して、その誤りのときに誤った位
相の出力を抑止する構成として排他論理和ゲート31、
32、およびシフトレジスタ44、45、ゲート46、
47、フリップフロップ48、および選択回路41、4
2、43を備えている。また選択回路43の4相に対応
する出力はLED14、15、16、17に導かれてい
る。
とする点で、復調器3からのDATAP、DATAQに
出力されるディジタル情報を4通りに分離するノアゲー
ト33、34、35、36と、このディジタル情報に含
まれている誤りを検出して、その誤りのときに誤った位
相の出力を抑止する構成として排他論理和ゲート31、
32、およびシフトレジスタ44、45、ゲート46、
47、フリップフロップ48、および選択回路41、4
2、43を備えている。また選択回路43の4相に対応
する出力はLED14、15、16、17に導かれてい
る。
【0020】以下図3の回路の動作を図4に4相PSK
変調において位相変移が生じたときにどのような変化を
するかを説明する図、および図3の各部のディジタル波
形を図5に示して説明する。
変調において位相変移が生じたときにどのような変化を
するかを説明する図、および図3の各部のディジタル波
形を図5に示して説明する。
【0021】4相位相復調器においては、DATAP、
DATAQに復調された信号が出力されるが、図4の
(a)に示すように、P、Qは送信される2系列のデー
タであり、またその位相関係は直交位相関係である。破
線および一点鎖線は信号を受信する際の再生基準搬送波
のそれぞれの平行成分と直交成分を示している。
DATAQに復調された信号が出力されるが、図4の
(a)に示すように、P、Qは送信される2系列のデー
タであり、またその位相関係は直交位相関係である。破
線および一点鎖線は信号を受信する際の再生基準搬送波
のそれぞれの平行成分と直交成分を示している。
【0022】この図4(a)の再生搬送波を使用して位
相検波したときの符号出力を図4(c)に示す。これは
位相検波の信号と再生基準搬送波の位相の違いによって
ディジタル符号を復調することを示す。
相検波したときの符号出力を図4(c)に示す。これは
位相検波の信号と再生基準搬送波の位相の違いによって
ディジタル符号を復調することを示す。
【0023】このように4相位相復調器での再生基準搬
送波については、その位相に4つのモードがあり、その
位相の変移にしたがって、DATAP、DATAQがど
のような関係にあるかを図4(b)に示す。DATA
P、DATAQは、再生基準搬送波の位相がモード1か
らモード4へと変移するにしたがって極性が反転した
り、あるいは互いに入れ替わっている。
送波については、その位相に4つのモードがあり、その
位相の変移にしたがって、DATAP、DATAQがど
のような関係にあるかを図4(b)に示す。DATA
P、DATAQは、再生基準搬送波の位相がモード1か
らモード4へと変移するにしたがって極性が反転した
り、あるいは互いに入れ替わっている。
【0024】次に図3に示す回路の動作を説明する。
【0025】復調器からのDATAPは排他論理和ゲー
ト21および24に入力される。また復調器からのDA
TAQは排他論理和ゲート22、23に入力される。ま
た、変調器からのDATAP′は排他論理和ゲート21
および23に入力される。変調器からのDATAQ′は
排他論理和ゲート22、24に入力される。各ゲートの
出力は、排他論理和ゲート21はP+P′、排他論理和
ゲート22はQ+Q′、排他論理和ゲート23はQ+
P′、排他論理和ゲート24はP+Q′である。そし
て、それぞれのゲートの出力は分岐されて反転回路2
5、26、27、28によって反転される。
ト21および24に入力される。また復調器からのDA
TAQは排他論理和ゲート22、23に入力される。ま
た、変調器からのDATAP′は排他論理和ゲート21
および23に入力される。変調器からのDATAQ′は
排他論理和ゲート22、24に入力される。各ゲートの
出力は、排他論理和ゲート21はP+P′、排他論理和
ゲート22はQ+Q′、排他論理和ゲート23はQ+
P′、排他論理和ゲート24はP+Q′である。そし
て、それぞれのゲートの出力は分岐されて反転回路2
5、26、27、28によって反転される。
【0026】そして、ゲート21とゲート22の出力は
排他論理和ゲート31に入力され、その出力として(P
+P′)+(Q+Q′)が取り出される。また、排他論
理和ゲート32には、ゲート23の出力とゲート24の
反転出力が入力され、その出力として〔外1〕が取り出
される。
排他論理和ゲート31に入力され、その出力として(P
+P′)+(Q+Q′)が取り出される。また、排他論
理和ゲート32には、ゲート23の出力とゲート24の
反転出力が入力され、その出力として〔外1〕が取り出
される。
【0027】
【外1】 ノアゲート33には、ゲート21とゲート22の入力が
入力され、その出力として(P+P′)・(Q+Q′)
が取り出される。ノアゲート34には、反転回路25の
出力と反転回路26の出力が入力され、その出力として
〔外2〕が取り出される。ノアゲート35には、ゲート
23の出力と反転回路28の出力が入力されその出力と
して〔外3〕が取り出される。さらにノアゲート36に
は反転回路27の出力とゲート24の出力とが入力され
その出力として〔外4〕が取り出される。
入力され、その出力として(P+P′)・(Q+Q′)
が取り出される。ノアゲート34には、反転回路25の
出力と反転回路26の出力が入力され、その出力として
〔外2〕が取り出される。ノアゲート35には、ゲート
23の出力と反転回路28の出力が入力されその出力と
して〔外3〕が取り出される。さらにノアゲート36に
は反転回路27の出力とゲート24の出力とが入力され
その出力として〔外4〕が取り出される。
【0028】
【外2】
【0029】
【外3】
【0030】
【外4】 選択回路41、42には、ノアゲート33、34、3
5、36のそれぞれの出力が入力され、選択回路41の
ロード端子には排他論理和ゲート31の出力が、選択回
路42のロード端子には排他論理和ゲート32の出力が
入力されている。また、排他論理和ゲート31の出力は
シフトレジスタ44に入力され、そのシフトレジスタ4
4の出力はゲート46を介してフリップフロップ48の
一方の入力端子に入力され、他方排他論理和ゲート32
の出力もシフトレジスタ45、ゲート47を介してフリ
ップフロップの他方の入力に入力されて、フリップフロ
ップ48の出力は、選択回路43のセレクト端子に入力
されて、選択回路43が選択回路41および42のいず
れかの出力を選択出力するようにしている。
5、36のそれぞれの出力が入力され、選択回路41の
ロード端子には排他論理和ゲート31の出力が、選択回
路42のロード端子には排他論理和ゲート32の出力が
入力されている。また、排他論理和ゲート31の出力は
シフトレジスタ44に入力され、そのシフトレジスタ4
4の出力はゲート46を介してフリップフロップ48の
一方の入力端子に入力され、他方排他論理和ゲート32
の出力もシフトレジスタ45、ゲート47を介してフリ
ップフロップの他方の入力に入力されて、フリップフロ
ップ48の出力は、選択回路43のセレクト端子に入力
されて、選択回路43が選択回路41および42のいず
れかの出力を選択出力するようにしている。
【0031】ここで、ゲート21〜24の出力の状態お
よび、ゲート31〜36の状態を示す図5を用いて説明
すると、位相が“0”、“π/4”、“π/2”、“3
π/4”の場合について、ゲート33には“π/2”の
ときに“1”、ゲート34には、“0”のとき“1”、
ゲート35には“3π/4”のときに“1”、ゲート3
6には“π/4”のときに“1”が現れる。ディジタル
情報に誤りがないときはこの引き込んだ位相に対応する
LED14〜17が点灯する。
よび、ゲート31〜36の状態を示す図5を用いて説明
すると、位相が“0”、“π/4”、“π/2”、“3
π/4”の場合について、ゲート33には“π/2”の
ときに“1”、ゲート34には、“0”のとき“1”、
ゲート35には“3π/4”のときに“1”、ゲート3
6には“π/4”のときに“1”が現れる。ディジタル
情報に誤りがないときはこの引き込んだ位相に対応する
LED14〜17が点灯する。
【0032】しかし、低C/N比のときは、ディジタル
情報中に誤りが生じてくるため、“1”の状態を正しく
保つことができなく、他のLEDも点灯し、いずれが引
き込み位相であるかが判別できない。そこで、誤りが発
生した場所が判明するならばその場所をマスクすればよ
い。このマスクする回路が選択回路41、42、43、
およびその動作を制御するためのシフトレジスタ44、
45、ゲート46、47、フリップフロップ48および
ゲート31、32である。
情報中に誤りが生じてくるため、“1”の状態を正しく
保つことができなく、他のLEDも点灯し、いずれが引
き込み位相であるかが判別できない。そこで、誤りが発
生した場所が判明するならばその場所をマスクすればよ
い。このマスクする回路が選択回路41、42、43、
およびその動作を制御するためのシフトレジスタ44、
45、ゲート46、47、フリップフロップ48および
ゲート31、32である。
【0033】ゲート31からは図5に示すように、“π
/4”、“3π/4”のときに“0”が、ゲート32か
ら“0”、“π/2”のときに“0”が現れる。もし、
ディジタル情報に誤りがあるとすると、上述の位相のと
きに“1”が現れる。この動作を活かすことにより、選
択回路41、42の動作は、もし“0”のときには端子
Aの入力情報を端子QAに出力し、“1”のときには
“0”から“1”に変わる直前の入力情報を保持するこ
とができるので、ディジタル情報の誤りを取り除くこと
ができる。
/4”、“3π/4”のときに“0”が、ゲート32か
ら“0”、“π/2”のときに“0”が現れる。もし、
ディジタル情報に誤りがあるとすると、上述の位相のと
きに“1”が現れる。この動作を活かすことにより、選
択回路41、42の動作は、もし“0”のときには端子
Aの入力情報を端子QAに出力し、“1”のときには
“0”から“1”に変わる直前の入力情報を保持するこ
とができるので、ディジタル情報の誤りを取り除くこと
ができる。
【0034】このようにゲート31、ゲート32の動作
は、相反するするため、ゲート31の出力が“0”のと
きは、選択回路41の出力が出力される。このときゲー
ト32は“1”であるので、選択回路42の出力は変化
しない。しかし、ゲート32が“0”になったときに選
択回路42が有効に動作する。このため、選択回路41
か42かを選択する必要がある。
は、相反するするため、ゲート31の出力が“0”のと
きは、選択回路41の出力が出力される。このときゲー
ト32は“1”であるので、選択回路42の出力は変化
しない。しかし、ゲート32が“0”になったときに選
択回路42が有効に動作する。このため、選択回路41
か42かを選択する必要がある。
【0035】これを切り替える情報として、シフトレジ
スタ44、45を用い、“0”の連続をゲート46、4
7を検出回路とし、このゲート46、47からの検出信
号をセットリセット型フリップフロップ48に入力し
て、フリップフロップ48を動作させ、この信号により
選択回路43を動作させて、選択回路41、42のいず
れかの出力信号を選択してLED14〜17を点灯させ
る。
スタ44、45を用い、“0”の連続をゲート46、4
7を検出回路とし、このゲート46、47からの検出信
号をセットリセット型フリップフロップ48に入力し
て、フリップフロップ48を動作させ、この信号により
選択回路43を動作させて、選択回路41、42のいず
れかの出力信号を選択してLED14〜17を点灯させ
る。
【0036】
【発明の効果】以上説明したように、本発明ではPSK
復調器の再生基準搬送波の位相引き込み相の状態を容易
に判別することができ、これをLEDに表示することに
より、位相引き込み状態を簡単な回路構成により表示す
ることができる。また、C/N比が低下しても引き込ん
だ正しい位相を表示できるため、変復調装置の評価を行
う符号誤り率測定装置による作業を容易化することがで
きる。
復調器の再生基準搬送波の位相引き込み相の状態を容易
に判別することができ、これをLEDに表示することに
より、位相引き込み状態を簡単な回路構成により表示す
ることができる。また、C/N比が低下しても引き込ん
だ正しい位相を表示できるため、変復調装置の評価を行
う符号誤り率測定装置による作業を容易化することがで
きる。
【図1】本発明が適用される復変調装置の特性を測定す
る符号誤り率測定装置の構成ブロック図。
る符号誤り率測定装置の構成ブロック図。
【図2】符号誤り率測定器の概略構成を示すブロック
図。
図。
【図3】本発明実施例の再生基準搬送波の引き込み相を
検出する位相検出回路の詳細を示す図。
検出する位相検出回路の詳細を示す図。
【図4】再生基準搬送波の位相変移が生じたときの状態
を説明する図。
を説明する図。
【図5】実施例回路の各部の動作を説明するディジタル
波形図。
波形図。
1 符号誤り率測定器 2 変調器 3 復調器 4 信号合成器 5 可変減衰器 6 雑音発生器 7 変復調装置 11 信号系列発生回路 12 遅延回路 13 引き込み位相検出回路 14〜17 LED 21〜24、31、32 排他論理和ゲート 25〜28 反転回路 33〜36 ノアゲート 41、42、43 選択回路 44、45 シフトレジスタ 46、47 ゲート 48 フリップフロップ
Claims (1)
- 【請求項1】 位相復調器の復調出力の評価装置に設け
られ、上記復調器から出力される再生基準搬送波の引き
込み位相を検出する位相検出回路において、 上記復調器から入力されたPチャネルとQチャネルのデ
ータ、および上記評価装置で発生された評価用のPチャ
ネルとQチャネルのデータを入力し、復調された信号に
誤りが発生しないときは交互に一論理が出力され、誤り
が発生すると他論理が出力されて上記再生基準搬送波の
ディジタル情報の中に誤りを検出する二つのゲート回路
(31、32)と、 このゲート回路の出力により誤りが発生したことを検出
したときは、引き込まれた各位相のうち、誤りの発生し
た位相の出力を抑止する回路(41、42、43)と、 上記引き込まれた位相をそれぞれ表示する表示手段(1
4〜17)とを備えたことを特徴とする位相検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5010106A JPH0817409B2 (ja) | 1993-01-25 | 1993-01-25 | 位相検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5010106A JPH0817409B2 (ja) | 1993-01-25 | 1993-01-25 | 位相検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193604A true JPH07193604A (ja) | 1995-07-28 |
JPH0817409B2 JPH0817409B2 (ja) | 1996-02-21 |
Family
ID=11741068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5010106A Expired - Lifetime JPH0817409B2 (ja) | 1993-01-25 | 1993-01-25 | 位相検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0817409B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246157A (ja) * | 1984-05-21 | 1985-12-05 | Nec Corp | 位相不確定除去回路 |
JPS6141351A (ja) * | 1984-07-31 | 1986-02-27 | 日産自動車株式会社 | 空気噴射式織機の緯糸端部処理装置 |
JPS61146045A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | 同期はずれ信号発生回路 |
-
1993
- 1993-01-25 JP JP5010106A patent/JPH0817409B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246157A (ja) * | 1984-05-21 | 1985-12-05 | Nec Corp | 位相不確定除去回路 |
JPS6141351A (ja) * | 1984-07-31 | 1986-02-27 | 日産自動車株式会社 | 空気噴射式織機の緯糸端部処理装置 |
JPS61146045A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | 同期はずれ信号発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0817409B2 (ja) | 1996-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3414052B2 (ja) | 位相変調信号復調方式 | |
US5574754A (en) | Sliding correlator | |
US4312075A (en) | Timing-phase recovery circuit | |
JPH0325979B2 (ja) | ||
US5056055A (en) | Coherent surface acoustic wave unique word detector | |
JPS58500344A (ja) | 二相検出装置 | |
JPH07193604A (ja) | 位相検出回路 | |
US4486715A (en) | Frequency shift key demodulator | |
JP2539372B2 (ja) | 位相変調信号復調方式 | |
US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
US5627862A (en) | Apparatus for demodulating phase modulated WAVE | |
US7468601B2 (en) | Direct phase and frequency demodulation | |
JPH05145520A (ja) | スペクトル拡散データ復調装置 | |
JP3278311B2 (ja) | データ送受信装置 | |
JPH08223231A (ja) | デジタルデータ送信装置、受信装置およびデジタルデータ通信システム | |
JPS60107955A (ja) | 基準搬送波再生回路 | |
JP2536428B2 (ja) | 同期検出回路 | |
JP3702281B2 (ja) | データ識別装置 | |
JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
US7558339B2 (en) | Asynchronous ZCD demodulator/decoder | |
JPH0642689B2 (ja) | 基準搬送波再生回路における擬似引込み回避方式 | |
JPS596103B2 (ja) | 4相psk搬送波再生回路 | |
JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
NO890153L (no) | Anordning for paavisning av synkronisasjonstap ved digitalsignaloverfoering. |