JPH07193354A - 部品実装方法 - Google Patents

部品実装方法

Info

Publication number
JPH07193354A
JPH07193354A JP5332249A JP33224993A JPH07193354A JP H07193354 A JPH07193354 A JP H07193354A JP 5332249 A JP5332249 A JP 5332249A JP 33224993 A JP33224993 A JP 33224993A JP H07193354 A JPH07193354 A JP H07193354A
Authority
JP
Japan
Prior art keywords
substrate
board
groove
mounting
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5332249A
Other languages
English (en)
Other versions
JP2868989B2 (ja
Inventor
Kazuaki Kitaga
和明 北賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5332249A priority Critical patent/JP2868989B2/ja
Publication of JPH07193354A publication Critical patent/JPH07193354A/ja
Application granted granted Critical
Publication of JP2868989B2 publication Critical patent/JP2868989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 V溝が形成された基板に、部品の実装を確実
に行う。 【構成】 V溝が形成された基板にシルク印刷を行い
(S5)を充填した後、基板の両面に部品の実装を行う
(S6〜S11)。したがって、加熱による半田のリフ
ロー(再溶融)の際に、V溝に起因して基板が反ろうと
しても、シルクが邪魔をして基板が反ることがない。そ
こで、基板両面への部品の実装を確実に行える。また、
シルクは分割(S12)の際にV溝から容易に離脱する
ため、分割作業およびその後に問題は生じない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC、抵抗、コンデン
サ等を実装した部品実装基板の製造方法、特に部品実装
後にV溝に沿って基板を分割するものに関する。
【0002】
【従来の技術】従来より、IC、抵抗、コンデンサ等の
部品を実装したプリント基板(以下、適宜部品実装基板
という)が知られており、入力されてくる電気信号に対
し所定の処理を行い、処理後の信号が出力する。最近の
各種電気機器では、必ずといって良い程、電子的な制御
部を有しており、この制御部を1または複数の部品実装
基板で構成する場合が多い。
【0003】このような部品実装基板は、1つずつ部品
を実装して形成する場合もあるが、かなり大きな基板
(以下、分割された個別基板を区別が必要な場合には分
割前基板という)に部品を実装して複数の部品実装基板
を形成した後、分割前基板を個別基板毎に分割して部品
実装基板を得る場合もある。
【0004】そして、後者の場合、分割前基板に予めV
溝を形成しておき、部品実装後にV溝に沿って基板を分
割することが行われている。
【0005】
【発明が解決しようとする課題】ここで、分割前基板に
部品を実装する場合には、V溝の形成された分割前基板
(図5(A))に、半田ペーストパターンを印刷した
後、その上に部品をマウントする(図5(B))。次
に、片面に部品がマウントされた分割前基板加熱炉にを
導入し、加熱処理する。そして、この加熱処理によっ
て、半田を再溶融(リフロー)して半田付けを行う。
【0006】このように、基板に対する部品の実装に
は、加熱処理が必須であるが、この加熱処理の際に、図
5(C)に示すように、基板が反ってしまう場合があ
る。すなわち、分割前基板には、V溝が形成されてお
り、熱変動に伴って発生する応力は表裏で同一でない場
合が多い。そこで、加熱処理の際に、表裏の応力の相違
によって、分割前基板が反ってしまう。
【0007】そして、分割前基板が反ってしまうと、こ
れを分割するまでの取扱いが非常に困難になり、特に基
板の両面に部品を実装する場合には、裏面側への部品実
装が困難になるという問題点があった。すなわち、反っ
てしまった分割前基板に対する半田ペーストの印刷部品
のマウント等は、通常の場合不可能である。
【0008】本発明は、部品実装の際に、分割前基板が
反ってしまうことを防止できる部品実装方法を提供する
ことを目的とする。
【0009】
【課題を解決するための手段】本発明は、分割前基板を
製造する工程と、この分割前基板に、これを複数の個別
基板に分割するためのV溝を形成する工程と、各個別基
板上にマーク等の表示を印刷すると共に、上記V溝に塗
料を充填する印刷工程と、各個別基板上に部品を実装す
る工程と、V溝に沿って分割前基板を分割する工程と、
を有することを特徴とする。
【0010】また、本発明は、分割前基板を製造する工
程と、この分割前基板に配線パターンを形成する工程
と、配線パターン上にこの酸化防止のための層を形成す
る工程と、この分割前基板の表裏両面に、これを複数の
個別基板に分割するためのV溝を形成する工程と、各個
別基板の表裏両面にマーク等の表示を印刷すると共に、
上記V溝に塗料を充填する印刷工程と、各個別基板の表
面上に所定半田パターンを形成する工程と、各個別基板
の表面上に部品をマウントする工程と、表面に部品を実
装した分割前基板を加熱する工程と、各個別基板の裏面
上に所定半田パターンを形成する工程と、各個別基板の
裏面上に部品をマウントする工程と、表裏両面に部品を
実装した分割前基板を加熱する工程と、V溝に沿って分
割前基板を分割する工程と、を有することを特徴とす
る。
【0011】
【作用】このように、本発明によれば、V溝中に塗料
(例えば、シルク)を充填してから部品の実装を行う。
このため、実装の際に加熱処理を行ってもシルクが邪魔
をして、基板が反ることはない。特に、基板両面に対
し、部品を実装する場合には、基板が反ると裏面の実装
が困難になるが、本発明により問題が解消される。
【0012】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図1は、実施例の方法を示すフローチャ
ートである。まず、基板を製造する(S1)。この基板
の製造は、通常材料メーカーにおいて行われる。基板
は、セラミックや硬質プラスチック等の絶縁材料で形成
される。また、この基板の両面には、銅箔が形成されて
いる。次に、配線パターンを形成するため、所定の部分
を覆った状態で、銅のエッチングを行う(S2)。これ
によって、銅箔による配線パターンが形成される。次
に、銅箔を覆うレジストを印刷する(S3)。このレジ
ストによって銅の配線パターンが空気から遮断され、こ
の酸化が防止される。
【0013】配線パターンが形成された基板に所定のV
溝を形成する(S4)。すなわち、図2に示すように、
基板10を複数の個別基板10aに分割するためのV溝
12を形成する。そして、V溝12が形成された基板1
0に対し、シルク印刷を行う(S5)。このシルク印刷
により、図2に示すように基板10上に、抵抗やコンデ
ンサのマーク14を印刷すると共に、V溝12にシルク
16を充填する。なお、この図2においては、配線パタ
ーンの表示は、省略してある。
【0014】ここで、シルクとは、熱硬化型マーキング
インキのことであり、例えば、樹脂(エポキシ樹脂)、
フィラー(セラミック粒子等の無機フィラー)、溶剤
(方向俗炭化水素系溶剤)、硬化剤(アミノ系硬化剤)
および着色顔料(酸化チタン)等を混合した液体からな
り、125℃±5℃前後で熱硬化するものが採用され
る。なお、シルクには、上記以外にも数百種類のものが
あり、状況に応じて、これらから適当なものを適宜採用
する。
【0015】このように、基板上の表示およびV溝充填
のためのシルク印刷が終了した場合には、基板の表面上
(例えば、配線パターンのパット上)に必要な箇所に半
田ペーストを印刷する(S6)。次に、部品をマウント
し(S7)、加熱炉に搬入し、半田を再溶融し半田付け
を行う(リフロー)(S8)。なお、このリフローによ
って、半田は銅パターンおよび部品の電極上に集まり確
実な半田付けが行われる。ここで、本実施例では、V溝
内にシルクが充填されている。そこで、図3に示すよう
に、基板が温度変化によって、反ろうとしてもこのシル
クが邪魔をし、基板が反ることはない。
【0016】次に、基板の裏面側に半田パターンを印刷
する(S9)。そして、裏面側への部品のマウント(S
10)後、再度リフローして(S11)、裏面側の半田
付けを行う。
【0017】このようにして、図4に示すように、基板
の両面への部品16の実装ができたため、基板をV溝に
沿って割ることによって、個別基板に分割する(S1
2)。この図では、表面に抵抗等その側面に電極が形成
された部品18が実装され、裏面にはIC20が実装さ
れている。ここで、本実施例では、V溝中にシルクが充
填されている。しかし、シルクは比較的堅くかつ脆いた
め、基板をV溝を中心に折り曲げるように力をかけるこ
とによって、シルクが基板から容易に離れ、基板の分割
に悪影響はない。なお、表示のシルク印刷、半田印刷、
部品のマウントは、個別基板毎に行われる。また、上述
の半田付けはリフロー半田付けで行ったが1度の溶融で
半田付けを行うフロー半田付けでも構わない。
【0018】次に、分割された部品実装基板にリードフ
レーム等を取り付け(S13)、その後塗装を行う(S
14)。このようにして、製品が完成するため、検査の
ための測定を(S15)行った後、梱包出荷する(S1
6)。
【0019】本実施例によれば、シルクをV溝に充填し
た後に基板に部品を実装する。そこで、基板が反ること
がなく、基板の両面に部品を効率的に実装することがで
きる。
【0020】
【発明の効果】このように、本発明によれば、V溝中に
塗料(例えば、シルク)を充填してから部品の実装を行
うため、実装の際に加熱処理を行っても基板が反ること
はない。特に、基板両面に対し、部品を実装する場合に
は、基板が反ると裏面の実装が困難になるが、本発明に
より問題が解消される。
【図面の簡単な説明】
【図1】実施例の処理工程を説明するためのフローチャ
ートである。
【図2】シルク印刷後の状態を示す説明図である。
【図3】V溝に対するシルクの充填状態を示す説明図で
ある。
【図4】部品実装後の状態を示す説明図である。
【図5】従来の実装方法を示す説明図である。
【符号の説明】
10 基板 12 V溝 14 シルク(マーク印刷用のもの) 16 シルク(V溝に充填されたもの)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 分割前基板を製造する工程と、 この分割前基板に、これを複数の個別基板に分割するた
    めのV溝を形成する工程と、 各個別基板上にマーク等の表示を印刷すると共に、上記
    V溝に塗料を充填する印刷工程と、 各個別基板上に部品を実装する工程と、 V溝に沿って分割前基板を分割する工程と、 を有することを特徴とする部品実装方法。
  2. 【請求項2】 分割前基板を製造する工程と、 この分割前基板に配線パターンを形成する工程と、 配線パターン上にこの酸化防止のための層を形成する工
    程と、 この分割前基板の表裏両面に、これを複数の個別基板に
    分割するためのV溝を形成する工程と、 各個別基板の表裏両面にマーク等の表示を印刷すると共
    に、上記V溝に塗料を充填する印刷工程と、 各個別基板の表面上に所定半田パターンを形成する工程
    と、 各個別基板の表面上に部品をマウントする工程と、 表面に部品を実装した分割前基板を加熱する工程と、 各個別基板の裏面上に所定半田パターンを形成する工程
    と、 各個別基板の裏面上に部品をマウントする工程と、 表裏両面に部品を実装した分割前基板を加熱する工程
    と、 V溝に沿って分割前基板を分割する工程と、 を有することを特徴とする部品実装方法。
JP5332249A 1993-12-27 1993-12-27 部品実装方法 Expired - Fee Related JP2868989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5332249A JP2868989B2 (ja) 1993-12-27 1993-12-27 部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5332249A JP2868989B2 (ja) 1993-12-27 1993-12-27 部品実装方法

Publications (2)

Publication Number Publication Date
JPH07193354A true JPH07193354A (ja) 1995-07-28
JP2868989B2 JP2868989B2 (ja) 1999-03-10

Family

ID=18252846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5332249A Expired - Fee Related JP2868989B2 (ja) 1993-12-27 1993-12-27 部品実装方法

Country Status (1)

Country Link
JP (1) JP2868989B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060189A (ja) * 2005-02-03 2006-03-02 Taihei Denshi Kogyo Kk 加工板の製造方法
CN102209430A (zh) * 2010-03-31 2011-10-05 株式会社东芝 印刷线路板以及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060189A (ja) * 2005-02-03 2006-03-02 Taihei Denshi Kogyo Kk 加工板の製造方法
CN102209430A (zh) * 2010-03-31 2011-10-05 株式会社东芝 印刷线路板以及电子设备
JP2011216717A (ja) * 2010-03-31 2011-10-27 Toshiba Corp プリント配線板および電子機器

Also Published As

Publication number Publication date
JP2868989B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JP2868989B2 (ja) 部品実装方法
JPH11233910A (ja) 部品実装方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPH0738246A (ja) はんだ付け方法及び該方法に用いる成形はんだ
JPH05212852A (ja) クリーム半田供給方法
KR100378542B1 (ko) 인쇄회로기판의 비아홀 플러깅 방법
JPH04368196A (ja) プリント基板
JP2003324271A (ja) はんだ付け方法
JPH01138794A (ja) 機器
JPH0353120B2 (ja)
KR0138707B1 (ko) 미세피치 전자부품의 실장방법
JPH0582951A (ja) 半導体部品の実装方法
JPH0730238A (ja) チップ部品の半田付け方法およびチップ部品の搭載構造
JPH0629654A (ja) 電子装置
JPH0382096A (ja) ハンダ付方法
JPH05343841A (ja) 表面実装型icの実装方法
JPH05175646A (ja) クリーム半田供給方法
JPH04152692A (ja) プリント配線板の製造方法
JPH0677640A (ja) 半田付け工法
JPH09129990A (ja) 実装基板及び実装方法
JPH10233572A (ja) プリント配線基板
JPH04196386A (ja) プリント基板の製造方法
JPH07106742A (ja) プリント配線基板
JP2009111127A (ja) 導電性パターンの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees