JPH07193244A - 電界効果により制御可能の半導体デバイス - Google Patents

電界効果により制御可能の半導体デバイス

Info

Publication number
JPH07193244A
JPH07193244A JP6311261A JP31126194A JPH07193244A JP H07193244 A JPH07193244 A JP H07193244A JP 6311261 A JP6311261 A JP 6311261A JP 31126194 A JP31126194 A JP 31126194A JP H07193244 A JPH07193244 A JP H07193244A
Authority
JP
Japan
Prior art keywords
region
gate electrode
emitter
contact
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6311261A
Other languages
English (en)
Inventor
Thomas Laska
ラスカ トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH07193244A publication Critical patent/JPH07193244A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 電界効果により制御可能の半導体デバイスを
接触領域ができるだけ大きな横方向の拡がりを有し、こ
の領域とゲート電極との間の横方の重なりを確実に回避
し、ＭＯＳＦＥＴ又はＩＧＢＴに生じかねない寄生構造
のスイッチオンを抑制する。 【構成】 第１の導電形の内部領域１、内部領域１内に
埋め込まれ高度にドープされた第２の導電形のエミッタ
領域７、ベース領域３に隣接しこのベース領域３よりも
高度にドープされた第２の導電形の接触領域６、接触領
域６及びエミッタ領域７と電気的に接続されている電極
１２及び及びベース領域３の表面寄りの部分の上方に電
気的に絶縁されて配設されているゲート電極９を有する
半導体デバイスにおいて、接触領域６とゲート電極９と
の間の横方向に≧０〜≦１μｍの間隔ｘを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電界効果により制御可
能の半導体デバイスに関する。
【０００２】
【従来の技術】第１の導電形の内部領域、この内部領域
内に埋め込まれている第２の導電形のベース領域、この
ベース領域内に埋め込まれており内部領域よりも高度に
ドープされた第１の導電形のエミッタ領域、ベース領域
に隣接しこのベース領域よりも高度にドープされた第２
の導電形の接触領域、接触領域及びエミッタ領域と電気
的に接続されている電極、及びベース領域の表面寄りの
部分の上方に電気的に絶縁されて配設されているゲート
電極を有する半導体デバイスは例えば米国特許第４８０
９９４７号明細書に記載されている。この文献にはラッ
チアップ耐性を高めるためにベース領域の導電形の強く
ドープされた接触領域を含むＩＧＢＴについて記載され
ている。この接触領域は、半導体基体から始まり横方向
にソース領域の下に沿ってエミッタ電極にまで流れるキ
ャリアのバルク抵抗を減少する。
【０００３】できるだけ高いラッチアップ耐性を達成す
るためには、上記の強くドープされた接触領域はできる
だけ大きな横方向の拡がりを有していなければならな
い。しかしこの接触領域がゲート電極の下まで延びるこ
とは、カットオフ電圧がそれにより高められるため回避
しなければならない。このことは公知のＩＧＢＴの場合
ゲート電極が接触領域用注入マスクとして使用されるた
め明らかに保証されていない。エッジでの回避し得ない
ばらつき及び後の熱処理により、接触領域がゲート電極
の下へ横方向に追いやられることは回避できない。
【０００４】
【発明が解決しようとする課題】本発明は、上記の形式
の電界効果により制御可能の半導体デバイスを接触領域
が一方ではできるだけ大きな横方向の拡がりを有し、ま
た他方ではこの領域とゲート電極との間の横方向の重な
りを確実に回避するように改良することを課題とする。
【０００５】
【課題を解決するための手段】この課題は、接触領域と
ゲート電極との間の横方向の間隔が≧０〜≦１μｍであ
ることにより解決される。
【０００６】
【実施例】本発明を図１〜６に示す実施例に基づき以下
に詳述する。
【０００７】図１に基づく半導体デバイスは弱くｎドー
プされた内部領域１を有する。内部領域１の上方の表面
２にはベース領域３が埋め込まれている。この領域３は
２つの部分、即ち中央の強くドープされた深い部分４と
弱くｐドープされた比較的浅い縁領域５からなる。この
領域５は内部領域１の表面２まで延びている。ベース領
域３内には強くｐドープされた接触領域６が埋め込まれ
ており、この中に再び強くｎドープされたエミッタ領域
７が埋め込まれている。エミッタ領域７及び接触領域６
は接触孔の内部でエミッタ電極１２と接続されている。
内部領域１の表面２上には絶縁層８があり、その上にゲ
ート電極９が配設されている。絶縁層８はベース領域３
の内部領域１の表面２寄りの縁領域５を覆う。ゲート電
極９及びエミッタ電極１２は絶縁層１０により互いに絶
縁されている。
【０００８】接触領域６とゲート電極９のエッジ１５と
の間に≧０〜≦１μｍの間隔ｘが保持されることが重要
である。それにより一方ではＩＧＢＴのカットオフ電圧
の上昇が回避され、また他方ではｐドープされた陽極領
域１６から来る正のキャリアが接触領域６の高度のドー
ピング及び大きな横方向の拡がりにより、エミッタ領域
７と接触領域６との間のｐｎ接合に沿って電圧が０．５
Ｖを上回らないような僅かな横方向の抵抗と遭遇するこ
とになる。従ってエミッタ領域７からの電子の放出及び
寄生サイリスタのスイッチオンは阻止される。
【０００９】エミッタ領域７のゲート電極９側の横方向
にはエミッタ領域７と同じ導電形でそれよりは弱くドー
プされた別の領域２０が設けられている。この領域の目
的は、間隔ｘが零より大である場合の縁領域５内のエミ
ッタ効率を下げることにある。従ってエミッタ領域７か
らのベース領域３内への電子の放出は困難になる。つま
りこの領域２０がなければ高ドープされたエミッタ領域
７の一部は直接弱くドープされた縁領域５に相対するこ
とになり、エミッタ効率を高めることになる。
【００１０】僅かな間隔ｘの調整は例えばメモリ又は類
似の小さな構造物の形成から知られているようにスペー
サ技術により可能となる。このスペーサは図１では１４
で符号付けられており、ゲート電極９の側方の酸化物の
肩部分により形成される。
【００１１】しかしスペーサ技術はパワー半導体デバイ
スに関しては一般的ではないため、主な処理工程につい
て図２〜６に基づき説明する。図２には半導体デバイス
の内部領域１が示されている。この領域は絶縁層８及び
完成デバイスでゲート電極９を形成する構造化されたポ
リシリコン層で覆われている。構造化されたポリシリコ
ン層内の開口は２１で符号付けられている。次の図示し
ない工程でベース領域３がイオン注入及び拡散により形
成される。次に図３に示すようにゲート電極９が注入マ
スクの作用をする第１のｎ注入が行われる。エネルギー
線量は、ゲート電極９のエッジ１５により境界付けられ
ている比較的平坦な弱くドープされた層２２が生じるよ
うに調整される（図４参照）。次にスペーサ１４が例え
ば全表面を酸化物で覆うようにして形成される。この酸
化物は次にスペーサ１４だけが残留するように異方性エ
ッチングされる。
【００１２】次いで接触領域６がｐ++ イオン注入によ
り形成され、その際スペーサ１４がマスクとして利用さ
れる。エミッタ領域７がｎ+ 注入により形成され、その
際同様にスペーサ１４がマスクの作用をする（図５、図
６参照）。注入エネルギーはエミッタ領域７が接触領域
６よりも浅くなるように選択される。スペーサ１４は、
接触領域６が後の熱処理後横方向の間隔ｘが≧０〜≦１
μｍを保証するゲートエッジ１５からの間隔を有するよ
うに形成される。この空間は次にもう１つの領域２０に
より満たされる。
【００１３】本発明の一実施例のパラメータは以下の通
りである。 ベース領域３の深さ： ３μｍ エミッタ領域７の深さ： ０．１５〜０．２μｍ 接触領域６の深さ： ０．７５μｍ チャネルの長さ： ２μｍ 間隔ｘ： ０〜０．５μｍ 正味ドーピング率： 接触領域６： ５・１０15ｃｍ-2 領域２０： １・１０15ｃｍ-2 エミッタ領域７：６・１０15ｃｍ-2
【００１４】本発明はＩＧＢＴに基づき記載したが、こ
れはパワーＭＯＳＦＥＴに対しても同様に使用可能であ
る。その際ｐドープされたコレクタ領域１６（図１）は
ｎドープされたドレイン領域と置換可能である。領域１
６はいずれの場合にも電極１８により接触化される。
【図面の簡単な説明】
【図１】本発明によるＩＧＢＴの断面図。
【図２】半導体デバイスの内部領域の断面図。
【図３】第１のｎイオン注入時のＩＧＢＴの断面図。
【図４】弱くドープされた浅い層及びスペーサ形成時の
ＩＧＢＴの断面図。
【図５】ｐ++注入時のＩＧＢＴの断面図。
【図６】エミッタ領域及び接触領域の形成時のＩＧＢＴ
の断面図。
【符号の説明】
１ 内部領域 ２ 内部領域の表面 ３ ベース領域 ４ ベース領域の深い部分 ５ ベース領域の浅い縁領域 ６ 接触領域 ７ エミッタ領域 ８ 絶縁層 ９ ゲート電極 １０ 絶縁層 １２ エミッタ電極 １４ スペーサ １５ ゲート電極のエッジ １６ 陽極電極（コレクタ） １８ 電極 ２０ 別の領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ａ）第１の導電形の内部領域（１）、 ｂ）内部領域（１）内に埋め込まれている第２の導電形
    のベース領域（３）、 ｃ）ベース領域（３）内に埋め込まれており内部領域
    （１）よりも高度にドープされた第１の導電形のエミッ
    タ領域（７）、 ｄ）ベース領域（３）に隣接しこのベース領域（３）よ
    りも高度にドープされた第２の導電形の接触領域
    （６）、 ｅ）接触領域（６）及びエミッタ領域（７）と電気的に
    接続されている電極（１２）、及び ｆ）ベース領域（３）の表面寄りの部分の上方に電気的
    に絶縁されて配設されているゲート電極（９）を有する
    半導体デバイスにおいて、 ｇ）接触領域（６）とゲート電極（９）との間の横方向
    の間隔（ｘ）が≧０〜≦１μｍであることを特徴とする
    電界効果により制御可能の半導体デバイス。
  2. 【請求項２】 エミッタ領域（７）の横方向にエミッタ
    領域（７）よりも弱くドープされた第２の導電形の別の
    領域（２０）が設けられており、この別の領域（２０）
    が接触領域（６）の上方に突出しており、少なくともゲ
    ート電極（９）まで横方向に延びていることを特徴とす
    る請求項１記載の半導体デバイス。
  3. 【請求項３】 別の領域（２０）が０〜１μｍの幅を有
    していることを特徴とする請求項２記載の半導体デバイ
    ス。
JP6311261A 1993-11-23 1994-11-22 電界効果により制御可能の半導体デバイス Withdrawn JPH07193244A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93118841A EP0658940A1 (de) 1993-11-23 1993-11-23 Durch Feldeffekt steuerbares Halbleiterbauelement
AT93118841.1 1993-11-23

Publications (1)

Publication Number Publication Date
JPH07193244A true JPH07193244A (ja) 1995-07-28

Family

ID=8213435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6311261A Withdrawn JPH07193244A (ja) 1993-11-23 1994-11-22 電界効果により制御可能の半導体デバイス

Country Status (3)

Country Link
EP (1) EP0658940A1 (ja)
JP (1) JPH07193244A (ja)
KR (1) KR950015829A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2742583B1 (fr) * 1995-12-18 1998-04-24 Sgs Thomson Microelectronics Transistor a effet de champ a grille isolee et a canal diffuse
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
DE19731496A1 (de) * 1997-07-22 1999-01-28 Siemens Ag Herstellungsverfahren für ein durch Feldeffekt gesteuertes Halbleiterbauelement
JPH1154746A (ja) 1997-07-31 1999-02-26 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
EP0227894A3 (en) * 1985-12-19 1988-07-13 SILICONIX Incorporated High density vertical dmos transistor
JP2700025B2 (ja) * 1985-12-24 1998-01-19 富士電機株式会社 バイポーラたて形ｍｏｓｆｅｔ
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
JPS6384164A (ja) * 1986-09-29 1988-04-14 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH0687504B2 (ja) * 1988-04-05 1994-11-02 株式会社東芝 半導体装置
JPH04196174A (ja) * 1990-11-26 1992-07-15 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ

Also Published As

Publication number Publication date
EP0658940A1 (de) 1995-06-21
KR950015829A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
US11735584B2 (en) Semiconductor device
JP3202021B2 (ja) パンチスルー電界効果トランジスタ
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
TWI550851B (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
US10109725B2 (en) Reverse-conducting semiconductor device
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
JP2000114520A (ja) 電力用半導体装置
JPH0370387B2 (ja)
JP2004335990A (ja) Ｍｉｓ型半導体装置
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
JP2000509916A (ja) 電界効果により制御可能の半導体デバイス
WO2020054446A1 (ja) 半導体装置
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP3409244B2 (ja) 半導体装置
JP3424579B2 (ja) 半導体装置
JP2003318400A (ja) 半導体装置とその製造方法
CN111129133B (zh) 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
WO2023116383A1 (zh) 带有超结结构的绝缘栅双极型晶体管及其制备方法
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JPH07193244A (ja) 電界効果により制御可能の半導体デバイス
US20100151650A1 (en) Method for manufacturing a power semiconductor device
GB2128018A (en) Insulated-gate field-effect transistors
JP3371836B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205