JPH07191829A - ジョセフソンラッチ回路 - Google Patents
ジョセフソンラッチ回路Info
- Publication number
- JPH07191829A JPH07191829A JP5331173A JP33117393A JPH07191829A JP H07191829 A JPH07191829 A JP H07191829A JP 5331173 A JP5331173 A JP 5331173A JP 33117393 A JP33117393 A JP 33117393A JP H07191829 A JPH07191829 A JP H07191829A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data holding
- circuit
- holding loop
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 単極性ＡＣ駆動方式の時に用いるジョセフソ
ンラッチ回路の入力信号線の数を減少させ、ジョセフソ
ンチップのＩ／Ｏピンの数を削減することを目的とす
る。 【構成】 単一もしくは複数のジョセフソン接合と超伝
導インダクタンスよりなるデータ保持ループと、該デー
タ保持ループに直接注入する信号入力線路と、前記デー
タ保持ループの一部に磁気的に結合したセンス回路と、
該センス回路により前記データ保持ループに保持された
情報を読みとり、真信号と補信号とを発生する出力回路
と、該出力回路の真信号出力線を分岐し前記データ保持
ループの一部に磁気的に且つパルス的に結合したリセッ
ト回路から構成される。また、前述の入力線路には入力
信号とラッチイネーブル信号の積演算された信号が入力
される。
ンラッチ回路の入力信号線の数を減少させ、ジョセフソ
ンチップのＩ／Ｏピンの数を削減することを目的とす
る。 【構成】 単一もしくは複数のジョセフソン接合と超伝
導インダクタンスよりなるデータ保持ループと、該デー
タ保持ループに直接注入する信号入力線路と、前記デー
タ保持ループの一部に磁気的に結合したセンス回路と、
該センス回路により前記データ保持ループに保持された
情報を読みとり、真信号と補信号とを発生する出力回路
と、該出力回路の真信号出力線を分岐し前記データ保持
ループの一部に磁気的に且つパルス的に結合したリセッ
ト回路から構成される。また、前述の入力線路には入力
信号とラッチイネーブル信号の積演算された信号が入力
される。
Description
【０００１】
【産業上の利用分野】本発明はジョセフソン接合を用い
たラッチ回路、より詳しくは真信号、補信号を回路の中
で利用するデュアルレール方式の論理回路において情報
を一時たくわえるラッチ回路に関するものである。
たラッチ回路、より詳しくは真信号、補信号を回路の中
で利用するデュアルレール方式の論理回路において情報
を一時たくわえるラッチ回路に関するものである。
【０００２】
【従来の技術】ジョセフソン接合素子は一度状態にスイ
ッチすると電源電流を切らない限り電圧状態を保持する
というラッチング動作を行う。このため、ジョセフソン
接合を用いた論理回路においては電源電流を一度０にリ
セットするＡＣ電源方式が一般的である。この電源方式
においては、電源電流が０の間、計算した喧嘩を保持す
るラッチ回路が不可欠である。一方、このジョセフソン
接合を用いた論理回路ではインバーターを構成すること
が半導体に比べて難しく、一般にデュアルレール方式が
採用されている。デュアルレール方式は論理回路におい
て入力される信号の補信号も同時に入力し、出力される
信号の補信号もその論理回路の中で同時に発生させる回
路方式であり、タイミング信号を必要とするインバータ
ーを用いる必要がないため、回路の高速化が図れる。従
って、上述のラッチ回路の出力も真信号と補信号のいず
れもが出力されるデュアルレール方式のラッチ回路が必
要である。
ッチすると電源電流を切らない限り電圧状態を保持する
というラッチング動作を行う。このため、ジョセフソン
接合を用いた論理回路においては電源電流を一度０にリ
セットするＡＣ電源方式が一般的である。この電源方式
においては、電源電流が０の間、計算した喧嘩を保持す
るラッチ回路が不可欠である。一方、このジョセフソン
接合を用いた論理回路ではインバーターを構成すること
が半導体に比べて難しく、一般にデュアルレール方式が
採用されている。デュアルレール方式は論理回路におい
て入力される信号の補信号も同時に入力し、出力される
信号の補信号もその論理回路の中で同時に発生させる回
路方式であり、タイミング信号を必要とするインバータ
ーを用いる必要がないため、回路の高速化が図れる。従
って、上述のラッチ回路の出力も真信号と補信号のいず
れもが出力されるデュアルレール方式のラッチ回路が必
要である。
【０００３】従来、いくつかのラッチ回路が提案され研
究されているが、個々では回路の占有面積の点で優れて
いる第５図に示す従来例をその一例として説明する。こ
の従来のラッチ回路の動作については公開特許公報、平
２ー２４４４９５に詳しいので個々では簡単に述べるに
とどめる。第５図は従来例の等価回路を示しており、図
において３０１は真信号入力線路、３０２は補信号入力
線路、３０３、３０８、３１９はジョセフソン接合、３
０４、３０５、３０６はインダクタンス、３０７はジョ
セフソン接合とインダクタンスからなるセンス回路、３
０９はゲート電流線路、３１０、３１１は出力抵抗、３
１２は真信号出力線路、３１３は補信号出力線路、３１
４はラッチイネーブル信号、３１５、３１６は積演算回
路、３１７は真信号線、３１８は補信号線であり、ジョ
セフソン接合３０３とインダクタンス３０４、３０５、
３０６からデータ保持ループを構成する。
究されているが、個々では回路の占有面積の点で優れて
いる第５図に示す従来例をその一例として説明する。こ
の従来のラッチ回路の動作については公開特許公報、平
２ー２４４４９５に詳しいので個々では簡単に述べるに
とどめる。第５図は従来例の等価回路を示しており、図
において３０１は真信号入力線路、３０２は補信号入力
線路、３０３、３０８、３１９はジョセフソン接合、３
０４、３０５、３０６はインダクタンス、３０７はジョ
セフソン接合とインダクタンスからなるセンス回路、３
０９はゲート電流線路、３１０、３１１は出力抵抗、３
１２は真信号出力線路、３１３は補信号出力線路、３１
４はラッチイネーブル信号、３１５、３１６は積演算回
路、３１７は真信号線、３１８は補信号線であり、ジョ
セフソン接合３０３とインダクタンス３０４、３０５、
３０６からデータ保持ループを構成する。
【０００４】計算結果が”１”の場合には真信号が入力
され、ラッチイネーブル信号と積演算された後、真信号
入力線路に電流が流れる。その結果、データ保持ループ
に電流が誘起されジョセフソン接合３０３がスイッチす
る。それによりデータ保持ループには時計回りの周回電
流が流れ、これをデータ”１”に対応させる。一方、計
算結果が”０”の場合には補信号入力線路に電流が流れ
る。それによりデータ保持ループに誘起される電流は前
記周回電流と同じ方向であり、またその大きさを該誘起
電流だけではジョセフソン接合３０３がスイッチせず、
前記周回電流との和によりジョセフソン接合３０３をス
イッチできるように設計することは容易である。その結
果、補信号が入力された場合は周回電流がリセットされ
ることとなる。次に読み出しはセンス回路のゲート電流
の立ち上がりの時に行われる。データ保持ループに周回
電流が流れている場合（データ”１”の場合）にはセン
スゲート電流の立ち上がりに伴いセンス回路がスイッチ
し、真信号出力線路３１２に出力が現れる。データ保持
ループに周回電流が流れていない場合（データ”０”の
場合）にはセンスゲート電流の立ち上がる最後の段階で
ジョセフソン接合３０８がスイッチして補信号出力線路
３１３に出力が現れる。以上のようにしてジョセフソン
ラッチ回路を実現することができる。
され、ラッチイネーブル信号と積演算された後、真信号
入力線路に電流が流れる。その結果、データ保持ループ
に電流が誘起されジョセフソン接合３０３がスイッチす
る。それによりデータ保持ループには時計回りの周回電
流が流れ、これをデータ”１”に対応させる。一方、計
算結果が”０”の場合には補信号入力線路に電流が流れ
る。それによりデータ保持ループに誘起される電流は前
記周回電流と同じ方向であり、またその大きさを該誘起
電流だけではジョセフソン接合３０３がスイッチせず、
前記周回電流との和によりジョセフソン接合３０３をス
イッチできるように設計することは容易である。その結
果、補信号が入力された場合は周回電流がリセットされ
ることとなる。次に読み出しはセンス回路のゲート電流
の立ち上がりの時に行われる。データ保持ループに周回
電流が流れている場合（データ”１”の場合）にはセン
スゲート電流の立ち上がりに伴いセンス回路がスイッチ
し、真信号出力線路３１２に出力が現れる。データ保持
ループに周回電流が流れていない場合（データ”０”の
場合）にはセンスゲート電流の立ち上がる最後の段階で
ジョセフソン接合３０８がスイッチして補信号出力線路
３１３に出力が現れる。以上のようにしてジョセフソン
ラッチ回路を実現することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たラッチ回路には次のような問題点がある。即ちデータ
の書き込みの際に必ず真信号と補信号のふたつが必要な
ことである。もちろん、ジョセフソン論理回路はデュア
ルレール方式を採用しているので、回路の中には真信号
と補信号がいつも存在している。問題はチップからの入
力部分である。良く知られているようにジョセフソン接
合を用いた回路は液体ヘリウム中で動作する。従って、
室温のデバイスとのインターフェイスにはいくつかの制
約があり、そのひとつに室温からの熱流入をできるだけ
押さえることがあげられる。そのためにはＩ／Ｏ線路の
本数をできるだけ少なくすることが望ましい。例えば６
４ビットの乗算器を考えると、入力に１２８ピン、出力
に６４ピン必要であり、これすべてにデュアルレール方
式を採用すると３８４ピンのＩ／Ｏピンが必要となる。
また、液体ヘリウム中でチップ間を接続する場合にも実
装の観点からピン数が増加することは望ましくない。従
って、このような観点からは上述のラッチ回路は望まし
いものではない。
たラッチ回路には次のような問題点がある。即ちデータ
の書き込みの際に必ず真信号と補信号のふたつが必要な
ことである。もちろん、ジョセフソン論理回路はデュア
ルレール方式を採用しているので、回路の中には真信号
と補信号がいつも存在している。問題はチップからの入
力部分である。良く知られているようにジョセフソン接
合を用いた回路は液体ヘリウム中で動作する。従って、
室温のデバイスとのインターフェイスにはいくつかの制
約があり、そのひとつに室温からの熱流入をできるだけ
押さえることがあげられる。そのためにはＩ／Ｏ線路の
本数をできるだけ少なくすることが望ましい。例えば６
４ビットの乗算器を考えると、入力に１２８ピン、出力
に６４ピン必要であり、これすべてにデュアルレール方
式を採用すると３８４ピンのＩ／Ｏピンが必要となる。
また、液体ヘリウム中でチップ間を接続する場合にも実
装の観点からピン数が増加することは望ましくない。従
って、このような観点からは上述のラッチ回路は望まし
いものではない。
【０００６】
【課題を解決するための手段】本発明によれば 単一も
しくは複数のジョセフソン接合と超伝導インダクタンス
よりなるデータ保持ループと、該データ保持ループに直
接注入あるいは該データ保持ループに一部に磁気的に結
合した信号入力線路と、前記データ保持ループの一部に
磁気的に結合したセンス回路と、該センス回路により前
記データ保持ループに保持された情報を読みとり、真信
号と補信号とを発生する出力回路と、該出力回路の真信
号出力線を分岐し前記データ保持ループの一部に磁気的
に且つパルス的に結合したリセット回路から構成され、
前述の入力線路には入力信号とラッチイネーブル信号の
積演算された信号が入力されることを特徴とするジョセ
フソンラッチ回路、及び単一もしくは複数のジョセフソ
ン接合と超伝導インダクタンスよりなるデータ保持ルー
プと、該データ保持ループに直接注入あるいは該データ
保持ループに一部に磁気的に結合した信号入力線路と、
前記データ保持ループの一部に磁気的に結合したセンス
回路と、該センス回路により前記データ保持ループに保
持された情報を読みとり、真信号と補信号とを発生する
出力回路と、バイアス電流の立ち上がりを検知し、その
出力が前記データ保持ループの一部に磁気的に且つパル
ス的に結合したリセット回路から構成され、前述の入力
線路には入力信号とラッチイネーブル信号の積演算され
た信号が入力されることを特徴とするジョセフソンラッ
チ回路が得られる。。
しくは複数のジョセフソン接合と超伝導インダクタンス
よりなるデータ保持ループと、該データ保持ループに直
接注入あるいは該データ保持ループに一部に磁気的に結
合した信号入力線路と、前記データ保持ループの一部に
磁気的に結合したセンス回路と、該センス回路により前
記データ保持ループに保持された情報を読みとり、真信
号と補信号とを発生する出力回路と、該出力回路の真信
号出力線を分岐し前記データ保持ループの一部に磁気的
に且つパルス的に結合したリセット回路から構成され、
前述の入力線路には入力信号とラッチイネーブル信号の
積演算された信号が入力されることを特徴とするジョセ
フソンラッチ回路、及び単一もしくは複数のジョセフソ
ン接合と超伝導インダクタンスよりなるデータ保持ルー
プと、該データ保持ループに直接注入あるいは該データ
保持ループに一部に磁気的に結合した信号入力線路と、
前記データ保持ループの一部に磁気的に結合したセンス
回路と、該センス回路により前記データ保持ループに保
持された情報を読みとり、真信号と補信号とを発生する
出力回路と、バイアス電流の立ち上がりを検知し、その
出力が前記データ保持ループの一部に磁気的に且つパル
ス的に結合したリセット回路から構成され、前述の入力
線路には入力信号とラッチイネーブル信号の積演算され
た信号が入力されることを特徴とするジョセフソンラッ
チ回路が得られる。。
【０００７】
【実施例】第１図、第３図、第４図は本発明の第１の実
施例を説明するための図で、第１図は第１の実施例の等
価回路を示し、図において１は信号入力線路、２はラッ
チイネーブル信号線路、３、４、５、６はジョセフソン
接合、７はインダクタンス８の一部に磁気的に結合して
いるセンス回路、８、１２はインダクタンス、９、１
０、１１、１３、１４、１５は抵抗体、１６はセンス回
路のゲート電流線路、１７は積演算回路、１８は補信号
出力線路、１９は真信号出力線路であり、ジョセフソン
接合３とインダクタンス８よりデータ保持ループが構成
される。ジョセフソン接合３のオーダーパラメータの位
相差をθとすると、積演算回路１７の出力電流Ｉｅとの
電流ー位相特性は第３図に示されるようになる。第３図
において１０１から１０６まではそれぞれ動作点を示
す。この電流ー位相特性はジョセフソン接合３の臨界電
流密度とインダクタンス８のインダクタンス値により決
定され、図に示すような特性を持つように設定すること
ができる。
施例を説明するための図で、第１図は第１の実施例の等
価回路を示し、図において１は信号入力線路、２はラッ
チイネーブル信号線路、３、４、５、６はジョセフソン
接合、７はインダクタンス８の一部に磁気的に結合して
いるセンス回路、８、１２はインダクタンス、９、１
０、１１、１３、１４、１５は抵抗体、１６はセンス回
路のゲート電流線路、１７は積演算回路、１８は補信号
出力線路、１９は真信号出力線路であり、ジョセフソン
接合３とインダクタンス８よりデータ保持ループが構成
される。ジョセフソン接合３のオーダーパラメータの位
相差をθとすると、積演算回路１７の出力電流Ｉｅとの
電流ー位相特性は第３図に示されるようになる。第３図
において１０１から１０６まではそれぞれ動作点を示
す。この電流ー位相特性はジョセフソン接合３の臨界電
流密度とインダクタンス８のインダクタンス値により決
定され、図に示すような特性を持つように設定すること
ができる。
【０００８】また、第４図はジョセフソン論理回路のゲ
ート電流波形の一例で単極性ＡＣ駆動の場合を模式的に
示したもので２０１は動作領域、２０２はデータ書き込
み領域、２０３はデータ保持領域、２０４はマシンサイ
クル、２０５はデータ読み出し領域を示す。第４図に示
した領域２０１において計算された結果は信号入力線路
１から積演算回路１７へ入力される。ラッチイネーブル
信号２が入力されると積演算回路１７を経て信号がデー
タ保持ループに伝達されデータが書き込まれる。計算結
果が”１”の場合には積演算回路がスイッチし、データ
保持ループに電流が印加される。この結果、ジョセフソ
ン接合３がスイッチする。即ち第３図において動作点は
１０１を通って、１０２へ移る。ゲート電流が立ち下が
った後には動作点は１０３に移り、データ保持領域２０
３の間データが保持される。これはデータ保持ループに
周回電流が流れていることに相当する。一方、計算結果
が”０”の場合には積演算回路１７がスイッチせず、デ
ータ保持ループへ電流は印加されず、データ保持ループ
の状態は変化しない。従って、データが”１”から”
０”に変わる時にはデータ保持ループをリセットする必
要があるが、リセットについては後述する。
ート電流波形の一例で単極性ＡＣ駆動の場合を模式的に
示したもので２０１は動作領域、２０２はデータ書き込
み領域、２０３はデータ保持領域、２０４はマシンサイ
クル、２０５はデータ読み出し領域を示す。第４図に示
した領域２０１において計算された結果は信号入力線路
１から積演算回路１７へ入力される。ラッチイネーブル
信号２が入力されると積演算回路１７を経て信号がデー
タ保持ループに伝達されデータが書き込まれる。計算結
果が”１”の場合には積演算回路がスイッチし、データ
保持ループに電流が印加される。この結果、ジョセフソ
ン接合３がスイッチする。即ち第３図において動作点は
１０１を通って、１０２へ移る。ゲート電流が立ち下が
った後には動作点は１０３に移り、データ保持領域２０
３の間データが保持される。これはデータ保持ループに
周回電流が流れていることに相当する。一方、計算結果
が”０”の場合には積演算回路１７がスイッチせず、デ
ータ保持ループへ電流は印加されず、データ保持ループ
の状態は変化しない。従って、データが”１”から”
０”に変わる時にはデータ保持ループをリセットする必
要があるが、リセットについては後述する。
【０００９】読み出しはセンス回路のゲート電流の立ち
上がりの時に行われる。データ保持ループに周回電流が
流れている場合（データ”１”の場合）にはセンスゲー
ト電流の立ち上がりに伴いセンス回路がスイッチし、真
信号出力線路１９に出力が現れる。データ保持ループに
周回電流が流れていない場合（データ”０”の場合）に
はセンスゲート電流の立ち上がる最後の段階でジョセフ
ソン接合４がスイッチして補信号出力線路１８に出力が
現れる。
上がりの時に行われる。データ保持ループに周回電流が
流れている場合（データ”１”の場合）にはセンスゲー
ト電流の立ち上がりに伴いセンス回路がスイッチし、真
信号出力線路１９に出力が現れる。データ保持ループに
周回電流が流れていない場合（データ”０”の場合）に
はセンスゲート電流の立ち上がる最後の段階でジョセフ
ソン接合４がスイッチして補信号出力線路１８に出力が
現れる。
【００１０】真信号が読み出された後では、データ保持
ループのデータは消去可能となるので真信号を利用して
データ保持ループをリセットする。但し、次のクロック
での動作領域でのデータ保持ループへの信号書き込み動
作を妨げてはならないので、パルス信号を用いてリセッ
ト動作を行う。即ち本第１の従来例において真信号の一
部は抵抗体１３を経てジョセフソン接合６とインダクタ
ンス１２に入力される。この時、動作点は１０６へ移動
し、リセット動作が完了する。ただし、リセットのため
に流れる電流はジョセフソン接合６の臨界電流値より大
きいため、続いてジョセフソン接合６がスイッチしてリ
セットに用いられた電流は抵抗体９を経て接地へと流れ
込む。そのため、その後の動作領域２０１の間にデータ
保持ループに入力される信号へは影響を与えずにリセッ
ト動作を完了することができる。
ループのデータは消去可能となるので真信号を利用して
データ保持ループをリセットする。但し、次のクロック
での動作領域でのデータ保持ループへの信号書き込み動
作を妨げてはならないので、パルス信号を用いてリセッ
ト動作を行う。即ち本第１の従来例において真信号の一
部は抵抗体１３を経てジョセフソン接合６とインダクタ
ンス１２に入力される。この時、動作点は１０６へ移動
し、リセット動作が完了する。ただし、リセットのため
に流れる電流はジョセフソン接合６の臨界電流値より大
きいため、続いてジョセフソン接合６がスイッチしてリ
セットに用いられた電流は抵抗体９を経て接地へと流れ
込む。そのため、その後の動作領域２０１の間にデータ
保持ループに入力される信号へは影響を与えずにリセッ
ト動作を完了することができる。
【００１１】以上のように本回路を用いてジョセフソン
ラッチ回路を実現することができる。本回路は入力に真
信号のみで動作を行うことのできる単極性ＡＣ駆動方式
用のラッチ回路である。出力としては真信号と補信号を
発生する。
ラッチ回路を実現することができる。本回路は入力に真
信号のみで動作を行うことのできる単極性ＡＣ駆動方式
用のラッチ回路である。出力としては真信号と補信号を
発生する。
【００１２】第２図、第３図、第４図は本発明の第２の
実施例を説明するための図で、第２図は第２の実施例の
等価回路を示し、図において２１は信号入力線路、２２
はラッチイネーブル信号線路、２３、２４、２５、２
６、２７はジョセフソン接合、２８はインダクタンス２
９の一部に磁気的に結合しているセンス回路、２９、３
０はインダクタンス、３１、３２、３３、３４、３５、
３６は抵抗体、３７はセンス回路のゲート電流線路、３
８は積演算回路、３９は補信号出力線路、４０は真信号
出力線路であり、ジョセフソン接合２３とインダクタン
ス２９よりデータ保持ループが構成される。ジョセフソ
ン接合２３のオーダーパラメータの位相差をθとする
と、積演算回路３８の出力電流Ｉｅとの電流ー位相特性
は第３図に示されるようになる。第３図において１０１
から１０６まではそれぞれ動作点を示す。この電流ー位
相特性はジョセフソン接合２３の臨界電流密度とインダ
クタンス２９のインダクタンス値により決定され、図に
示すような特性を持つように設定することができる。
実施例を説明するための図で、第２図は第２の実施例の
等価回路を示し、図において２１は信号入力線路、２２
はラッチイネーブル信号線路、２３、２４、２５、２
６、２７はジョセフソン接合、２８はインダクタンス２
９の一部に磁気的に結合しているセンス回路、２９、３
０はインダクタンス、３１、３２、３３、３４、３５、
３６は抵抗体、３７はセンス回路のゲート電流線路、３
８は積演算回路、３９は補信号出力線路、４０は真信号
出力線路であり、ジョセフソン接合２３とインダクタン
ス２９よりデータ保持ループが構成される。ジョセフソ
ン接合２３のオーダーパラメータの位相差をθとする
と、積演算回路３８の出力電流Ｉｅとの電流ー位相特性
は第３図に示されるようになる。第３図において１０１
から１０６まではそれぞれ動作点を示す。この電流ー位
相特性はジョセフソン接合２３の臨界電流密度とインダ
クタンス２９のインダクタンス値により決定され、図に
示すような特性を持つように設定することができる。
【００１３】また、第４図はジョセフソン論理回路のゲ
ート電流波形の一例で単極性ＡＣ駆動の場合を模式的に
示したもので２０１は動作領域、２０２はデータ書き込
み領域、２０３はデータ保持領域、２０４はマシンサイ
クル、２０５はデータ読み出し領域を示す。第４図に示
した領域２０１において計算された結果は信号入力線路
２１から積演算回路３８へ入力される。ラッチイネーブ
ル信号２２が入力されると積演算回路３８を経て信号が
データ保持ループに伝達されデータが書き込まれる。計
算結果が”１”の場合には積演算回路がスイッチし、デ
ータ保持ループに電流が印加される。この結果、ジョセ
フソン接合２３がスイッチする。即ち第３図において動
作点は１０１を通って、１０２へ移る。ゲート電流が立
ち下がった後には動作点は１０３に移り、データ保持領
域２０３の間データが保持される。これはデータ保持ル
ープに周回電流が流れていることに相当する。一方、計
算結果が”０”の場合には積演算回路３８がスイッチせ
ず、データ保持ループへ電流は印加されず、データ保持
ループの状態は変化しない。従って、データが”１”か
ら”０”に変わる時にはデータ保持ループをリセットす
る必要があるが、リセットについては後述する。
ート電流波形の一例で単極性ＡＣ駆動の場合を模式的に
示したもので２０１は動作領域、２０２はデータ書き込
み領域、２０３はデータ保持領域、２０４はマシンサイ
クル、２０５はデータ読み出し領域を示す。第４図に示
した領域２０１において計算された結果は信号入力線路
２１から積演算回路３８へ入力される。ラッチイネーブ
ル信号２２が入力されると積演算回路３８を経て信号が
データ保持ループに伝達されデータが書き込まれる。計
算結果が”１”の場合には積演算回路がスイッチし、デ
ータ保持ループに電流が印加される。この結果、ジョセ
フソン接合２３がスイッチする。即ち第３図において動
作点は１０１を通って、１０２へ移る。ゲート電流が立
ち下がった後には動作点は１０３に移り、データ保持領
域２０３の間データが保持される。これはデータ保持ル
ープに周回電流が流れていることに相当する。一方、計
算結果が”０”の場合には積演算回路３８がスイッチせ
ず、データ保持ループへ電流は印加されず、データ保持
ループの状態は変化しない。従って、データが”１”か
ら”０”に変わる時にはデータ保持ループをリセットす
る必要があるが、リセットについては後述する。
【００１４】読み出しはセンス回路のゲート電流の立ち
上がりの時に行われる。データ保持ループに周回電流が
流れている場合（データ”１”の場合）にはセンスゲー
ト電流の立ち上がりに伴いセンス回路がスイッチし、真
信号出力線路４０に出力が現れる。データ保持ループに
周回電流が流れていない場合（データ”０”の場合）に
はセンスゲート電流の立ち上がる最後の段階でジョセフ
ソン接合２４がスイッチして補信号出力線路３９に出力
が現れる。 データ読み出し領域２０５を過ぎた後で
は、データ保持ループのデータは消去可能となるので補
信号を発生する機構を利用してデータ保持ループをリセ
ットする。但し、次のクロックでの動作領域でのデータ
保持ループへの信号書き込み動作を妨げてはならないの
で、パルス信号を用いてリセット動作を行う。即ち本第
２の従来例においてセンス回路のゲート電流は抵抗体３
１、３２で分流され、ジョセフソン接合２６へ入力され
る。ジョセフソン接合２６の臨界電流値はジョセフソン
接合２４と同じ大きさに設定されているので、ジョセフ
ソン接合２６はジョセフソン接合２４とほぼ同時にスイ
ッチする。ジョセフソン接合２４がスイッチする大きさ
までゲート電流が立ち上がっているということは、デー
タ読み出し領域２０５を終了したということと同義であ
るので、ジョセフソン接合２６がスイッチして抵抗体３
５、ジョセフソン接合２７、インダクタンス３０に流れ
る電流をリセットに用いることができる。インダクタン
ス３０に流れる電流は動作点を１０６へ移動し、リセッ
ト動作を行う。ただし、リセットのために流れる電流は
ジョセフソン接合２７の臨界電流値より大きいため、続
いてジョセフソン接合２７がスイッチしてリセットに用
いられた電流は抵抗体３６を経て接地へと流れ込む。そ
のため、その後の動作領域２０１の間にデータ保持ルー
プに入力される信号へは影響を与えずにリセット動作を
完了することができる。
上がりの時に行われる。データ保持ループに周回電流が
流れている場合（データ”１”の場合）にはセンスゲー
ト電流の立ち上がりに伴いセンス回路がスイッチし、真
信号出力線路４０に出力が現れる。データ保持ループに
周回電流が流れていない場合（データ”０”の場合）に
はセンスゲート電流の立ち上がる最後の段階でジョセフ
ソン接合２４がスイッチして補信号出力線路３９に出力
が現れる。 データ読み出し領域２０５を過ぎた後で
は、データ保持ループのデータは消去可能となるので補
信号を発生する機構を利用してデータ保持ループをリセ
ットする。但し、次のクロックでの動作領域でのデータ
保持ループへの信号書き込み動作を妨げてはならないの
で、パルス信号を用いてリセット動作を行う。即ち本第
２の従来例においてセンス回路のゲート電流は抵抗体３
１、３２で分流され、ジョセフソン接合２６へ入力され
る。ジョセフソン接合２６の臨界電流値はジョセフソン
接合２４と同じ大きさに設定されているので、ジョセフ
ソン接合２６はジョセフソン接合２４とほぼ同時にスイ
ッチする。ジョセフソン接合２４がスイッチする大きさ
までゲート電流が立ち上がっているということは、デー
タ読み出し領域２０５を終了したということと同義であ
るので、ジョセフソン接合２６がスイッチして抵抗体３
５、ジョセフソン接合２７、インダクタンス３０に流れ
る電流をリセットに用いることができる。インダクタン
ス３０に流れる電流は動作点を１０６へ移動し、リセッ
ト動作を行う。ただし、リセットのために流れる電流は
ジョセフソン接合２７の臨界電流値より大きいため、続
いてジョセフソン接合２７がスイッチしてリセットに用
いられた電流は抵抗体３６を経て接地へと流れ込む。そ
のため、その後の動作領域２０１の間にデータ保持ルー
プに入力される信号へは影響を与えずにリセット動作を
完了することができる。
【００１５】以上のように本回路を用いてジョセフソン
ラッチ回路を実現することができる。本回路は入力に真
信号のみで動作を行うことのできる単極性ＡＣ駆動方式
用のラッチ回路である。出力としては真信号と補信号を
発生する。
ラッチ回路を実現することができる。本回路は入力に真
信号のみで動作を行うことのできる単極性ＡＣ駆動方式
用のラッチ回路である。出力としては真信号と補信号を
発生する。
【００１６】
【発明の効果】本発明のラッチ回路は単極性ＡＣ駆動方
式の時に用いることができる。その動作のためにいかな
るタイミングシーケンスも必要としない。本ラッチ回路
を動作させるのに必要な入力信号は真信号一つであるた
めＩ／Ｏピンの削減に寄与することができる。またデー
タ保持のためのループは単一のジョセフソン接合を用い
ているため回路の占有面積を小さくすることができる。
式の時に用いることができる。その動作のためにいかな
るタイミングシーケンスも必要としない。本ラッチ回路
を動作させるのに必要な入力信号は真信号一つであるた
めＩ／Ｏピンの削減に寄与することができる。またデー
タ保持のためのループは単一のジョセフソン接合を用い
ているため回路の占有面積を小さくすることができる。
【図１】第１の実施例の等価回路。
【図２】第２の実施例の等価回路。
【図３】ジョセフソン接合２３のオーダーパラメータの
位相差をθと、積演回路３８の出力電流Ｉｅとの電流ー
位相特性。
位相差をθと、積演回路３８の出力電流Ｉｅとの電流ー
位相特性。
【図４】ジョセフソン論理回路のゲート電流波形の一例
で単極性ＡＣ駆動の場合を模式的に示したものである。
で単極性ＡＣ駆動の場合を模式的に示したものである。
【図５】従来例を説明するための図であり、その等価回
路を示している。
路を示している。
【符号の説明】 １ 信号入力線路 ２ ラッチイネーブル信号線路 ３、４、５、６ ジョセフソン接合 ７ センス回路 ８、１２ インダクタンス ９、１０、１１、１３、１４、１５ 抵抗体 １６ センス回路のゲート電流線路 １７ 積演算回路 １８ 補信号出力線路 １９ 真信号出力線路 ２１ 信号入力線路 ２２ ラッチイネーブル信号線路 ２３、２４、２５、２６、２７ ジョセフソン接合 ２８ センス回路 ２９、３０ インダクタンス ３１、３２、３３、３４、３５、３６ 抵抗体 ３７ センス回路のゲート電流線路 ３８ 積演算回路 ３９ 補信号出力線路 ４０ 真信号出力線路 １０１、１０２、１０３、１０４、１０５、１０６ 動
作点 ２０１ 動作領域 ２０２ データ書き込み領域 ２０３ データ保持領域 ２０４ マシンサイクル ２０５ データ読み出し領域 ３０１ 真信号入力線路 ３０２ 補信号入力線路 ３０３、３０８、３１９ ジョセフソン接合 ３０４、３０５、３０６ インダクタンス ３０７ センス回路 ３０９ ゲート電流線路 ３１０、３１１ 出力抵抗 ３１２ 真信号出力線路 ３１３ 補信号出力線路 ３１４ ラッチイネーブル信号 ３１５、３１６ 積演算回路 ３１７ 真信号線 ３１８ 補信号線
作点 ２０１ 動作領域 ２０２ データ書き込み領域 ２０３ データ保持領域 ２０４ マシンサイクル ２０５ データ読み出し領域 ３０１ 真信号入力線路 ３０２ 補信号入力線路 ３０３、３０８、３１９ ジョセフソン接合 ３０４、３０５、３０６ インダクタンス ３０７ センス回路 ３０９ ゲート電流線路 ３１０、３１１ 出力抵抗 ３１２ 真信号出力線路 ３１３ 補信号出力線路 ３１４ ラッチイネーブル信号 ３１５、３１６ 積演算回路 ３１７ 真信号線 ３１８ 補信号線
Claims (2)
- 【請求項１】 単一もしくは複数のジョセフソン接合と
超伝導インダクタンスよりなるデータ保持ループと、該
データ保持ループに直接注入あるいは該データ保持ルー
プに一部に磁気的に結合した信号入力線路と、前記デー
タ保持ループの一部に磁気的に結合したセンス回路と、
該センス回路により前記データ保持ループに保持された
情報を読みとり、真信号と補信号とを発生する出力回路
と、該出力回路の真信号出力線を分岐し前記データ保持
ループの一部に磁気的に且つパルス的に結合したリセッ
ト回路から構成され、前記信号入力線路には入力信号と
ラッチイネーブル信号の積演算された信号が入力される
ことを特徴とするジョセフソンラッチ回路。 - 【請求項２】 単一もしくは複数のジョセフソン接合と
超伝導インダクタンスよりなるデータ保持ループと、該
データ保持ループに直接注入あるいは該データ保持ルー
プに一部に磁気的に結合した信号入力線路と、前記デー
タ保持ループの一部に磁気的に結合したセンス回路と、
該センス回路により前記データ保持ループに保持された
情報を読みとり、真信号と補信号とを発生する出力回路
と、バイアス電流の立ち上がりを検知し、その出力が前
記データ保持ループの一部に磁気的に且つパルス的に結
合したリセット回路から構成され、前記信号入力線路に
は入力信号とラッチイネーブル信号の積演算された信号
が入力されることを特徴とするジョセフソンラッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331173A JP2689878B2 (ja) | 1993-12-27 | 1993-12-27 | ジョセフソンラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331173A JP2689878B2 (ja) | 1993-12-27 | 1993-12-27 | ジョセフソンラッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191829A true JPH07191829A (ja) | 1995-07-28 |
| JP2689878B2 JP2689878B2 (ja) | 1997-12-10 |
Family
ID=18240704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331173A Expired - Fee Related JP2689878B2 (ja) | 1993-12-27 | 1993-12-27 | ジョセフソンラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689878B2 (ja) |
-
1993
- 1993-12-27 JP JP5331173A patent/JP2689878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2689878B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034195B2 (ja) | 超伝導ラツチ回路 | |
| Kilburn et al. | A parallel arithmetic unit using a saturated-transistor fast-carry circuit | |
| JPS58148521A (ja) | ジヨセフソン接合ラツチ回路 | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0159771B2 (ja) | ||
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| Kriplani et al. | Improved delay and current models for estimating maximum currents in CMOS VLSI circuits | |
| JPH0374051B2 (ja) | ||
| JP2625392B2 (ja) | ジョセフソンラッチ回路 | |
| JPH02244497A (ja) | ジョセフソンラッチ回路 | |
| JPH043038B2 (ja) | ||
| JPH02252195A (ja) | ジョセフソンラッチ回路 | |
| JPH043037B2 (ja) | ||
| JPS58147228A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0374049B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| JPS58147229A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0215898B2 (ja) | ||
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JP2972719B2 (ja) | 半導体集積回路装置及びその配置方法 | |
| JP2728430B2 (ja) | 半導体集積回路 | |
| JPH03216898A (ja) | 集積回路 | |
| JPS59123310A (ja) | タイミング・パルス発生回路 | |
| JPH0368478B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| LAPS | Cancellation because of no payment of annual fees |