JPH07183626A - セラミック集積回路基板の封止構造 - Google Patents
セラミック集積回路基板の封止構造Info
- Publication number
- JPH07183626A JPH07183626A JP32710293A JP32710293A JPH07183626A JP H07183626 A JPH07183626 A JP H07183626A JP 32710293 A JP32710293 A JP 32710293A JP 32710293 A JP32710293 A JP 32710293A JP H07183626 A JPH07183626 A JP H07183626A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- integrated circuit
- ceramic integrated
- terminals
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 この発明は、実装したＩＣ，トランジスター
等を合成樹脂で封止したセラミック集積回路基板の封止
構造に関し、プリント基板の上に実装した場合にも、セ
ラミック集積回路基板とプリント基板の線膨張率の差に
起因して半田接合部にクラック等が生じにくいセラミッ
ク集積回路基板の封止構造を提供せんとするものであ
る。 【構成】 一側片にピン状の端子４を並設し、樹脂封止
したセラミック集積回路基板１であって、端子４の並設
方向の両側端部において、封止樹脂３の量を他の部分よ
り多く配置して成ることを特徴とするセラミック集積回
路基板の封止構造。
等を合成樹脂で封止したセラミック集積回路基板の封止
構造に関し、プリント基板の上に実装した場合にも、セ
ラミック集積回路基板とプリント基板の線膨張率の差に
起因して半田接合部にクラック等が生じにくいセラミッ
ク集積回路基板の封止構造を提供せんとするものであ
る。 【構成】 一側片にピン状の端子４を並設し、樹脂封止
したセラミック集積回路基板１であって、端子４の並設
方向の両側端部において、封止樹脂３の量を他の部分よ
り多く配置して成ることを特徴とするセラミック集積回
路基板の封止構造。
Description
【０００１】
【産業上の利用分野】この発明は、実装したＩＣ，トラ
ンジスター等を合成樹脂で封止したセラミック集積回路
基板の封止構造に関する。
ンジスター等を合成樹脂で封止したセラミック集積回路
基板の封止構造に関する。
【０００２】
【従来の技術】図４、図５に示すのは、従来のセラミッ
ク集積回路基板の封止構造である。
ク集積回路基板の封止構造である。
【０００３】１は、セラミック集積回路基板、２は実装
したＩＣ、３は封止樹脂である。４は、セラミック集積
回路基板１より導出されたピン状の端子である。この端
子４は、セラミック集積回路基板１の同一側片に並設さ
れている。
したＩＣ、３は封止樹脂である。４は、セラミック集積
回路基板１より導出されたピン状の端子である。この端
子４は、セラミック集積回路基板１の同一側片に並設さ
れている。
【０００４】５はプリント基板で、このプリント基板５
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
【０００５】
【発明が解決しようとする課題】上記、従来のセラミッ
ク集積回路基板の封止構造は、ＩＣ２等を実装しセラミ
ック集積回路基板１の外面を単に均一に封止樹脂３で被
覆したものであったので、セラミック集積回路基板１と
一般の樹脂系プリント基板５の線膨張率の相違に起因し
て、端子４の半田接合部に過度の応力が発生し、半田接
合部にクラックが入るという問題があった。このクラッ
クは特に、セラミック集積回路基板１の端部側より発生
しやすい状況にあった。
ク集積回路基板の封止構造は、ＩＣ２等を実装しセラミ
ック集積回路基板１の外面を単に均一に封止樹脂３で被
覆したものであったので、セラミック集積回路基板１と
一般の樹脂系プリント基板５の線膨張率の相違に起因し
て、端子４の半田接合部に過度の応力が発生し、半田接
合部にクラックが入るという問題があった。このクラッ
クは特に、セラミック集積回路基板１の端部側より発生
しやすい状況にあった。
【０００６】この状況を、更に詳細説明すると次のよう
になる。セラミック集積回路基板１は、電子部品を構成
する材料の中でも線膨張率が極めて小さく、また、それ
らを搭載するプリント基板５は、一般に樹脂系基板で
は、その５乃至１０倍の線膨張率を持っている。
になる。セラミック集積回路基板１は、電子部品を構成
する材料の中でも線膨張率が極めて小さく、また、それ
らを搭載するプリント基板５は、一般に樹脂系基板で
は、その５乃至１０倍の線膨張率を持っている。
【０００７】従って、使用時のオン、オフ状態（電気の
導通状態）における温度変化に対してそれぞれ線膨張率
が異なり、その結果としてセラミック集積回路基板１と
プリント基板５を接続する半田接合部に内部的な力が発
生し、とりわけ、端部の端子４から半田クラックが発生
するのである。
導通状態）における温度変化に対してそれぞれ線膨張率
が異なり、その結果としてセラミック集積回路基板１と
プリント基板５を接続する半田接合部に内部的な力が発
生し、とりわけ、端部の端子４から半田クラックが発生
するのである。
【０００８】この発明は、上記の欠点を除去せんとする
ものであり、セラミック集積回路基板１とこれを実装す
るプリント基板５の線膨張率の差によって発生する熱応
力による半田接合部等のクラック発生等を防止せんとす
るものである。
ものであり、セラミック集積回路基板１とこれを実装す
るプリント基板５の線膨張率の差によって発生する熱応
力による半田接合部等のクラック発生等を防止せんとす
るものである。
【０００９】
【課題を解決するための手段】この出願の発明の第１
は、一側片にピン状の端子４を並設し、樹脂封止したセ
ラミック集積回路基板１であって、端子４の並設方向の
両側端部において、封止樹脂３の量を他の部分より多く
配置して成るセラミック集積回路基板の封止構造であ
り、更には、端子４の並設方向の両側端部において、封
止樹脂３を上下方向に積層して成るものであり、更に
は、端子４の並設方向の両側端部において、封止樹脂３
を表裏面方向に他の部分より厚く配置して成るものであ
る。
は、一側片にピン状の端子４を並設し、樹脂封止したセ
ラミック集積回路基板１であって、端子４の並設方向の
両側端部において、封止樹脂３の量を他の部分より多く
配置して成るセラミック集積回路基板の封止構造であ
り、更には、端子４の並設方向の両側端部において、封
止樹脂３を上下方向に積層して成るものであり、更に
は、端子４の並設方向の両側端部において、封止樹脂３
を表裏面方向に他の部分より厚く配置して成るものであ
る。
【００１０】
【作用】封止樹脂３をセラミック集積回路基板１に塗布
した場合、封止樹脂３のもつ線膨張率が、セラミック集
積回路基板１とプリント基板５の線膨張率の中間にある
ため、セラミック集積回路基板１とプリント基板５の線
膨張率の違いから生じる応力は多少緩和され、特に、端
子４の並設方向の両側端部において、封止樹脂３の量を
他の部分より多く配置したことにより、両側端部の剛性
を高め、端子４を並設した側片の応力分布を均一にす
る。
した場合、封止樹脂３のもつ線膨張率が、セラミック集
積回路基板１とプリント基板５の線膨張率の中間にある
ため、セラミック集積回路基板１とプリント基板５の線
膨張率の違いから生じる応力は多少緩和され、特に、端
子４の並設方向の両側端部において、封止樹脂３の量を
他の部分より多く配置したことにより、両側端部の剛性
を高め、端子４を並設した側片の応力分布を均一にす
る。
【００１１】
【実施例】図１示すのは、この発明のセラミック集積回
路基板の封止構造である。
路基板の封止構造である。
【００１２】一側片にピン状の端子４を並設し、樹脂封
止したセラミック集積回路基板１であって、端子４の並
設方向の両側端部において封止樹脂３を上下方向に延長
して積層することにより、端子４の並設方向の両側端部
の封止樹脂３の量を他の部分より多く配置し、この部分
の剛性を高めたものである。
止したセラミック集積回路基板１であって、端子４の並
設方向の両側端部において封止樹脂３を上下方向に延長
して積層することにより、端子４の並設方向の両側端部
の封止樹脂３の量を他の部分より多く配置し、この部分
の剛性を高めたものである。
【００１３】２は、セラミック集積回路基板１の上に実
装したＩＣで、セラミック集積回路基板１及び実装した
ＩＣ２は、ピン状の端子４を残して封止樹脂３にて封止
されている。
装したＩＣで、セラミック集積回路基板１及び実装した
ＩＣ２は、ピン状の端子４を残して封止樹脂３にて封止
されている。
【００１４】５はプリント基板で、このプリント基板５
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
【００１５】図２、図３に示すのは、各々この発明のセ
ラミック集積回路基板の封止構造の他の実施例である。
ラミック集積回路基板の封止構造の他の実施例である。
【００１６】一側片にピン状の端子４を並設し、樹脂封
止したセラミック集積回路基板１であって、端子４の並
設方向の両側端部において、封止樹脂３を表裏面方向に
他の部分より厚く配置することにより、端子４の並設方
向の両側端部の封止樹脂３の量を他の部分より多く配置
し、この部分の剛性を高めたものである。
止したセラミック集積回路基板１であって、端子４の並
設方向の両側端部において、封止樹脂３を表裏面方向に
他の部分より厚く配置することにより、端子４の並設方
向の両側端部の封止樹脂３の量を他の部分より多く配置
し、この部分の剛性を高めたものである。
【００１７】図２の実施例では、端子４の並設方向の両
側端部の封止樹脂３の厚みを他の部分の２．５倍程度と
している。
側端部の封止樹脂３の厚みを他の部分の２．５倍程度と
している。
【００１８】図３の実施例では、中央部から両側端部に
かけて厚みを漸増させている。２は、セラミック集積回
路基板１の上に実装したＩＣで、セラミック集積回路基
板１及び実装したＩＣ２は、ピン状の端子４を残して封
止樹脂３にて封止されている。
かけて厚みを漸増させている。２は、セラミック集積回
路基板１の上に実装したＩＣで、セラミック集積回路基
板１及び実装したＩＣ２は、ピン状の端子４を残して封
止樹脂３にて封止されている。
【００１９】５はプリント基板で、このプリント基板５
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
の回路に端子４を立設接続してセラミック集積回路基板
１が実装されている。
【００２０】
【発明の効果】上記のように、この出願のセラミック集
積回路基板の封止構造にあっては、端子４の並設方向の
両側端部において、封止樹脂３の量を他の部分より多く
配置したことにより、両側端部の剛性を高めているの
で、ピン状の端子４を立設してプリント基板５に実装
し、セラミック集積回路基板１とプリント基板５の線膨
張率の差により、熱応力が発生した場合でも、端子４を
並設した側片の応力分布を均一にし、半田接合部のクラ
ック発生を防止するのである。
積回路基板の封止構造にあっては、端子４の並設方向の
両側端部において、封止樹脂３の量を他の部分より多く
配置したことにより、両側端部の剛性を高めているの
で、ピン状の端子４を立設してプリント基板５に実装
し、セラミック集積回路基板１とプリント基板５の線膨
張率の差により、熱応力が発生した場合でも、端子４を
並設した側片の応力分布を均一にし、半田接合部のクラ
ック発生を防止するのである。
【図 １】本発明の一実施例を示す斜視図。
【図 ２】本発明の異なる実施例を示す一部断面を示す
斜視図。
斜視図。
【図 ３】本発明の他の異なる実施例を示す一部断面を
示す斜視図。
示す斜視図。
【図 ４】従来例を示す斜視図。
【図 ５】同上の断面図。
１ セラミック集積回路基板 ２ ＩＣ ３ 封止樹脂 ４ 端子 ５ プリント基板
Claims (3)
- 【請求項１】 一側片にピン状の端子４を並設し、樹脂
封止したセラミック集積回路基板１であって、端子４の
並設方向の両側端部において、封止樹脂３の量を他の部
分より多く配置して成ることを特徴とするセラミック集
積回路基板の封止構造。 - 【請求項２】 一側片にピン状の端子４を並設し、樹脂
封止したセラミック集積回路基板１であって、端子４の
並設方向の両側端部において、封止樹脂３を上下方向に
積層して成ることを特徴とするセラミック集積回路基板
の封止構造。 - 【請求項３】 一側片にピン状の端子４を並設し、樹脂
封止したセラミック集積回路基板１であって、端子４の
並設方向の両側端部において、封止樹脂３を表裏面方向
に他の部分より厚く配置して成ることを特徴とするセラ
ミック集積回路基板の封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32710293A JPH07183626A (ja) | 1993-12-24 | 1993-12-24 | セラミック集積回路基板の封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32710293A JPH07183626A (ja) | 1993-12-24 | 1993-12-24 | セラミック集積回路基板の封止構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183626A true JPH07183626A (ja) | 1995-07-21 |
Family
ID=18195319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32710293A Withdrawn JPH07183626A (ja) | 1993-12-24 | 1993-12-24 | セラミック集積回路基板の封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139377B2 (en) | 2007-07-10 | 2012-03-20 | Rohm Co., Ltd. | IC device and method of manufacturing the same |
-
1993
- 1993-12-24 JP JP32710293A patent/JPH07183626A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139377B2 (en) | 2007-07-10 | 2012-03-20 | Rohm Co., Ltd. | IC device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
| US5332921A (en) | Resin-seal type semiconductor device | |
| EP1705966A2 (en) | Circuit board and manufacturing method thereof | |
| JP2566341B2 (ja) | 半導体装置 | |
| KR950024315A (ko) | 반도체용 리드 프레임 및 그 제조방법 | |
| JPH07183626A (ja) | セラミック集積回路基板の封止構造 | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JPH01106451A (ja) | 半導体装置 | |
| JPH0582937A (ja) | 半導体装置 | |
| JP2757570B2 (ja) | 金属基板の実装構造 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JPH04287952A (ja) | 複合絶縁基板およびそれを用いた半導体装置 | |
| JP2005011862A (ja) | 半導体装置 | |
| JPH01230264A (ja) | Ｌｓｉパッケージ | |
| JPH03209793A (ja) | ガラス基板の半田接続構造 | |
| JPH04359517A (ja) | 半導体集積回路 | |
| JPH07122677A (ja) | 半導体装置およびその製造方法 | |
| JP3115432B2 (ja) | 半導体装置 | |
| JPH046209Y2 (ja) | ||
| JPH0380599A (ja) | 電子回路モジュール | |
| JPS63248155A (ja) | 半導体装置 | |
| JP2558205Y2 (ja) | 複合基板構造 | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH08167762A (ja) | 厚膜混成集積回路 | |
| JPS6292354A (ja) | ハイブリツドｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |