JPH04359517A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04359517A JPH04359517A JP13457591A JP13457591A JPH04359517A JP H04359517 A JPH04359517 A JP H04359517A JP 13457591 A JP13457591 A JP 13457591A JP 13457591 A JP13457591 A JP 13457591A JP H04359517 A JPH04359517 A JP H04359517A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- wiring
- protective film
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 4
- 102100027340 Slit homolog 2 protein Human genes 0.000 abstract description 9
- 101710133576 Slit homolog 2 protein Proteins 0.000 abstract description 9
- 230000035882 stress Effects 0.000 description 4
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特に樹脂封止型半導体集積回路の配線に関する。
、特に樹脂封止型半導体集積回路の配線に関する。
【0002】
【従来の技術】従来の半導体集積回路は図3及び図4に
示すように、素子を形成した半導体基板(図示せず)上
に設けたフィールド絶縁膜5の上に配線1を設け、配線
1に幅dのスリット2を設けて配線1を複数の配線に分
岐し、スリット2を含む表面に配線1を被覆する保護膜
6を形成していた。
示すように、素子を形成した半導体基板(図示せず)上
に設けたフィールド絶縁膜5の上に配線1を設け、配線
1に幅dのスリット2を設けて配線1を複数の配線に分
岐し、スリット2を含む表面に配線1を被覆する保護膜
6を形成していた。
【0003】ここで、スリットを設ける第1の目的は、
電源配線に設けて電源配線を複数の配線に分岐し、分岐
された配線の夫々に接続される回路相互間の共通インピ
ーダンス結合を低減させ回路間の相互干渉を防止させる
ことにある。
電源配線に設けて電源配線を複数の配線に分岐し、分岐
された配線の夫々に接続される回路相互間の共通インピ
ーダンス結合を低減させ回路間の相互干渉を防止させる
ことにある。
【0004】また、第2の目的は、保護膜のずれを防止
することにある。半導体集積回路は、製造工程,使用環
境,信頼性試験で温度変化を受けるが、特に樹脂封止型
パッケージの場合、封止樹脂、保護膜および半導体基板
の熱膨張率の違いにより、保護膜に機械的ストレスが加
わり、その結果保護膜にずれが生ずるが、スリットを介
してフィールド保護膜5と保護膜とが結合され、特に両
者の材質が同一の場合は一体化されずれを防止できる。
することにある。半導体集積回路は、製造工程,使用環
境,信頼性試験で温度変化を受けるが、特に樹脂封止型
パッケージの場合、封止樹脂、保護膜および半導体基板
の熱膨張率の違いにより、保護膜に機械的ストレスが加
わり、その結果保護膜にずれが生ずるが、スリットを介
してフィールド保護膜5と保護膜とが結合され、特に両
者の材質が同一の場合は一体化されずれを防止できる。
【0005】
【発明が解決しようとする課題】この従来の半導体集積
回路は、スリットの終端部に機械的ストレスが加わると
、スリットの終端部に接している保護膜が応力を受け、
クラックが発生し易い。このクラックから水分が侵入す
ると、特に配線がAl層からなる場合には、配線の腐食
となって、断線に至り、半導体集積回路の信頼性が低下
するという問題点がある。
回路は、スリットの終端部に機械的ストレスが加わると
、スリットの終端部に接している保護膜が応力を受け、
クラックが発生し易い。このクラックから水分が侵入す
ると、特に配線がAl層からなる場合には、配線の腐食
となって、断線に至り、半導体集積回路の信頼性が低下
するという問題点がある。
【0006】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に設けた絶縁膜上に設けた配線と、前
記配線に設けて前記配線の一端を複数の配線に分岐する
スリットと、前記スリットの終端部に設け且つ前記スリ
ットの幅よりも広い柱状の形状を有する逃げ孔と、前記
スリットを含む表面に設けた保護膜とを備えている。
は、半導体基板上に設けた絶縁膜上に設けた配線と、前
記配線に設けて前記配線の一端を複数の配線に分岐する
スリットと、前記スリットの終端部に設け且つ前記スリ
ットの幅よりも広い柱状の形状を有する逃げ孔と、前記
スリットを含む表面に設けた保護膜とを備えている。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の一実施例を示す配線の平面
図である。
図である。
【0009】図1に示すように、配線1に設けて一端を
複数の配線に分岐するスリット2の終端部にスリット2
の幅dよりも広い角柱状の逃げ孔3を設けている。これ
により配線1の下部のフィールド絶縁膜と配線上部の保
護膜との結合力を高め、外部応力に対し相対的に弱いス
リット2の終端部の保護膜のクラックに対する耐量を向
上させることができる。
複数の配線に分岐するスリット2の終端部にスリット2
の幅dよりも広い角柱状の逃げ孔3を設けている。これ
により配線1の下部のフィールド絶縁膜と配線上部の保
護膜との結合力を高め、外部応力に対し相対的に弱いス
リット2の終端部の保護膜のクラックに対する耐量を向
上させることができる。
【0010】図2は本発明の第2の実施例を示す配線の
平面図である。
平面図である。
【0011】図2に示すように、スリット2の終端部に
設けた逃げ孔3の形状を円柱状に形成した以外は第1の
実施例と同様の構成を有しており、スリット2の終端部
に加わる応力を分散させ、クラックに対する耐量をより
大きくできる利点がある。
設けた逃げ孔3の形状を円柱状に形成した以外は第1の
実施例と同様の構成を有しており、スリット2の終端部
に加わる応力を分散させ、クラックに対する耐量をより
大きくできる利点がある。
【0012】
【発明の効果】以上説明したように、本発明は配線に設
けられたスリットの終端部に、スリットの幅よりも広い
逃げ孔を設けることにより、保護膜のクラックに対する
耐量を増加させ、保護膜の耐湿性を向上させるという効
果を有する。
けられたスリットの終端部に、スリットの幅よりも広い
逃げ孔を設けることにより、保護膜のクラックに対する
耐量を増加させ、保護膜の耐湿性を向上させるという効
果を有する。
【図1】本発明の第1の実施例を示す配線の平面図。
【図2】本発明の第2の実施例を示す配線の平面図。
【図3】従来の半導体集積回路の一例を示す斜視図及び
平面図。
平面図。
1 配線
2 スリット
3 逃げ孔
5 フィールド絶縁膜
6 保護膜
d スリットの幅
Claims (1)
- 【請求項1】 半導体基板上に設けた絶縁膜上に設け
た配線と、前記配線に設けて前記配線の一端を複数の配
線に分岐するスリットと、前記スリットの終端部に設け
且つ前記スリットの幅よりも広い柱状の形状を有する逃
げ孔と、前記スリットを含む表面に設けた保護膜とを備
えたことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13457591A JPH04359517A (ja) | 1991-06-06 | 1991-06-06 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13457591A JPH04359517A (ja) | 1991-06-06 | 1991-06-06 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04359517A true JPH04359517A (ja) | 1992-12-11 |
Family
ID=15131563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13457591A Pending JPH04359517A (ja) | 1991-06-06 | 1991-06-06 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04359517A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1064901A (ja) * | 1996-07-18 | 1998-03-06 | Samsung Electron Co Ltd | 半導体チップパッケージ素子 |
JP2006306476A (ja) * | 2005-04-28 | 2006-11-09 | Japan Polypropylene Corp | ポリプロピレン系医療用ブロー容器 |
-
1991
- 1991-06-06 JP JP13457591A patent/JPH04359517A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1064901A (ja) * | 1996-07-18 | 1998-03-06 | Samsung Electron Co Ltd | 半導体チップパッケージ素子 |
JP2006306476A (ja) * | 2005-04-28 | 2006-11-09 | Japan Polypropylene Corp | ポリプロピレン系医療用ブロー容器 |
JP4705703B2 (ja) * | 2005-04-28 | 2011-06-22 | 日本ポリプロ株式会社 | ポリプロピレン系医療用ブロー容器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
US20040183211A1 (en) | Chip carrier with optimized circuitization pattern | |
US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
JPH10229147A (ja) | 集積回路チップ・パッケージ用カンチレバー・ボール接続 | |
US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH10223698A (ja) | Tape−BGAタイプの半導体装置 | |
US5596227A (en) | Ball grid array type semiconductor device | |
JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
KR970703617A (ko) | 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
KR970004949B1 (ko) | 수지밀봉형 반도체장치 및 그 리드프레임 | |
US7180185B2 (en) | Semiconductor device with connections for bump electrodes | |
JPH04359517A (ja) | 半導体集積回路 | |
KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
JPS62183134A (ja) | 半導体装置 | |
JP2760627B2 (ja) | 半導体装置 | |
JP3693400B2 (ja) | 半導体チップの改良された自動ボンディングパッケージ | |
KR100352120B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
US20070090527A1 (en) | Integrated chip device in a package | |
JPS6298633A (ja) | 半導体装置 | |
JPH02271544A (ja) | 配線基板およびこれを用いた半導体装置 | |
JP3152207B2 (ja) | 半導体装置 |