JP3152207B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3152207B2 JP3152207B2 JP18312298A JP18312298A JP3152207B2 JP 3152207 B2 JP3152207 B2 JP 3152207B2 JP 18312298 A JP18312298 A JP 18312298A JP 18312298 A JP18312298 A JP 18312298A JP 3152207 B2 JP3152207 B2 JP 3152207B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor wafer
- semiconductor
- external connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、両面に任意の回路が形成された半導体装置に
関する。
し、特に、両面に任意の回路が形成された半導体装置に
関する。
【０００２】
【従来の技術】近年の半導体装置では、回路の集積度の
向上が重要な要素になっている。一般に、半導体装置の
集積度を高めるために、半導体ウェハ上に形成される回
路の設計寸法の微細化という手法が採用されている。し
かしながら、この手法では露光技術における制約がある
ため、十分に回路の集積度を向上させることができな
い。
向上が重要な要素になっている。一般に、半導体装置の
集積度を高めるために、半導体ウェハ上に形成される回
路の設計寸法の微細化という手法が採用されている。し
かしながら、この手法では露光技術における制約がある
ため、十分に回路の集積度を向上させることができな
い。
【０００３】そこで、例えば特開平１０−１２６５０号
公報には、１枚の半導体基板の両面に集積回路が形成さ
れた半導体集積回路装置が開示されている。この半導体
集積回路装置は図６に示すように、半導体基板３０の両
面に第１の集積回路３１と第２の集積回路３２とを形成
することにより、高い集積度を得ることができるように
したものである。
公報には、１枚の半導体基板の両面に集積回路が形成さ
れた半導体集積回路装置が開示されている。この半導体
集積回路装置は図６に示すように、半導体基板３０の両
面に第１の集積回路３１と第２の集積回路３２とを形成
することにより、高い集積度を得ることができるように
したものである。
【０００４】また、特開平４−１８８８６３号公報に
は、２枚の半導体ウェハを貼り合せた半導体装置及びそ
の製造方法が開示されている。この半導体装置は図７
（Ａ）（Ｂ）（Ｃ）に示すような工程によって製造され
る。まず、図７（Ａ）に示すように半導体ウェハ４０の
表面にデバイス部４５を形成する。
は、２枚の半導体ウェハを貼り合せた半導体装置及びそ
の製造方法が開示されている。この半導体装置は図７
（Ａ）（Ｂ）（Ｃ）に示すような工程によって製造され
る。まず、図７（Ａ）に示すように半導体ウェハ４０の
表面にデバイス部４５を形成する。
【０００５】次いで、図７（Ｂ）に示すようにデバイス
部４５の電極を半導体ウェハ４０の裏面まで延長するた
めの電極取り出し部４６を、半導体ウェハ４０の厚さ方
向に形成する。
部４５の電極を半導体ウェハ４０の裏面まで延長するた
めの電極取り出し部４６を、半導体ウェハ４０の厚さ方
向に形成する。
【０００６】次いで、図７（Ｃ）に示すように２枚の半
導体ウェハ４０の裏面同士を貼り合せることにより、両
面にデバイス部４５を形成した半導体装置が得られる。
また、２枚の半導体ウェハ４０の裏面には、両デバイス
部４５を電気的に接続するための導電部４７と、導電部
４７を絶縁するための絶縁部４８とが形成され、その導
電部４７と絶縁部４８との整合がとれるように２枚の半
導体ウェハ４０の裏面が貼り合わされる。
導体ウェハ４０の裏面同士を貼り合せることにより、両
面にデバイス部４５を形成した半導体装置が得られる。
また、２枚の半導体ウェハ４０の裏面には、両デバイス
部４５を電気的に接続するための導電部４７と、導電部
４７を絶縁するための絶縁部４８とが形成され、その導
電部４７と絶縁部４８との整合がとれるように２枚の半
導体ウェハ４０の裏面が貼り合わされる。
【０００７】
【発明が解決しようとする課題】特開平１０−１２６５
０号公報に開示された半導体集積回路装置は、１枚の半
導体基板の両面に集積回路を形成しているため、回路の
集積度の向上において一応の効果を奏している。しか
し、この半導体集積回路装置は、表面と裏面に集積回路
を形成するためのプロセスや工程は基本的に同じである
必要がある。したがって、表面の集積回路と裏面の集積
回路で使用するプロセスや工程が大幅に異なる場合に
は、対応が困難となってしまい、表裏面に異なる任意の
回路を有する半導体集積回路装置を製造することが困難
である。
０号公報に開示された半導体集積回路装置は、１枚の半
導体基板の両面に集積回路を形成しているため、回路の
集積度の向上において一応の効果を奏している。しか
し、この半導体集積回路装置は、表面と裏面に集積回路
を形成するためのプロセスや工程は基本的に同じである
必要がある。したがって、表面の集積回路と裏面の集積
回路で使用するプロセスや工程が大幅に異なる場合に
は、対応が困難となってしまい、表裏面に異なる任意の
回路を有する半導体集積回路装置を製造することが困難
である。
【０００８】一方、特開平４−１８８８６３号公報に開
示されている半導体装置は、２枚の半導体ウェハ４０を
電気的に接続して貼り合せているが、各半導体ウェハに
外部接続端子が設けられていないので、例えばパッケー
ジにして多くのリード端子と電気的に接続することがで
きない。
示されている半導体装置は、２枚の半導体ウェハ４０を
電気的に接続して貼り合せているが、各半導体ウェハに
外部接続端子が設けられていないので、例えばパッケー
ジにして多くのリード端子と電気的に接続することがで
きない。
【０００９】本発明は、上記課題を解決するためになさ
れたものであり、貼り合わされた２枚の半導体ウェハの
両面から多くの電気的接続を行うことができる半導体装
置を提供することを目的とする。
れたものであり、貼り合わされた２枚の半導体ウェハの
両面から多くの電気的接続を行うことができる半導体装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
一方の面に第１の回路を備えた第１の半導体ウェハと、
一方の面に第２の回路を備えた第２の半導体ウェハと、
を有し、第１の半導体ウェハの他方の面と第２の半導体
ウェハの他方の面とが貼り合わされ、かつ、第１の回路
及び第２の回路にそれぞれ外部接続端子が設けられる、
ことを特徴とするものである。
一方の面に第１の回路を備えた第１の半導体ウェハと、
一方の面に第２の回路を備えた第２の半導体ウェハと、
を有し、第１の半導体ウェハの他方の面と第２の半導体
ウェハの他方の面とが貼り合わされ、かつ、第１の回路
及び第２の回路にそれぞれ外部接続端子が設けられる、
ことを特徴とするものである。
【００１１】本発明の他の半導体装置は、一方の面に第
１の回路を備えた第１の半導体ウェハと、一方の面に第
２の回路を備えた第２の半導体ウェハと、第１の半導体
ウェハ及び第２の半導体ウェハの外方に配置されたリー
ド端子と、を有し、第１の半導体ウェハの他方の面と第
２の半導体ウェハの他方の面とが貼り合わされ、かつ、
第１の回路及び第２の回路にそれぞれ外部接続端子が設
けられ、第１の回路に設けられた外部接続端子とリード
端子とが電気的に接続され、第１の半導体ウェハ、第２
の半導体ウェハ及びリード端子の内端部が樹脂によって
封止されている、ことを特徴とするものである。
１の回路を備えた第１の半導体ウェハと、一方の面に第
２の回路を備えた第２の半導体ウェハと、第１の半導体
ウェハ及び第２の半導体ウェハの外方に配置されたリー
ド端子と、を有し、第１の半導体ウェハの他方の面と第
２の半導体ウェハの他方の面とが貼り合わされ、かつ、
第１の回路及び第２の回路にそれぞれ外部接続端子が設
けられ、第１の回路に設けられた外部接続端子とリード
端子とが電気的に接続され、第１の半導体ウェハ、第２
の半導体ウェハ及びリード端子の内端部が樹脂によって
封止されている、ことを特徴とするものである。
【００１２】上記第２の回路に設けられた外部接続端子
にスルーホールを介して電気的に接続された外部接続端
子が一方の面に設けられた絶縁板を有し、絶縁板は、そ
の絶縁板に設けられた外部接続端子を除いて樹脂によっ
て封止されていてもよい。
にスルーホールを介して電気的に接続された外部接続端
子が一方の面に設けられた絶縁板を有し、絶縁板は、そ
の絶縁板に設けられた外部接続端子を除いて樹脂によっ
て封止されていてもよい。
【００１３】本発明のさらに他の半導体装置は、一方の
面に第１の回路を備えた第１の半導体ウェハと、一方の
面に第２の回路を備えた第２の半導体ウェハと、絶縁基
板とを有し、第１の半導体ウェハの他方の面と絶縁基板
の一方の面とが貼り合わされ、第２の半導体ウェハの他
方の面と絶縁基板の他方の面とが貼り合わされ、かつ、
第１の回路及び第２の回路にそれぞれ外部接続端子が設
けられる、ことを特徴とするものである。
面に第１の回路を備えた第１の半導体ウェハと、一方の
面に第２の回路を備えた第２の半導体ウェハと、絶縁基
板とを有し、第１の半導体ウェハの他方の面と絶縁基板
の一方の面とが貼り合わされ、第２の半導体ウェハの他
方の面と絶縁基板の他方の面とが貼り合わされ、かつ、
第１の回路及び第２の回路にそれぞれ外部接続端子が設
けられる、ことを特徴とするものである。
【００１４】上記第１の回路及び第２の回路に設けられ
る外部接続端子は、パッドであってもよい。
る外部接続端子は、パッドであってもよい。
【００１５】上記第１の回路及び第２の回路に設けられ
る外部接続端子は、バンプであってもよい。
る外部接続端子は、バンプであってもよい。
【００１６】上記第１の回路と第２の回路のいずれか一
方にパッドが設けられ、他方にバンプが設けられてもよ
い。
方にパッドが設けられ、他方にバンプが設けられてもよ
い。
【００１７】本発明によれば、第１の半導体ウェハの第
１の回路及び第２の半導体ウェハの第２の回路にそれぞ
れ外部接続端子が設けられているので、貼り合わされた
２枚の半導体ウェハの両面から多くの電気的接続を行う
ことができる。
１の回路及び第２の半導体ウェハの第２の回路にそれぞ
れ外部接続端子が設けられているので、貼り合わされた
２枚の半導体ウェハの両面から多くの電気的接続を行う
ことができる。
【００１８】
【発明の実施の形態】以下、本発明の半導体装置を図１
から図５を参照しながら説明する。
から図５を参照しながら説明する。
【００１９】図１に示すように、本発明の半導体装置
は、表面に第１の回路１ａを備えた第１の半導体ウェハ
１と、表面に第２の回路２ａを備えた第２の半導体ウェ
ハ２と、を有し、第１の半導体ウェハ１の裏面と第２の
半導体ウェハ２の裏面とが貼り合わされ、かつ、第１の
回路１ａ及び第２の回路２ａにそれぞれパッド４やバン
プ５等の外部接続端子が設けられる。
は、表面に第１の回路１ａを備えた第１の半導体ウェハ
１と、表面に第２の回路２ａを備えた第２の半導体ウェ
ハ２と、を有し、第１の半導体ウェハ１の裏面と第２の
半導体ウェハ２の裏面とが貼り合わされ、かつ、第１の
回路１ａ及び第２の回路２ａにそれぞれパッド４やバン
プ５等の外部接続端子が設けられる。
【００２０】第１の回路１ａは第１の半導体ウェハ１の
シリコン基板上に拡散形成され、第２の回路２ａは第２
の半導体ウェハ２のシリコン基板上に拡散形成される。
第１及び第２の半導体ウェハ１，２は完全に独立して製
作されるため、その両面に形成される回路は、それぞれ
プロセスや工程を自由に選択することができる。
シリコン基板上に拡散形成され、第２の回路２ａは第２
の半導体ウェハ２のシリコン基板上に拡散形成される。
第１及び第２の半導体ウェハ１，２は完全に独立して製
作されるため、その両面に形成される回路は、それぞれ
プロセスや工程を自由に選択することができる。
【００２１】外部接続端子については、図１（Ａ）に示
すように第１の回路１ａの表面にパッド４が形成され、
第２の回路２の表面にバンプ５が形成されたもの、図１
（Ｂ）に示すように第１及び第２の回路１ａ，１ｂの両
表面にバンプ５が形成されたもの、図１（Ｃ）に示すよ
うに第１及び第２の回路１ａ，１ｂの両表面にパッド４
が形成されたもの、等がある。第１及び第２の半導体ウ
ェハ１、２に形成される回路１ａ、２ａがそれぞれ独立
な任意な回路であるため、任意な数のパッド４やバンプ
５を任意な箇所に設けることができる。従って、半導体
ウェハ１、２の両面に形成される回路１ａ、２ａから従
来よりも多くの電気的接続を行うことができる。
すように第１の回路１ａの表面にパッド４が形成され、
第２の回路２の表面にバンプ５が形成されたもの、図１
（Ｂ）に示すように第１及び第２の回路１ａ，１ｂの両
表面にバンプ５が形成されたもの、図１（Ｃ）に示すよ
うに第１及び第２の回路１ａ，１ｂの両表面にパッド４
が形成されたもの、等がある。第１及び第２の半導体ウ
ェハ１、２に形成される回路１ａ、２ａがそれぞれ独立
な任意な回路であるため、任意な数のパッド４やバンプ
５を任意な箇所に設けることができる。従って、半導体
ウェハ１、２の両面に形成される回路１ａ、２ａから従
来よりも多くの電気的接続を行うことができる。
【００２２】このような半導体装置は図２に示すような
工程によって製造される。すなわち、図２（Ａ）に示す
第１及び第２の半導体ウェハ１，２の表面に、図２
（Ｂ）に示すように、それぞれ第１の回路１ａ及び第２
の回路２ａを形成する。
工程によって製造される。すなわち、図２（Ａ）に示す
第１及び第２の半導体ウェハ１，２の表面に、図２
（Ｂ）に示すように、それぞれ第１の回路１ａ及び第２
の回路２ａを形成する。
【００２３】次いで、図２（Ｃ）に示すように、第１及
び第２の半導体ウェハ１，２の裏面同士を貼り合わせ
る。第１及び第２の半導体ウェハ１，２の裏面を強固に
貼り合わせるには、第１及び第２の半導体ウェハ１，２
の裏面を親水化処理した後に、図２（Ｃ）に示すように
それらを接合した状態で熱処理することにより、脱水縮
合反応させ、両貼り合わせ面をＳｉ−Ｏ−Ｓｉ結合させ
る。
び第２の半導体ウェハ１，２の裏面同士を貼り合わせ
る。第１及び第２の半導体ウェハ１，２の裏面を強固に
貼り合わせるには、第１及び第２の半導体ウェハ１，２
の裏面を親水化処理した後に、図２（Ｃ）に示すように
それらを接合した状態で熱処理することにより、脱水縮
合反応させ、両貼り合わせ面をＳｉ−Ｏ−Ｓｉ結合させ
る。
【００２４】その後、さらに高温で熱処理を行うことに
より、両貼り合わせ面のＳｉ−Ｏ−Ｓｉ結合中の酸素Ｏ
を第１及び第２の半導体ウェハ１，２に拡散させること
により、第１及び第２の半導体ウェハ１，２とは強固に
貼り合わされる。
より、両貼り合わせ面のＳｉ−Ｏ−Ｓｉ結合中の酸素Ｏ
を第１及び第２の半導体ウェハ１，２に拡散させること
により、第１及び第２の半導体ウェハ１，２とは強固に
貼り合わされる。
【００２５】次いで、第１の半導体ウェハ１の第１の回
路１ａにパッド４を形成し、第２の半導体ウェハ２の第
２の回路２ａにバンプ５を形成すると、図２（Ｄ）に示
すような半導体装置が完成する。
路１ａにパッド４を形成し、第２の半導体ウェハ２の第
２の回路２ａにバンプ５を形成すると、図２（Ｄ）に示
すような半導体装置が完成する。
【００２６】次に、図３及び図４に示す樹脂封止型の半
導体装置について説明する。この両半導体装置は前述し
た互いに貼り合わせた第１及び第２の半導体ウェハ１，
２を樹脂６によって封止し、第１の半導体ウェハ１に形
成された第１の回路１ａのパッド４がリード端子１０に
よって、樹脂６から外部に導出されることを特徴とする
ものである。
導体装置について説明する。この両半導体装置は前述し
た互いに貼り合わせた第１及び第２の半導体ウェハ１，
２を樹脂６によって封止し、第１の半導体ウェハ１に形
成された第１の回路１ａのパッド４がリード端子１０に
よって、樹脂６から外部に導出されることを特徴とする
ものである。
【００２７】そして、第２の回路２ａに設けられたバン
プ５には絶縁板７が接合され、絶縁板７には多数のスル
ーホール８が形成され、そのスルーホール８内には導電
体が埋め込まれる。第２の半導体ウェハ２に対向して露
出しているスルーホール８は、第２の半導体ウェハ２の
バンプ５と電気的に接続され、反対側で露出しているス
ルーホール８にはバンプ９が形成される。この絶縁板７
に形成されたバンプ９を除き、第１及び第２の半導体ウ
ェハ１，２、リード端子１０の内端部が樹脂６によって
封止される。
プ５には絶縁板７が接合され、絶縁板７には多数のスル
ーホール８が形成され、そのスルーホール８内には導電
体が埋め込まれる。第２の半導体ウェハ２に対向して露
出しているスルーホール８は、第２の半導体ウェハ２の
バンプ５と電気的に接続され、反対側で露出しているス
ルーホール８にはバンプ９が形成される。この絶縁板７
に形成されたバンプ９を除き、第１及び第２の半導体ウ
ェハ１，２、リード端子１０の内端部が樹脂６によって
封止される。
【００２８】そして図３に示す半導体装置では、第１の
回路１ａに設けられたパッド４とリード端子１０の内端
部とをボンディングワイヤＷによって接続される。ま
た、図４に示す半導体装置では、第１の半導体ウェハ１
に設けられたバンプ５とリード端子１０の内端部とが直
接に接続される。
回路１ａに設けられたパッド４とリード端子１０の内端
部とをボンディングワイヤＷによって接続される。ま
た、図４に示す半導体装置では、第１の半導体ウェハ１
に設けられたバンプ５とリード端子１０の内端部とが直
接に接続される。
【００２９】図３及び図４に示す半導体装置によれば、
樹脂６の側面側にリード端子１０、裏面側にバンプ９を
備えているので、限られたサイズで多数の配線と電気的
に接続することができる。
樹脂６の側面側にリード端子１０、裏面側にバンプ９を
備えているので、限られたサイズで多数の配線と電気的
に接続することができる。
【００３０】第１の半導体ウェハ１と第２の半導体ウェ
ハ２との貼り合わせ面を絶縁する場合には、貼り合わせ
る前にそれぞれの半導体ウェハ１、２の裏面を酸化する
必要がある。また、図５に示すように、第１の半導体ウ
ェハ１と第２の半導体ウェハ２との間に絶縁基板３を介
して貼り合わせてもよい。
ハ２との貼り合わせ面を絶縁する場合には、貼り合わせ
る前にそれぞれの半導体ウェハ１、２の裏面を酸化する
必要がある。また、図５に示すように、第１の半導体ウ
ェハ１と第２の半導体ウェハ２との間に絶縁基板３を介
して貼り合わせてもよい。
【００３１】なお、本発明は、上記実施の形態に限定さ
れることはなく、特許請求の範囲に記載された技術的事
項の範囲内において、種々の変更が可能である。例え
ば、絶縁板を有さず、第２の半導体ウェハのバンプを樹
脂によって封止せず、直接、プリント基板の配線等に接
続するようにしてもよい。
れることはなく、特許請求の範囲に記載された技術的事
項の範囲内において、種々の変更が可能である。例え
ば、絶縁板を有さず、第２の半導体ウェハのバンプを樹
脂によって封止せず、直接、プリント基板の配線等に接
続するようにしてもよい。
【００３２】
【発明の効果】本発明によれば、第１の半導体ウェハの
第１の回路及び第２の半導体ウェハの第２の回路にそれ
ぞれ外部接続端子が設けられているので、貼り合わされ
た２枚の半導体ウェハの両面から多くの電気的接続を行
うことができる。そのため、実装されるプリント基板上
の多くの配線に電気的に接続できる。
第１の回路及び第２の半導体ウェハの第２の回路にそれ
ぞれ外部接続端子が設けられているので、貼り合わされ
た２枚の半導体ウェハの両面から多くの電気的接続を行
うことができる。そのため、実装されるプリント基板上
の多くの配線に電気的に接続できる。
【図１】本発明の半導体装置を示す断面図であり、
（Ａ）は第１の半導体ウェハ側にパッド、第２の半導体
ウェハ側にバンプを形成したものであり、（Ｂ）は第１
及び第２の半導体ウェハともにバンプを形成したもので
あり、（Ｃ）は第１及び第２の半導体ウェハともにパッ
ドを形成したものである。
（Ａ）は第１の半導体ウェハ側にパッド、第２の半導体
ウェハ側にバンプを形成したものであり、（Ｂ）は第１
及び第２の半導体ウェハともにバンプを形成したもので
あり、（Ｃ）は第１及び第２の半導体ウェハともにパッ
ドを形成したものである。
【図２】本発明に係る半導体装置の製造工程を示し、
（Ａ）は第１及び第２の半導体ウェハの平面図、（Ｂ）
は第１及び第２の半導体ウェハを貼り合せる前の断面
図、（Ｃ）は第１及び第２の半導体ウェハを貼り合せた
後の断面図、（Ｄ）は貼り合せた第１の半導体ウェハに
パッドを形成し、第２の半導体ウェハにバンプを形成し
た状態の断面図である。
（Ａ）は第１及び第２の半導体ウェハの平面図、（Ｂ）
は第１及び第２の半導体ウェハを貼り合せる前の断面
図、（Ｃ）は第１及び第２の半導体ウェハを貼り合せた
後の断面図、（Ｄ）は貼り合せた第１の半導体ウェハに
パッドを形成し、第２の半導体ウェハにバンプを形成し
た状態の断面図である。
【図３】本発明の樹脂封止型の半導体装置を示す断面図
である。
である。
【図４】図３と異なる本発明の樹脂封止型の半導体装置
を示す断面図である。
を示す断面図である。
【図５】本発明の他の半導体装置を示す断面図である。
【図６】従来の半導体装置を概略的に示す断面図であ
る。
る。
【図７】図６と異なる従来の半導体装置の製造工程を示
し、（Ａ）は最初の段階の断面図、（Ｂ）は中間の段階
の断面図、（Ｃ）は最終の段階の断面図である。
し、（Ａ）は最初の段階の断面図、（Ｂ）は中間の段階
の断面図、（Ｃ）は最終の段階の断面図である。
１：第１の半導体ウェハ １ａ：第１の回路 ２：第２の半導体ウェハ ２ａ：第２の回路 ３：絶縁基板 ４：パッド ５：バンプ ６：樹脂 ７：絶縁板 ８：スルーホール ９：バンプ １０：リード端子 Ｗ：ボンディングワイヤ
Claims (5)
- 【請求項１】一方の面に第１の回路を備えた第１の半導
体ウェハと、一方の面に第２の回路を備えた第２の半導
体ウェハと、前記第１の半導体ウェハ及び第２の半導体
ウェハの外方に配置されたリード端子とを有し、 前記第１の半導体ウェハの他方の面と第２の半導体ウェ
ハの他方の面とがＳｉ−Ｏ−Ｓｉ結合により貼り合わさ
れ、かつ、前記第１の回路及び第２の回路にそれぞれ外
部接続端子が設けられ、前記第１の回路の外部接続端子
が前記リード端子と電気的に接続され、 前記第１の半導体ウェハ、第２の半導体ウェハ及びリー
ド端子の内端部が樹脂によって封止され、 前記リード端子と、前記第２の回路の外部接続端子又は
第２の回路の外部接続端子に電気的に接続された端子と
によって外部との電気的接続が行われる、 ことを特徴とする半導体装置。 - 【請求項２】一方の面に第１の回路を備えた第１の半導
体ウェハと、一方の面に第２の回路を備えた第２の半導
体ウェハと、前記第１の半導体ウェハ及び第２の半導体
ウェハの外方に配置されたリード端子とを有し、 前記第１の半導体ウェハの他方の面と第２の半導体ウェ
ハの他方の面とがＳｉ−Ｏ−Ｓｉ結合により貼り合わさ
れ、かつ、前記第１の回路及び第２の回路にそれぞれ外
部接続端子が設けられ、第１の回路の外部接続端子が前
記リード端子と電気的に接続され、 前記第１の半導体ウェハ、第２の半導体ウェハ及びリー
ド端子の内端部が樹脂によって封止され、 前記第２の回路に設けられた外部接続端子にスルーホー
ルを介して電気的に接続された外部接続端子が一方の面
に設けられた絶縁板を有し、 前記絶縁板は、その絶縁板に設けられた外部接続端子を
除いて前記樹脂によって封止されている、 ことを特徴とする半導体装置。 - 【請求項３】前記第１の半導体ウェハと第２の半導体ウ
ェハとの貼り合わせる前にそれぞれの半導体ウェハの他
方の面を酸化することを特徴とする請求項１又は２に記
載の半導体装置。 - 【請求項４】前記第１の半導体ウェハの他方の面と第２
の半導体ウェハの他方の面とが絶縁基板を介して貼り合
わされていることを特徴とする請求項１又は２に記載の
半導体装置。 - 【請求項５】前記第１の回路及び第２の回路に設けられ
る外部接続端子は、パッド又はバンプであることを特徴
とする請求項１乃至４のいずれか１つの項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312298A JP3152207B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312298A JP3152207B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022073A JP2000022073A (ja) | 2000-01-21 |
| JP3152207B2 true JP3152207B2 (ja) | 2001-04-03 |
Family
ID=16130185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18312298A Expired - Fee Related JP3152207B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152207B2 (ja) |
-
1998
- 1998-06-30 JP JP18312298A patent/JP3152207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000022073A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002076252A (ja) | 半導体装置 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| KR100203934B1 (ko) | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 | |
| US20100193922A1 (en) | Semiconductor chip package | |
| JP2005317998A5 (ja) | ||
| JPH08288455A (ja) | 半導体装置およびその製造方法 | |
| TW512503B (en) | Integrated circuit package having partially exposed conductive layer | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP3152207B2 (ja) | 半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP2601640B2 (ja) | 電気的導体構造を作成する方法と大規模集積回路 | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| JP3491606B2 (ja) | 半導体デバイスとその製造方法 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP2000269376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110126 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |