JPH07176835A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH07176835A JPH07176835A JP5319420A JP31942093A JPH07176835A JP H07176835 A JPH07176835 A JP H07176835A JP 5319420 A JP5319420 A JP 5319420A JP 31942093 A JP31942093 A JP 31942093A JP H07176835 A JPH07176835 A JP H07176835A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal layer
- electroforming
- resist film
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 メタル基板を有する回路基板が従来よりもフ
ァインパターンでかつ高精度に得ることができ、信頼性
の高い製品として提供できる。 【構成】 回路基板の本体部が電鋳による金属層１４に
よって形成されたメタル基板であり、該メタル基板に搭
載する半導体チップと電気的に接続される導通部が、前
記メタル基板の厚み方向に形成された筒状の電気的絶縁
体からなる絶縁体部１２により周囲が囲まれ、かつ電鋳
による前記金属層１４ａで形成されたことを特徴とす
る。
ァインパターンでかつ高精度に得ることができ、信頼性
の高い製品として提供できる。 【構成】 回路基板の本体部が電鋳による金属層１４に
よって形成されたメタル基板であり、該メタル基板に搭
載する半導体チップと電気的に接続される導通部が、前
記メタル基板の厚み方向に形成された筒状の電気的絶縁
体からなる絶縁体部１２により周囲が囲まれ、かつ電鋳
による前記金属層１４ａで形成されたことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は回路基板及びその製造方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体チップを搭載する回路基板には図
１３に示すように半導体チップ５を実装基板６に実装す
るためのインターポーザとして使用する製品がある。こ
の製品は単板状に形成した基板７に外部接続端子として
のリード８を立設したものである。基板７としてはセラ
ミックあるいはメタルが用いられるが、メタルを使用す
る場合は基板７にドリル加工で孔をあけ、孔内に樹脂等
の電気的絶縁物を充填し、この絶縁物にリード挿入用の
孔をあけ、孔内にリードを挿入することによって作成す
る。リードの接着強度を上げる場合はリード挿入用の孔
の内壁にめっき等で金属層を設け、はんだ付け等でリー
ドを接合する。
１３に示すように半導体チップ５を実装基板６に実装す
るためのインターポーザとして使用する製品がある。こ
の製品は単板状に形成した基板７に外部接続端子として
のリード８を立設したものである。基板７としてはセラ
ミックあるいはメタルが用いられるが、メタルを使用す
る場合は基板７にドリル加工で孔をあけ、孔内に樹脂等
の電気的絶縁物を充填し、この絶縁物にリード挿入用の
孔をあけ、孔内にリードを挿入することによって作成す
る。リードの接着強度を上げる場合はリード挿入用の孔
の内壁にめっき等で金属層を設け、はんだ付け等でリー
ドを接合する。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
にメタル基板を用いてインターポーザ用の回路基板を製
造する場合、基板にドリル加工で孔あけする従来方法で
はピンを取り付ける絶縁物の寸法精度が悪い、ピン径や
ピンの配置ピッチに制限されてピンの配置を狭ピッチに
することが困難でありファイン化が難しいこと、製造が
煩雑で製造コストがかかるという問題点があった。ま
た、従来方法の場合は基板と別部品でピンを用意するか
ら部品点数が多くなる、リードをはんだ付けして取り付
けた場合でもリードの接続信頼性が十分とはいえないと
いった問題点があった。
にメタル基板を用いてインターポーザ用の回路基板を製
造する場合、基板にドリル加工で孔あけする従来方法で
はピンを取り付ける絶縁物の寸法精度が悪い、ピン径や
ピンの配置ピッチに制限されてピンの配置を狭ピッチに
することが困難でありファイン化が難しいこと、製造が
煩雑で製造コストがかかるという問題点があった。ま
た、従来方法の場合は基板と別部品でピンを用意するか
ら部品点数が多くなる、リードをはんだ付けして取り付
けた場合でもリードの接続信頼性が十分とはいえないと
いった問題点があった。
【０００４】そこで、本発明はこれら問題点を解消すべ
くなされたものであり、その目的とするところは、上記
インターポーザ用の回路基板として外部接続端子部が高
密度かつ高精度に形成され、電気的特性に優れ、信頼性
の高い製品として提供でき、また、精度よく効率的に製
造できる回路基板の製造方法を提供しようとするもので
ある。
くなされたものであり、その目的とするところは、上記
インターポーザ用の回路基板として外部接続端子部が高
密度かつ高精度に形成され、電気的特性に優れ、信頼性
の高い製品として提供でき、また、精度よく効率的に製
造できる回路基板の製造方法を提供しようとするもので
ある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、回路基板におい
て、回路基板の本体部が電鋳による金属層によって形成
されたメタル基板であり、該メタル基板に搭載する半導
体チップと電気的に接続される導通部が、前記メタル基
板の厚み方向に形成された筒状の電気的絶縁体からなる
絶縁体部により周囲が囲まれ、かつ電鋳による前記金属
層で形成されたことを特徴とする。また、前記金属層が
銅または銅合金からなることを特徴とする。また、前記
導通部とメタル基板とが、絶縁体部を介して同軸形状に
形成されたことを特徴とする。また、前記メタル基板の
半導体チップ搭載面とは反対側の面に露出する導通部
に、電鋳によって形成された外部接続端子としてのリー
ド部が、前記導通部と一体に形成されたことを特徴とす
る。また、半導体チップ搭載面とは反対側のメタル基板
面に、電鋳によって形成された外部接続端子としてのリ
ード部が、前記メタル基板と一体に形成されたことを特
徴とする。また、前記リード部が凸形状に形成されたこ
とを特徴とする。また、前記導通部とリード部とが異種
金属によって形成されたことを特徴とする。また、前記
導通部が銅または銅合金からなり、リード部がニッケル
またはニッケル合金からなることを特徴とする。また、
前記メタル基板の半導体チップを搭載する面とは反対側
の面に露出する導通部に、外部接続端子としてのバンプ
が形成されたことを特徴とする。また、前記メタル基板
の半導体チップを搭載する面に形成された絶縁層上に回
路パターンが形成され、該回路パターンと導通部が接続
されたことを特徴とする。
するため次の構成を備える。すなわち、回路基板におい
て、回路基板の本体部が電鋳による金属層によって形成
されたメタル基板であり、該メタル基板に搭載する半導
体チップと電気的に接続される導通部が、前記メタル基
板の厚み方向に形成された筒状の電気的絶縁体からなる
絶縁体部により周囲が囲まれ、かつ電鋳による前記金属
層で形成されたことを特徴とする。また、前記金属層が
銅または銅合金からなることを特徴とする。また、前記
導通部とメタル基板とが、絶縁体部を介して同軸形状に
形成されたことを特徴とする。また、前記メタル基板の
半導体チップ搭載面とは反対側の面に露出する導通部
に、電鋳によって形成された外部接続端子としてのリー
ド部が、前記導通部と一体に形成されたことを特徴とす
る。また、半導体チップ搭載面とは反対側のメタル基板
面に、電鋳によって形成された外部接続端子としてのリ
ード部が、前記メタル基板と一体に形成されたことを特
徴とする。また、前記リード部が凸形状に形成されたこ
とを特徴とする。また、前記導通部とリード部とが異種
金属によって形成されたことを特徴とする。また、前記
導通部が銅または銅合金からなり、リード部がニッケル
またはニッケル合金からなることを特徴とする。また、
前記メタル基板の半導体チップを搭載する面とは反対側
の面に露出する導通部に、外部接続端子としてのバンプ
が形成されたことを特徴とする。また、前記メタル基板
の半導体チップを搭載する面に形成された絶縁層上に回
路パターンが形成され、該回路パターンと導通部が接続
されたことを特徴とする。
【０００６】また、回路基板の製造方法において、母型
上に電気的絶縁体を用いて筒状の絶縁体部を立設し、電
鋳により前記母型上にめっきを被着して、回路基板の本
体となる金属層および半導体チップと電気的に接続され
る導通部となる前記絶縁体部内の金属層を形成した後、
前記母型上から前記金属層および前記絶縁体部を剥離す
ることを特徴とする。また、母型上にレジスト膜を用い
て筒体部を立設し、電鋳により前記母型上にめっきを被
着して回路基板の本体となる金属層および半導体チップ
と電気的に接続される導通部となる前記筒体部内の金属
層を形成した後、前記レジスト膜を除去し、電気的絶縁
性を有する絶縁材を前記除去部分に充填した後、前記母
型上から前記金属層および前記絶縁材を剥離することを
特徴とする。また、前記母型上に回路基板の本体となる
金属層と筒状の絶縁体部に周囲が囲まれた導通部となる
金属層を形成した後、外部接続端子用のリード形成部位
を除きレジスト膜を形成し、電鋳を施して前記導通部と
なる金属層あるいは前記回路基板の本体となる金属層と
一体にリード部を形成した後、前記レジスト膜を除去す
ることを特徴とする。また、前記母型上に回路基板の本
体となる金属層と筒状の絶縁体部に周囲が囲まれた導通
部となる金属層を形成した後、外部接続端子用のリード
形成部位を除き第１のレジスト膜を形成し、電鋳を施し
て前記導通部となる金属層あるいは前記回路基板の本体
となる金属層と一体にランド部を形成し、該ランド部の
中心部を除き第２のレジスト膜を形成し、電鋳を施して
前記ランド部と一体にリード部を形成した後、前記第１
のレジスト膜および前記第２のレジスト膜を除去するこ
とを特徴とする。また、前記第１のレジスト膜に代えて
電気的絶縁性を有する絶縁膜を形成し、電鋳を施して前
記導通部となる金属層あるいは前記回路基板の本体とな
る金属層と一体にランド部を形成し、該ランド部の中心
部を除きレジスト膜を形成し、電鋳を施して前記ランド
部と一体にリード部を形成した後、前記レジスト膜を除
去することを特徴とする。
上に電気的絶縁体を用いて筒状の絶縁体部を立設し、電
鋳により前記母型上にめっきを被着して、回路基板の本
体となる金属層および半導体チップと電気的に接続され
る導通部となる前記絶縁体部内の金属層を形成した後、
前記母型上から前記金属層および前記絶縁体部を剥離す
ることを特徴とする。また、母型上にレジスト膜を用い
て筒体部を立設し、電鋳により前記母型上にめっきを被
着して回路基板の本体となる金属層および半導体チップ
と電気的に接続される導通部となる前記筒体部内の金属
層を形成した後、前記レジスト膜を除去し、電気的絶縁
性を有する絶縁材を前記除去部分に充填した後、前記母
型上から前記金属層および前記絶縁材を剥離することを
特徴とする。また、前記母型上に回路基板の本体となる
金属層と筒状の絶縁体部に周囲が囲まれた導通部となる
金属層を形成した後、外部接続端子用のリード形成部位
を除きレジスト膜を形成し、電鋳を施して前記導通部と
なる金属層あるいは前記回路基板の本体となる金属層と
一体にリード部を形成した後、前記レジスト膜を除去す
ることを特徴とする。また、前記母型上に回路基板の本
体となる金属層と筒状の絶縁体部に周囲が囲まれた導通
部となる金属層を形成した後、外部接続端子用のリード
形成部位を除き第１のレジスト膜を形成し、電鋳を施し
て前記導通部となる金属層あるいは前記回路基板の本体
となる金属層と一体にランド部を形成し、該ランド部の
中心部を除き第２のレジスト膜を形成し、電鋳を施して
前記ランド部と一体にリード部を形成した後、前記第１
のレジスト膜および前記第２のレジスト膜を除去するこ
とを特徴とする。また、前記第１のレジスト膜に代えて
電気的絶縁性を有する絶縁膜を形成し、電鋳を施して前
記導通部となる金属層あるいは前記回路基板の本体とな
る金属層と一体にランド部を形成し、該ランド部の中心
部を除きレジスト膜を形成し、電鋳を施して前記ランド
部と一体にリード部を形成した後、前記レジスト膜を除
去することを特徴とする。
【０００７】
【作用】回路基板本体のメタル基板に形成する導通部を
電鋳方法によって形成することにより、高精度のファイ
ンパターンを有する回路基板を得ることができる。ま
た、導通部と外部接続端子とが一体形成されることによ
って外部接続部との電気的接続が確実になり信頼性の高
い回路基板を得ることができる。また、電鋳方法を利用
して回路基板を製造することによって、導通部と外部接
続端子とが一体形成でき、ファインパターンでかつ信頼
性の高い接続部を有する回路基板を容易に得ることがで
きる。
電鋳方法によって形成することにより、高精度のファイ
ンパターンを有する回路基板を得ることができる。ま
た、導通部と外部接続端子とが一体形成されることによ
って外部接続部との電気的接続が確実になり信頼性の高
い回路基板を得ることができる。また、電鋳方法を利用
して回路基板を製造することによって、導通部と外部接
続端子とが一体形成でき、ファインパターンでかつ信頼
性の高い接続部を有する回路基板を容易に得ることがで
きる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。本発明に係る回路基板は回路基
板の本体をメタル基板によって形成した製品であり、そ
の製造にあたり電鋳方法によってメタル基板を形成する
とともに、このメタル基板に搭載する半導体チップと電
気的に接続する導通部と該導通部に接続する外部接続端
子を形成したものである。
づいて詳細に説明する。本発明に係る回路基板は回路基
板の本体をメタル基板によって形成した製品であり、そ
の製造にあたり電鋳方法によってメタル基板を形成する
とともに、このメタル基板に搭載する半導体チップと電
気的に接続する導通部と該導通部に接続する外部接続端
子を形成したものである。
【０００９】図１〜図５に本発明に係る回路基板の製造
方法の実施例について示す。図１は金属製の母型１０上
に電鋳方法によってメタル基板を形成するため、まず絶
縁体部１２をパターン形成した状態を示す。絶縁体部１
２は電気的絶縁性を有する材料、たとえばポリイミドを
使用し、メタル基板に設ける導通部の位置に合わせて母
型１０上の所定位置に筒状に立設して形成する。絶縁体
部１２は製品に残す部分であり導通部とメタル基板とを
電気的に絶縁するために設ける。絶縁体部１２は母型１
０の表面にポリイミドを塗布し、筒状の配置パターンに
合わせて露光して現像し、キュア工程を経て形成する。
方法の実施例について示す。図１は金属製の母型１０上
に電鋳方法によってメタル基板を形成するため、まず絶
縁体部１２をパターン形成した状態を示す。絶縁体部１
２は電気的絶縁性を有する材料、たとえばポリイミドを
使用し、メタル基板に設ける導通部の位置に合わせて母
型１０上の所定位置に筒状に立設して形成する。絶縁体
部１２は製品に残す部分であり導通部とメタル基板とを
電気的に絶縁するために設ける。絶縁体部１２は母型１
０の表面にポリイミドを塗布し、筒状の配置パターンに
合わせて露光して現像し、キュア工程を経て形成する。
【００１０】次に、電鋳により母型１０の表面上にめっ
きを被着させ金属層１４を形成する（図２）。金属層１
４は図のように母型１０の露出面上に形成される。金属
層１４は筒状に形成した絶縁体部１２の内部にも金属層
１４ａとして形成され導通部となる。金属層１４、１４
ａにはたとえば銅、銅合金、ニッケル合金等の金属を用
いる。なお、金属層１４、１４ａを母型１０上に形成し
た後、研磨して金属層１４、１４ａと絶縁体部１２が同
厚になるようにしてもよい。こうして形成された金属層
１４、１４ａ、絶縁体部１２が回路基板となる。
きを被着させ金属層１４を形成する（図２）。金属層１
４は図のように母型１０の露出面上に形成される。金属
層１４は筒状に形成した絶縁体部１２の内部にも金属層
１４ａとして形成され導通部となる。金属層１４、１４
ａにはたとえば銅、銅合金、ニッケル合金等の金属を用
いる。なお、金属層１４、１４ａを母型１０上に形成し
た後、研磨して金属層１４、１４ａと絶縁体部１２が同
厚になるようにしてもよい。こうして形成された金属層
１４、１４ａ、絶縁体部１２が回路基板となる。
【００１１】図３、４、５は金属層１４、１４ａ上に外
部接続端子を形成する工程を示す。外部接続端子も電鋳
により形成する。そのため、まず、図３に示すようにメ
タル基板上に絶縁層１６をパターン形成する。絶縁層１
６は金属層１４ａ部分と金属層１４上の外部接続端子を
設ける部位を除いて金属層１４の表面を被覆するように
設ける。絶縁層１６も製品に残る部分であるが、これも
上記絶縁体部１２と同様に表面にポリイミドを塗布した
後、露光し、現像、キュア工程を経て形成する。
部接続端子を形成する工程を示す。外部接続端子も電鋳
により形成する。そのため、まず、図３に示すようにメ
タル基板上に絶縁層１６をパターン形成する。絶縁層１
６は金属層１４ａ部分と金属層１４上の外部接続端子を
設ける部位を除いて金属層１４の表面を被覆するように
設ける。絶縁層１６も製品に残る部分であるが、これも
上記絶縁体部１２と同様に表面にポリイミドを塗布した
後、露光し、現像、キュア工程を経て形成する。
【００１２】絶縁層１６を形成した後、電鋳により金属
層１４、１４ａの露出部にランド１８を形成する（図
４）。ランド１８は外部接続端子の基部部分を構成す
る。なお、ランド１８は各導通部の金属層１４ａ位置に
設ける他、メタル基板の金属層１４部分にも設ける。メ
タル基板の金属層１４部分に設けたランド１８はメタル
基板と一体に形成されることになる。ランド１８を形成
した後、外部接続端子となるリード部２２を形成する。
このリード部２２も電鋳によって形成する。そのためラ
ンド１８を形成したメタル基板上にレジスト膜２０をパ
ターン形成する。レジスト膜２０はランド１８の形成位
置に合わせてパターンニングされリード形成用孔を設け
たものである。リード形成用孔はランド１８まで連通さ
せて設け、電鋳を施すことによってリード部２２をラン
ド１８上に形成する。
層１４、１４ａの露出部にランド１８を形成する（図
４）。ランド１８は外部接続端子の基部部分を構成す
る。なお、ランド１８は各導通部の金属層１４ａ位置に
設ける他、メタル基板の金属層１４部分にも設ける。メ
タル基板の金属層１４部分に設けたランド１８はメタル
基板と一体に形成されることになる。ランド１８を形成
した後、外部接続端子となるリード部２２を形成する。
このリード部２２も電鋳によって形成する。そのためラ
ンド１８を形成したメタル基板上にレジスト膜２０をパ
ターン形成する。レジスト膜２０はランド１８の形成位
置に合わせてパターンニングされリード形成用孔を設け
たものである。リード形成用孔はランド１８まで連通さ
せて設け、電鋳を施すことによってリード部２２をラン
ド１８上に形成する。
【００１３】電鋳によってリード部２２を形成した後、
レジスト膜２０を溶解除去することによって、図５に示
すように母型１０に付着した回路基板が形成される。回
路基板は母型１０からメタル基板を剥離して単体の製品
として得られる。得られた回路基板はメタル基板の厚み
方向に導通部たる金属層１４ａが通じ、ランド１８にリ
ード部２２が立設した製品となる。なお、上記例ではメ
タル基板を母型１０から剥離する前にレジスト膜２０を
溶解除去したが、母型１０からメタル基板を剥離した後
にレジスト膜２０を除去してもよい。この場合は、レジ
スト膜２０の溶解除去を後工程にすることでリード部２
２が保護できるという利点がある。
レジスト膜２０を溶解除去することによって、図５に示
すように母型１０に付着した回路基板が形成される。回
路基板は母型１０からメタル基板を剥離して単体の製品
として得られる。得られた回路基板はメタル基板の厚み
方向に導通部たる金属層１４ａが通じ、ランド１８にリ
ード部２２が立設した製品となる。なお、上記例ではメ
タル基板を母型１０から剥離する前にレジスト膜２０を
溶解除去したが、母型１０からメタル基板を剥離した後
にレジスト膜２０を除去してもよい。この場合は、レジ
スト膜２０の溶解除去を後工程にすることでリード部２
２が保護できるという利点がある。
【００１４】上記実施例ではランド１８を形成する際に
絶縁層１６をパターン形成したが、絶縁層１６のかわり
にレジストを利用し、第１のレジスト膜をパターン形成
した後、電鋳によって金属層１４、１４ａの露出部にラ
ンド１８を形成し、次いで、リード部２２のパターンに
したがって第２のレジスト膜をパターン形成し、再度電
鋳によりリード部２２を形成した後、第１のレジスト膜
と第２のレジスト膜を溶解することによって外部接続端
子を有する回路基板を得ることができる。
絶縁層１６をパターン形成したが、絶縁層１６のかわり
にレジストを利用し、第１のレジスト膜をパターン形成
した後、電鋳によって金属層１４、１４ａの露出部にラ
ンド１８を形成し、次いで、リード部２２のパターンに
したがって第２のレジスト膜をパターン形成し、再度電
鋳によりリード部２２を形成した後、第１のレジスト膜
と第２のレジスト膜を溶解することによって外部接続端
子を有する回路基板を得ることができる。
【００１５】本実施例の回路基板の製造方法は露光、現
像方法によって絶縁体部１２を形成するから、ドリル等
でメタル基板に孔あけして外部接続端子を取り付ける方
法にくらべてはるかに微細でかつ高精度に外部接続端子
を形成することができる。また、電鋳により金属層を形
成するから絶縁体部１２と金属層との接合性が良好で、
かつ、導通部と外部接続端子が一体に形成されることか
ら互いの電気的な接続も確実で信頼性の高い接続部を形
成することができるという特徴がある。また、得られた
回路基板は導通部である金属層１４ａとメタル基板の金
属層１４が絶縁体部１２を介して同軸形状に形成される
から、絶縁体部１２の材料を適当に選択することによっ
てインピーダンスマッチングを図ることが可能で、これ
によって優れた電気的特性を有する回路基板を得ること
が可能になる。
像方法によって絶縁体部１２を形成するから、ドリル等
でメタル基板に孔あけして外部接続端子を取り付ける方
法にくらべてはるかに微細でかつ高精度に外部接続端子
を形成することができる。また、電鋳により金属層を形
成するから絶縁体部１２と金属層との接合性が良好で、
かつ、導通部と外部接続端子が一体に形成されることか
ら互いの電気的な接続も確実で信頼性の高い接続部を形
成することができるという特徴がある。また、得られた
回路基板は導通部である金属層１４ａとメタル基板の金
属層１４が絶縁体部１２を介して同軸形状に形成される
から、絶縁体部１２の材料を適当に選択することによっ
てインピーダンスマッチングを図ることが可能で、これ
によって優れた電気的特性を有する回路基板を得ること
が可能になる。
【００１６】なお、ランド１８およびリード部２２は電
鋳によって形成するから、電鋳に用いる金属を適宜選択
することによって金属層１４、１４ａと同じ金属で外部
接続端子を形成することもできるし、異種金属によって
形成することもできる。たとえば、金属層１４、１４ａ
とランド１８、リード部２２の全体を銅あるいは銅合金
で一体形成することも可能であるし、金属層１４、１４
ａを銅あるいは銅合金とし、ランド１８およびリード部
２２をニッケルまたはニッケル合金にするといった構成
も可能である。
鋳によって形成するから、電鋳に用いる金属を適宜選択
することによって金属層１４、１４ａと同じ金属で外部
接続端子を形成することもできるし、異種金属によって
形成することもできる。たとえば、金属層１４、１４ａ
とランド１８、リード部２２の全体を銅あるいは銅合金
で一体形成することも可能であるし、金属層１４、１４
ａを銅あるいは銅合金とし、ランド１８およびリード部
２２をニッケルまたはニッケル合金にするといった構成
も可能である。
【００１７】また、上記例では単体のランド１８に各々
リード部２２を形成したが、母型１０から剥離したメタ
ル基板の面に絶縁層を介して所要の回路パターン及び半
導体チップ搭載部を設け、回路パターンと金属層１４ａ
を接続することが可能である。回路パターンは絶縁層上
に貼着した銅などの金属箔をエッチングし、または銅な
どをスパッタリングにより形成する。搭載する半導体チ
ップはベアチップであっても、樹脂封止されたものであ
ってもよい。また、上記例のようにランド１８にリード
部２２を形成するかわりに、リード部２２より短寸の凸
形状の接続部を形成することも可能であり、リード部２
２のかわりに外部接続端子としてのバンプを形成するこ
とも可能である。
リード部２２を形成したが、母型１０から剥離したメタ
ル基板の面に絶縁層を介して所要の回路パターン及び半
導体チップ搭載部を設け、回路パターンと金属層１４ａ
を接続することが可能である。回路パターンは絶縁層上
に貼着した銅などの金属箔をエッチングし、または銅な
どをスパッタリングにより形成する。搭載する半導体チ
ップはベアチップであっても、樹脂封止されたものであ
ってもよい。また、上記例のようにランド１８にリード
部２２を形成するかわりに、リード部２２より短寸の凸
形状の接続部を形成することも可能であり、リード部２
２のかわりに外部接続端子としてのバンプを形成するこ
とも可能である。
【００１８】また、上記例では母型１０上に形成した絶
縁体部１２を最終製品まで残すようにしたが、母型１０
上に絶縁体部１２を筒状に形成する際にポリイミドにか
えてレジスト膜によって形成し、金属層１４、１４ａを
形成した後、レジスト膜を除去し、このレジスト膜を除
去した部分に別の電気的絶縁性を有する絶縁材料、たと
えばポリイミドを充填するようにしてもよい。絶縁材料
として適当な誘電率を有する材料を選び、絶縁体部１２
の寸法を調整することによって導通部についてインピー
ダンスマッチングを図ることが容易に可能になる。
縁体部１２を最終製品まで残すようにしたが、母型１０
上に絶縁体部１２を筒状に形成する際にポリイミドにか
えてレジスト膜によって形成し、金属層１４、１４ａを
形成した後、レジスト膜を除去し、このレジスト膜を除
去した部分に別の電気的絶縁性を有する絶縁材料、たと
えばポリイミドを充填するようにしてもよい。絶縁材料
として適当な誘電率を有する材料を選び、絶縁体部１２
の寸法を調整することによって導通部についてインピー
ダンスマッチングを図ることが容易に可能になる。
【００１９】図６、７は回路基板の他の製造方法を示
す。この実施例においても電鋳によって回路基板の本体
となるメタル基板を形成する点は上記例と同様である
が、母型１０の表面にじかに絶縁体部１２を付着させな
い状態でメタル基板を形成することを特徴とする。すな
わち、本実施例では母型１０上にまず電鋳により金属層
３０を設け、エッチング等で母型１０の表面まで達しな
い深さの導通部用孔を設け、この導通部用孔の内壁面と
金属層３０の表面を絶縁層３２で被覆し、さらに電鋳を
施して導通部用孔内に金属層部３４を形成する。絶縁層
３２はポリイミドを塗布することによって外部接続端子
のランド形成部も同時にパターン形成でき、電鋳を施す
ことによってランド３６も同時に形成する。
す。この実施例においても電鋳によって回路基板の本体
となるメタル基板を形成する点は上記例と同様である
が、母型１０の表面にじかに絶縁体部１２を付着させな
い状態でメタル基板を形成することを特徴とする。すな
わち、本実施例では母型１０上にまず電鋳により金属層
３０を設け、エッチング等で母型１０の表面まで達しな
い深さの導通部用孔を設け、この導通部用孔の内壁面と
金属層３０の表面を絶縁層３２で被覆し、さらに電鋳を
施して導通部用孔内に金属層部３４を形成する。絶縁層
３２はポリイミドを塗布することによって外部接続端子
のランド形成部も同時にパターン形成でき、電鋳を施す
ことによってランド３６も同時に形成する。
【００２０】次いで、導通部およびランド３６の位置に
合わせて外部接続端子を形成するため上記実施例と同様
にレジスト膜３８をパターン形成し、電鋳を施してリー
ド部３９を形成する（図７）。こうして、母型１０上に
金属層３０、導通部、ランド３６等の各部を形成した
後、母型１０から金属層３０を剥離する。本実施例の場
合は母型１０はメタル部分とのみ付着しているから前記
実施例のように金属層部分と絶縁体部１２がともに母型
１０に付着している場合にくらべて母型１０からの剥離
性が良好になり、剥離操作が容易にできるという利点が
ある。
合わせて外部接続端子を形成するため上記実施例と同様
にレジスト膜３８をパターン形成し、電鋳を施してリー
ド部３９を形成する（図７）。こうして、母型１０上に
金属層３０、導通部、ランド３６等の各部を形成した
後、母型１０から金属層３０を剥離する。本実施例の場
合は母型１０はメタル部分とのみ付着しているから前記
実施例のように金属層部分と絶縁体部１２がともに母型
１０に付着している場合にくらべて母型１０からの剥離
性が良好になり、剥離操作が容易にできるという利点が
ある。
【００２１】母型１０から金属層３０を剥離した後、金
属層３０の不要部分を研削除去して回路基板とする。図
７でＡ線が金属層３０の研削除去位置を示す。この研削
操作は金属層部３４の底部位置まで金属層３０を除去す
る操作で、これによって金属層部３４を絶縁層３２によ
って電気的に絶縁して独立した導通部とすることができ
る。そして、レジスト膜３８を除去することによって外
部接続端子を有する回路基板が得られる。この実施例の
場合も金属層３０に対してランド３６、リード部３９を
電鋳方法で形成するから回路基板の接続部分のファイン
化を図ることができ、かつ効率的に回路基板を形成する
ことが可能になる。
属層３０の不要部分を研削除去して回路基板とする。図
７でＡ線が金属層３０の研削除去位置を示す。この研削
操作は金属層部３４の底部位置まで金属層３０を除去す
る操作で、これによって金属層部３４を絶縁層３２によ
って電気的に絶縁して独立した導通部とすることができ
る。そして、レジスト膜３８を除去することによって外
部接続端子を有する回路基板が得られる。この実施例の
場合も金属層３０に対してランド３６、リード部３９を
電鋳方法で形成するから回路基板の接続部分のファイン
化を図ることができ、かつ効率的に回路基板を形成する
ことが可能になる。
【００２２】図８、９、１０は回路基板のさらに他の製
造方法を示す。この方法ではフレキシブルプリント配線
板(FPC) を利用してメタル基板を形成し、FPC の金属部
分からメタル基板を剥離し、剥離体から金属部分を除去
することによって回路基板を得ることを特徴とする。図
８は銅箔４２付きのベースフィルム４４の銅箔４２表面
上に上記実施例と同様に筒状の絶縁体部４６を形成した
状態である。次いで、銅箔４２に電鋳を施し金属層４８
を形成し、さらに絶縁層５０をパターン形成し、電鋳を
施してランド５２を形成する（図９）。
造方法を示す。この方法ではフレキシブルプリント配線
板(FPC) を利用してメタル基板を形成し、FPC の金属部
分からメタル基板を剥離し、剥離体から金属部分を除去
することによって回路基板を得ることを特徴とする。図
８は銅箔４２付きのベースフィルム４４の銅箔４２表面
上に上記実施例と同様に筒状の絶縁体部４６を形成した
状態である。次いで、銅箔４２に電鋳を施し金属層４８
を形成し、さらに絶縁層５０をパターン形成し、電鋳を
施してランド５２を形成する（図９）。
【００２３】図１０はランド５２上にリード部５４を形
成した状態を示す。リード部５４の形成方法は上記実施
例と同様である。こうして、回路基板の本体および外部
接続端子を形成した後、銅箔４２とベースフィルム４４
の境界部分から回路基板を剥離する。すなわち、図１０
のＢ線位置から回路基板の本体部分を剥離した後、その
表面に残る銅箔４２部分をエッチングで除去することに
よって外部接続端子を有する回路基板が得られる。
成した状態を示す。リード部５４の形成方法は上記実施
例と同様である。こうして、回路基板の本体および外部
接続端子を形成した後、銅箔４２とベースフィルム４４
の境界部分から回路基板を剥離する。すなわち、図１０
のＢ線位置から回路基板の本体部分を剥離した後、その
表面に残る銅箔４２部分をエッチングで除去することに
よって外部接続端子を有する回路基板が得られる。
【００２４】この実施例の場合も上記実施例と同様に絶
縁体部４６および絶縁層５０をパターン形成することで
回路基板のファイン化を図ることが可能になる。また、
電鋳法によることで微細パターンを高精度に形成でき、
絶縁体部と外部接続端子との密着性が良好になり、メタ
ル基板の導通部と外部接続端子とが一体形成されて接続
部分の信頼性が向上するといった特徴がある。また、銅
箔４２とベースフィルム４４との境界部分から剥離する
ことで回路基板の本体を支持体側から剥離する操作が確
実にかつ容易にでき、銅箔４２はエッチングによって簡
単に除去することができるという利点がある。なお、実
施例では銅箔付きのベースフィルムを使用したが、銅箔
以外の銅合金やその他の金属を設けたものを使用しても
よい。
縁体部４６および絶縁層５０をパターン形成することで
回路基板のファイン化を図ることが可能になる。また、
電鋳法によることで微細パターンを高精度に形成でき、
絶縁体部と外部接続端子との密着性が良好になり、メタ
ル基板の導通部と外部接続端子とが一体形成されて接続
部分の信頼性が向上するといった特徴がある。また、銅
箔４２とベースフィルム４４との境界部分から剥離する
ことで回路基板の本体を支持体側から剥離する操作が確
実にかつ容易にでき、銅箔４２はエッチングによって簡
単に除去することができるという利点がある。なお、実
施例では銅箔付きのベースフィルムを使用したが、銅箔
以外の銅合金やその他の金属を設けたものを使用しても
よい。
【００２５】ところで、上記実施例では電鋳によって母
型１０上にメタル基板を形成した後、母型１０からメタ
ル基板を剥離して回路基板を得ているが、メタル基板が
薄厚であったりすると母型１０から剥離する際にメタル
基板が変形するという問題がある。外部接続端子がきわ
めてファインパターンで形成される製品の場合はメタル
基板の変形が製品精度に重要な影響を与えるから、母型
１０から確実にメタル基板を剥離できるようにする必要
がある。金属層１４に外部接続端子が形成されている場
合は、電磁石６０に外部接続端子挿入用の孔を形成して
おくとよい。
型１０上にメタル基板を形成した後、母型１０からメタ
ル基板を剥離して回路基板を得ているが、メタル基板が
薄厚であったりすると母型１０から剥離する際にメタル
基板が変形するという問題がある。外部接続端子がきわ
めてファインパターンで形成される製品の場合はメタル
基板の変形が製品精度に重要な影響を与えるから、母型
１０から確実にメタル基板を剥離できるようにする必要
がある。金属層１４に外部接続端子が形成されている場
合は、電磁石６０に外部接続端子挿入用の孔を形成して
おくとよい。
【００２６】図１１、１２はメタル基板を母型１０から
剥離する方法を示す説明図である。すなわち、図１１に
示す装置は母型１０上に金属層１４が付着形成された状
態で電磁石６０に金属層１４を磁気力によって吸着支持
し、金属層１４を吸着した状態で母型１０を剥離するこ
とによって回路基板を得るものである。この場合、金属
層１４は磁気力によって吸着支持するから磁性体材料を
使用する必要がある。母型１０を剥離した後、電磁石の
通電を停止して金属層１４をとり外して回路基板を得
る。
剥離する方法を示す説明図である。すなわち、図１１に
示す装置は母型１０上に金属層１４が付着形成された状
態で電磁石６０に金属層１４を磁気力によって吸着支持
し、金属層１４を吸着した状態で母型１０を剥離するこ
とによって回路基板を得るものである。この場合、金属
層１４は磁気力によって吸着支持するから磁性体材料を
使用する必要がある。母型１０を剥離した後、電磁石の
通電を停止して金属層１４をとり外して回路基板を得
る。
【００２７】図１２に示す装置は図８、９、１０に示し
たFPC を利用してメタル基板を形成した場合で、電磁石
６０に金属層４８を磁気力により吸着支持することによ
ってベースフィルム４４を銅箔４２から剥離除去した
後、電磁石６０の通電を停止して金属層４８を取り外
す。金属層４８を取り外した後、前述したようにメタル
基板を被覆する銅箔４２をエッチング除去することによ
って回路基板を得ることができる。この場合も金属層４
８を形成する金属は磁性体材料である必要がある。上記
のように金属層１４、４８を電磁石６０に吸着支持する
ことによって回路基板を変形させることなく母型１０や
ベースフィルム４４を剥離除去することができる。
たFPC を利用してメタル基板を形成した場合で、電磁石
６０に金属層４８を磁気力により吸着支持することによ
ってベースフィルム４４を銅箔４２から剥離除去した
後、電磁石６０の通電を停止して金属層４８を取り外
す。金属層４８を取り外した後、前述したようにメタル
基板を被覆する銅箔４２をエッチング除去することによ
って回路基板を得ることができる。この場合も金属層４
８を形成する金属は磁性体材料である必要がある。上記
のように金属層１４、４８を電磁石６０に吸着支持する
ことによって回路基板を変形させることなく母型１０や
ベースフィルム４４を剥離除去することができる。
【００２８】
【発明の効果】本発明に係るリードフレームは、上述し
たように、メタル基板を有する回路基板として従来製品
よりもはるかにファインパターンでかつ高精度の製品と
して提供することができる。また、導通部と外部接続端
子とが一体形成されることによって接続部の電気的接続
が確実になり信頼性の高い回路基板として提供すること
ができる。また、電鋳方法を利用して回路基板を製造す
ることによって、導通部と外部接続端子とが一体形成で
き、ファインパターンでかつ信頼性の高い接続部を有す
る回路基板を容易に得ることができる。
たように、メタル基板を有する回路基板として従来製品
よりもはるかにファインパターンでかつ高精度の製品と
して提供することができる。また、導通部と外部接続端
子とが一体形成されることによって接続部の電気的接続
が確実になり信頼性の高い回路基板として提供すること
ができる。また、電鋳方法を利用して回路基板を製造す
ることによって、導通部と外部接続端子とが一体形成で
き、ファインパターンでかつ信頼性の高い接続部を有す
る回路基板を容易に得ることができる。
【図１】母型上に絶縁体部を形成した状態を示す説明図
である。
である。
【図２】金属層を形成した状態を示す説明図である。
【図３】絶縁層を設けた状態を示す説明図である。
【図４】電鋳によってランドを形成した状態を示す説明
図である。
図である。
【図５】電鋳によってリード部を形成した状態を示す説
明図である。
明図である。
【図６】母型上に金属層を設けた状態を示す説明図であ
る。
る。
【図７】リード部を形成した状態を示す説明図である。
【図８】FPC の銅箔上に絶縁体部を形成した状態を示す
説明図である。
説明図である。
【図９】FPC の銅箔上に金属層を形成した状態を示す説
明図である。
明図である。
【図１０】ランド上にリード部を形成した状態を示す説
明図である。
明図である。
【図１１】金属層から母型を剥離する方法を示す説明図
である。
である。
【図１２】金属層からベースフィルムを剥離する方法を
示す説明図である。
示す説明図である。
【図１３】半導体チップを搭載した回路基板を実装基板
に実装する様子を示す説明図である。
に実装する様子を示す説明図である。
１０ 母型 １２ 絶縁体部 １４ 金属層 １４ａ 金属層 １６、３２、５０ 絶縁層 １８、３６、５２ ランド ２０、３８ レジスト膜 ２２、３９、５４ リード部 ３０ 金属層 ３４ 金属層 ４２ 銅箔 ４４ ベースフィルム ４６ 絶縁体部 ６０ 電磁石
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/20 Ｂ 7511−4Ｅ 3/34 ５０１ Ａ 7128−4Ｅ
Claims (15)
- 【請求項１】 回路基板の本体部が電鋳による金属層に
よって形成されたメタル基板であり、該メタル基板に搭
載する半導体チップと電気的に接続される導通部が、前
記メタル基板の厚み方向に形成された筒状の電気的絶縁
体からなる絶縁体部により周囲が囲まれ、かつ電鋳によ
る前記金属層で形成されたことを特徴とする回路基板。 - 【請求項２】 金属層が銅または銅合金からなることを
特徴とする請求項１記載の回路基板。 - 【請求項３】 導通部とメタル基板とが、絶縁体部を介
して同軸形状に形成されたことを特徴とする請求項１記
載の回路基板。 - 【請求項４】 メタル基板の半導体チップ搭載面とは反
対側の面に露出する導通部に、 電鋳によって形成された外部接続端子としてのリード部
が、前記導通部と一体に形成されたことを特徴とする請
求項１記載の回路基板。 - 【請求項５】 半導体チップ搭載面とは反対側のメタル
基板面に、電鋳によって形成された外部接続端子として
のリード部が、前記メタル基板と一体に形成されたこと
を特徴とする請求項１記載の回路基板。 - 【請求項６】 リード部が凸形状に形成されたことを特
徴とする請求項４または５記載の回路基板。 - 【請求項７】 導通部とリード部とが異種金属によって
形成されたことを特徴とする請求項４記載の回路基板。 - 【請求項８】 導通部が銅または銅合金からなり、リー
ド部がニッケルまたはニッケル合金からなることを特徴
とする請求項４または７記載の回路基板。 - 【請求項９】 メタル基板の半導体チップを搭載する面
とは反対側の面に露出する導通部に、外部接続端子とし
てのバンプが形成されたことを特徴とする請求項１記載
の回路基板。 - 【請求項１０】 メタル基板の半導体チップを搭載する
面に形成された絶縁層上に回路パターンが形成され、該
回路パターンと導通部が接続されたことを特徴とする請
求項１記載の回路基板。 - 【請求項１１】 母型上に電気的絶縁体を用いて筒状の
絶縁体部を立設し、電鋳により前記母型上にめっきを被
着して、回路基板の本体となる金属層および半導体チッ
プと電気的に接続される導通部となる前記絶縁体部内の
金属層を形成した後、 前記母型上から前記金属層および前記絶縁体部を剥離す
ることを特徴とする回路基板の製造方法。 - 【請求項１２】 母型上にレジスト膜を用いて筒体部を
立設し、電鋳により前記母型上にめっきを被着して回路
基板の本体となる金属層および半導体チップと電気的に
接続される導通部となる前記筒体部内の金属層を形成し
た後、 前記レジスト膜を除去し、 電気的絶縁性を有する絶縁材を前記除去部分に充填した
後、 前記母型上から前記金属層および前記絶縁材を剥離する
ことを特徴とする回路基板の製造方法。 - 【請求項１３】 母型上に回路基板の本体となる金属層
と筒状の絶縁体部に周囲が囲まれた導通部となる金属層
を形成した後、 外部接続端子用のリード形成部位を除きレジスト膜を形
成し、 電鋳を施して前記導通部となる金属層あるいは前記回路
基板の本体となる金属層と一体にリード部を形成した
後、 前記レジスト膜を除去することを特徴とする請求項１１
または１２記載の回路基板の製造方法。 - 【請求項１４】 母型上に回路基板の本体となる金属層
と筒状の絶縁体部に周囲が囲まれた導通部となる金属層
を形成した後、 外部接続端子用のリード形成部位を除き第１のレジスト
膜を形成し、 電鋳を施して前記導通部となる金属層あるいは前記回路
基板の本体となる金属層と一体にランド部を形成し、 該ランド部の中心部を除き第２のレジスト膜を形成し、 電鋳を施して前記ランド部と一体にリード部を形成した
後、 前記第１のレジスト膜および前記第２のレジスト膜を除
去することを特徴とする請求項１１または１２記載の回
路基板の製造方法。 - 【請求項１５】 第１のレジスト膜に代えて電気的絶縁
性を有する絶縁膜を形成し、 電鋳を施して前記導通部となる金属層あるいは前記回路
基板の本体となる金属層と一体にランド部を形成し、 該ランド部の中心部を除きレジスト膜を形成し、 電鋳を施して前記ランド部と一体にリード部を形成した
後、 前記レジスト膜を除去することを特徴とする請求項１４
記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942093A JP3472607B2 (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942093A JP3472607B2 (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176835A true JPH07176835A (ja) | 1995-07-14 |
| JP3472607B2 JP3472607B2 (ja) | 2003-12-02 |
Family
ID=18109997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31942093A Expired - Fee Related JP3472607B2 (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3472607B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007122572A (ja) * | 2005-10-31 | 2007-05-17 | Toppan Printing Co Ltd | 回路基板、半導体装置、電子タグの製造方法 |
| JP2008021959A (ja) * | 2006-04-13 | 2008-01-31 | Alps Electric Co Ltd | グリーンシートのスルーホール加工装置およびスルーホール加工方法 |
| CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
-
1993
- 1993-12-20 JP JP31942093A patent/JP3472607B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007122572A (ja) * | 2005-10-31 | 2007-05-17 | Toppan Printing Co Ltd | 回路基板、半導体装置、電子タグの製造方法 |
| JP2008021959A (ja) * | 2006-04-13 | 2008-01-31 | Alps Electric Co Ltd | グリーンシートのスルーホール加工装置およびスルーホール加工方法 |
| CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
| US10388598B2 (en) | 2016-06-09 | 2019-08-20 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3472607B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0768712B1 (en) | Bump-type contact head for a circuit board and semiconductor module using the same | |
| TW548816B (en) | Formation method of conductor pillar | |
| JP2006189430A (ja) | マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用 | |
| EP2288244A1 (en) | Wiring circuit substrate | |
| WO2009136496A1 (ja) | ３次元実装半導体装置及びその製造方法 | |
| TW200405486A (en) | Method for producing wiring substrate | |
| US20050041398A1 (en) | Integrated circuit substrate having embedded back-side access conductors and vias | |
| JP2009099752A (ja) | 半導体パッケージ及びその製造方法 | |
| US20090242238A1 (en) | Buried pattern substrate | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP3472607B2 (ja) | 回路基板及びその製造方法 | |
| JPH08220140A (ja) | プローブカードの製造方法及びプローブカード | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH05226430A (ja) | プローブカード構造体およびその製法 | |
| JPH06334113A (ja) | マルチチップモジュール | |
| JPH05198901A (ja) | プリント回路基板およびその製造方法 | |
| JP3015709B2 (ja) | フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPS62241345A (ja) | バンプ付フィルムキャリヤの製造法 | |
| CN114695132A (zh) | 一种基于薄膜电容的扇出型封装基板结构及其制备方法 | |
| JPH06318772A (ja) | 回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |