JPS62241345A - バンプ付フィルムキャリヤの製造法 - Google Patents

バンプ付フィルムキャリヤの製造法

Info

Publication number
JPS62241345A
JPS62241345A JP61083742A JP8374286A JPS62241345A JP S62241345 A JPS62241345 A JP S62241345A JP 61083742 A JP61083742 A JP 61083742A JP 8374286 A JP8374286 A JP 8374286A JP S62241345 A JPS62241345 A JP S62241345A
Authority
JP
Japan
Prior art keywords
resin
conductive layer
bumps
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61083742A
Other languages
English (en)
Other versions
JPH0260228B2 (ja
Inventor
Yoshinori Kanao
義則 金尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP61083742A priority Critical patent/JPS62241345A/ja
Publication of JPS62241345A publication Critical patent/JPS62241345A/ja
Publication of JPH0260228B2 publication Critical patent/JPH0260228B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体素子とリードフレームあるいは外部
基板との接続に用いられるバンプ付フィルムキャリヤの
製造法に関する。
(従来の技術) 半導体素子とリードフレームあるいは外部基板との接続
には、複数のN極を一括してボンディングすることがで
き、高速で農産性に富みかつ高い信頼性を有することか
ら、一般に、フィルムキャリヤ法が用いられている。
このフィルムキャリヤ法のうら、特にバンプ付フィルム
キャリヤ法は、第3図に示すように、フィルムキャリヤ
1のフィンガ2の先端に予め形成されたバンプ4と、半
導体素子7のアルミバッド8とを熱圧着することにより
接続する。方法である。、従来、バンプ付フィルムキャ
リヤを製造する方法として、別途金めつき法により形成
した金バンプをバンプのない通常のフィルムキャリヤの
フィンガの先端に熱転写してバンプ付フイルムキャリヤ
を製造する方法、通常より厚い銅箔を用いて階段状にエ
ツチングしてフィンガの先端にバンプを形成する方法、
ポリイミド樹脂3と銅iioとの積層体の基板より、エ
ツチングでポリイミド樹脂に孔5を形成しその孔内から
めっきによって第4図に示すようにバンプ4を突出させ
、次いで銅箔を配線パターン2に形成してバンプ付フィ
ルムキVリヤ1を製造する方法(特開昭55−4895
4号公報)などがある。
(発明が解決しようとする問題点) 従来のバンプ付フィルムキャリヤの製造法は、しかしな
がら、フィルムキャリヤに最も期待されている多ピン化
、すなわち高密度化に、対応し難いという問題点がある
例えば、転写してバンプを形成づる方法では、転写用バ
ンプを小型化する必要があるために、転写用バンプの寸
法の制御および熱転写時のフィンガへの位置精度に問題
がある。また、エツチングによりバンプを形成する方法
では、厚い銅箔を用いるために、エツチング技術に限界
がある。さらに、めっきによりバンプを突出させる方法
では、めっきによってバンプの高さおよび径を制御し難
いという問題点がある。
この発明は上述の背景に基づいてなされたものであり、
その目的とするところは、フィルムキャリヤに要請され
ている多ビン化すなわら高密1哀化に対応することので
きるバンプ付フィルムキャリヤの製造法を提供づること
である。
(問題点を解決するための手段および作用)この発明に
よれば、このバンプ付フィルムキャリヤのII過払は、
エツチング可能な81#iフイルムと導電層との積層体
をエツチングしC該樹脂層に所定の開孔部(ただし、該
開孔部の底は該導電層と接触するものとする)を形成し
、次いで該開孔部内部に導電材料を、好ましくは、電気
めっき、無電解めっき、もしくは導電ペーストの塗布、
または組合せで、充填して該導電層と電気的に接続した
導電体を形成し、少なくとも導電体近傍の樹脂面から樹
脂をエツチングにより除去して19 fi体をバンプと
して突出させることからなるものである。
以下、この発明をより詳細に説明する。
この発明の製造法において、エツチング可能な樹脂フィ
ルムと導電層との積層体がエツチングされる。
エツチング可能な樹脂としては、フィルムエツチング液
によって蝕刻される樹脂であり、例えばポリイミド樹脂
、ポリアミド樹脂、ポリアミドイド樹脂、ポリエーテル
イミド樹脂などがある。導電層の材質としては例えば、
銅、銀、ニッケル、スズ、鉄、コバルト、アルミニウム
、金、白金、などの金属、およびこれらの合金などがあ
る。
この発明における積層体は、例えば、樹脂フィルムに化
学めっき法、蒸着法、スパッタリング方などによって導
電材料の層を形成し、必要に応じて更に銅などの厚めつ
きを施して調整することができる。また、この積層体は
、樹脂フィルム上にエツチング可能な接着剤を塗布し、
乾燥後、銅などの金属箔を積層し、熱圧着後、オーブン
中での加熱により接着剤を硬化させ調整することができ
る。更に樹脂材料を金属箔と共押出しによって積層体を
調整してもよい。なお、接着剤を用いる場合、その接着
剤もエツチング可能なものであることが望ましい。その
接着剤として、例えば、ポリイミド系接着剤、ポリアミ
ド系接着剤、ポリアミドイド系接着剤、ポリエーテルイ
ミド系接着剤などがある。
積層体の樹脂をエツチングづる前に、必要に応じて積層
体の導電層をエツチング法、アディティブ法などの配線
パターン形成法によって配線パターン化された導電層と
することができる他、フィルム間孔部エツチング形成後
に、またはバンプ用導電体形成後にも配線パターン形成
を行なうことができる。
樹脂層への所定の開孔部の形成は、フィルム側にフィル
ムエツチング液に耐える感光性レジストを、例えばロー
ルコータなどで塗布し、この塗面を露光し、次いで現像
、蝕刻と続く通常のエツチング操作によって行なわれる
。この発明において、エツチング操作に用いられる試薬
、材料は通常のものを使用することができる。
開孔部の径、寸法、位置、間隔等は、フィルムキャリヤ
の規格に応じて決めることができる。ただし、この開孔
部の底は導電層の裏面に少なくとも接触する必要がある
この発明において、次いで、開孔部内に導電材料を充填
して、導電層と電気的に接続した導電体を形成する。
導電材料の充填は、例えば、電気めつぎ、無電解めっき
、もしくは導電ベスートの塗布などによって行なうこと
ができる。導電材料としては、この発明の目的に反しな
い限り任意であり、例えば、銅、ニッケル、鉄、アルミ
ニウム、鉛、亜鉛、金、銀、白金、黒鉛などがある。こ
の充填において、導電材料が開孔部から出ないようにす
ることが望ましい。これは、得られる導電体が開孔部を
鋳型として形成されるからであり、その開孔部により導
電体の寸法、形状を制御しようとするものだからである
必要に応じて、上記導電体の露出面に、ニッケル下地め
っきおよび金めつきを施して、半導体素子のアルミニウ
ムパッドとの接合に適した表面にすることができる。
開孔部の底が、導電層の裏面と接触しているので、得ら
れる導電体は導電層と電気的に接続している。
次いで、少なくとも導電体近傍の樹脂面から樹脂をエツ
チングにより除去し、導電体をバンプとして突出させる
。すなわち、樹脂フィルムの全面あるいは部分面を必要
な厚みだけエツチングして樹脂フィルムを薄<シ、導電
体を樹脂面よりバンプとして突き出させる。
必要な範囲だけの部分面のエツチングでは、感光レジス
トの塗布、露光、現像、蝕刻の通常のエツチング操作に
従って行なう。部分面のエツチングの場合、その部分の
樹脂層を薄くするだけではなく、厚み方向に全部の樹脂
を除去してもよい。
必要に応じて、&[休の2g電層は、バンプ形成後に、
感光性レジストの塗布、現像、蝕刻などの通常のエツチ
ング操作によって、または、いわゆるアブイブイブ法に
よって配線パターン化される。
この発明を、図面の例を参照して具体的に説明する。
まず、第1図(a)に示すようなエツチング可能な樹脂
フィルム3と導電m10との積層体を準備する。この積
層体の樹脂層3をエツチングしてその樹脂層3に開孔部
5を形成する(第1図(b))。なお、この開孔部5の
底は1[層10の裏面に接触づるものとする。次いで開
孔部5内に導電材料を充填して導tffaioと電気的
に接続した導電体6を形成する(第1図(C))。樹脂
層3をエツチングによって薄クシ、樹脂面より導電体6
をバンプ4として突出させる(第1図(d))。この第
1図の例では、バンプ形成後、第1図(e)に示すよう
に、導電1rJ10を配線パターン化して、バンプに接
触した5shioをフィンガ2に形成する。
この発明は、第1図の例に限定されず、第2図(a>に
示すように導電体6の近傍の樹脂を厚み方向にすべて除
去して通常のデバイス孔を右するバンプ付フィルムキャ
リアに利用できる。また、第2図(b)に示すように、
樹脂の部分面から樹脂を厚み方向に除去して薄くするこ
とができる。
(実施例) 以下、具体例によってこの発明を説明する。
50μm厚のポリイミドフィルム(デュポン社製)(a
pton >の片面に化学めっき法および電気めっき法
により18μm厚の銅の導電層を形成した。
フィルム側に耐アルカリ性感光レジストを塗布し、これ
を露光・現像し、フィルムエツチング液で蝕刻し、直径
80μmの孔を形成した。
この孔内部に電気めっき法によって銅を充填して、導電
体を形成した。この導電体の最表面にニッケル下地めっ
き、および金めつきをして表面処理をした。
次いで、フィルムエツチング液でバンプを形成ずべきフ
ィルム而を蝕刻し、フィルム厚を30μmに蒲クシ、同
時に高さ20μmのバンプを突出さUだ。
次いで、導電層をエツチングして配線パターンに形成し
、バンプ付フィルムキャリヤを製造した。
〔発明の効果〕
この発明によって次の効果を得ることができる。
(a)  バンプの大きさが、フィルムに開けた開孔部
の大きさに対応し、開孔部の大きさはエツチングにより
容易に制御できるために、バンプの大きさを制御するこ
とができる。
すなわら、従来のバンプ形成法(特開昭55−4895
4号公報)では、フィルム面より盛り上げてバンプを形
成するために、高さ方向のみならず横方向にも同じ割合
で成長し、小さなバンプを形成することが困難である。
しかしこの発明ではバンプの寸法を制御できるので小さ
なバンプを形成することができる。
従って、隣のバンプとの接触の恐れが少なくなり、バン
プのピッチを極めて狭くすることができ、多ビンの半導
体素子に対応が可能である。
(b)  フィルムをエツチングによりR層化する。
フィルムのエツヂング速度を知ることによって、フィル
ムの薄層の程度を制御することができ、バンプの大きさ
のみならず、バンプの高さも容易に決めることができる
(C)  この発明では、フィルムキャリヤのフィンガ
に相当するリードをフィルム上に形成Jるために、デバ
イスホールを有するフィルムキャリヤによく見られる工
程中でのフィンガの折損、曲げなどの不良を少なくする
ことができる。また、薄層化された樹脂層がバンプを補
強するためにバンプの欠損を防止することができる。
(d)  更に、バンプを高価な全以外の金属で形成す
ることができるために、従来のような厚い金めつきが必
要でなく、薄いめっき層で半導体素子をボンディングす
ることができる。
【図面の簡単な説明】
第1図は本発明の方法の各工程を説明づ゛るための断面
図、第2図は第1図の変形例を示すフィルムキルリヤの
断面図、第3図はバンプ付フィルムキャリヤを半導体素
子にボンディングする様子を示す断面図、第4図は従来
のバンプ付フィルムキャリヤの製造法の手順を示す断面
図である。 1・・・フィルムキャリヤ、2・・・フィンガ、3・・
・樹脂、4・・・バンプ、5・・・孔、6・・・導電体
、7・・・半導体、8・・・アルミパッド、10・・・
導電層。 出願人代理人  佐  藤  −雄 躬3 図 躬4図

Claims (1)

  1. 【特許請求の範囲】 エッチング可能な樹脂フィルムと導電層との積層体をエ
    ッチングして該樹脂層に所定の開孔部(ただし、該開孔
    部の底は該導電層と接触するものとする)を形成し、次
    いで該開孔部内に導電材料を充填して該導電層と電気的
    に接続した導電体を形成し、少なくとも導電体近傍の樹
    脂面から樹脂をエッチングにより除去して導電体をバン
    プとして突出させることを含む、バンプ付フィルムキャ
    リヤの製造法。 2、該開孔部内への導電材料の充填が、電気めっき、無
    電解めつき、もしくは導電ペーストの塗布、またはこれ
    らの組合せで行なう、特許請求の範囲第1項記載の製造
    法。
JP61083742A 1986-04-11 1986-04-11 バンプ付フィルムキャリヤの製造法 Granted JPS62241345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61083742A JPS62241345A (ja) 1986-04-11 1986-04-11 バンプ付フィルムキャリヤの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61083742A JPS62241345A (ja) 1986-04-11 1986-04-11 バンプ付フィルムキャリヤの製造法

Publications (2)

Publication Number Publication Date
JPS62241345A true JPS62241345A (ja) 1987-10-22
JPH0260228B2 JPH0260228B2 (ja) 1990-12-14

Family

ID=13810977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61083742A Granted JPS62241345A (ja) 1986-04-11 1986-04-11 バンプ付フィルムキャリヤの製造法

Country Status (1)

Country Link
JP (1) JPS62241345A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6511607B1 (en) * 1991-02-22 2003-01-28 Canon Kabushiki Kaisha Method of making an electrical connecting member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511607B1 (en) * 1991-02-22 2003-01-28 Canon Kabushiki Kaisha Method of making an electrical connecting member
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly

Also Published As

Publication number Publication date
JPH0260228B2 (ja) 1990-12-14

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US8110918B2 (en) Flexible substrate for a semiconductor package, method of manufacturing the same, and semiconductor package including flexible substrate
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
US20060070978A1 (en) Method for manufacturing a bump-attached wiring circuit board
WO1991010573A1 (en) Multi-metal layer interconnect tape for tape automated bonding
CN102693955B (zh) 封装载板及其制造方法
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH0642503B2 (ja) 高密度集積回路の支持体とその製造方法
JPS62241345A (ja) バンプ付フィルムキャリヤの製造法
US6576541B2 (en) Method and structure for producing bumps on an IC package substrate
JP3061767B2 (ja) テープキャリアとその製造方法
JP2000114412A (ja) 回路基板の製造方法
JPH02215145A (ja) テープキャリアの製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3351878B2 (ja) 半導体装置およびその製造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
CN118057914A (zh) 具有极细线路的电路板及其制造方法
JP2002093861A (ja) 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JPH03209841A (ja) Tab用テープキャリアの製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term