JPH03209841A - Tab用テープキャリアの製造方法 - Google Patents

Tab用テープキャリアの製造方法

Info

Publication number
JPH03209841A
JPH03209841A JP2005159A JP515990A JPH03209841A JP H03209841 A JPH03209841 A JP H03209841A JP 2005159 A JP2005159 A JP 2005159A JP 515990 A JP515990 A JP 515990A JP H03209841 A JPH03209841 A JP H03209841A
Authority
JP
Japan
Prior art keywords
copper
thickness
gold
bump
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005159A
Other languages
English (en)
Other versions
JP2705263B2 (ja
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005159A priority Critical patent/JP2705263B2/ja
Publication of JPH03209841A publication Critical patent/JPH03209841A/ja
Application granted granted Critical
Publication of JP2705263B2 publication Critical patent/JP2705263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の実装を高能率で行うためのT A
B (Tape Automated Bonding
)法に用いるテープキャリアおよびその製造方法、特に
リード部のキャリアテープとは反対の面にバンプを設け
たTAB用テープキャリアおよびその製造方法に関する
〔従来の技術〕
TAB法は半導体素子の実装を能率よく行うために開発
された方式で、テープキャリア上で半導体素子の実装を
行うものである。TAB用テープキャリアは例えば第6
図に示すように、可視性絶縁フィルム1に、半導体素子
(図示せず)を装着するデバイスホール3および位置合
わせ等のための送り孔(パイロットホール)4を打ち抜
き加工により形成し、絶縁フィルム1に銅箔を接着剤に
より接着した後、フォトエツチングにより所定の配線パ
ターンをもつリード部2aを形成したものである。絶縁
フィルム1は一般に、厚さ70ないし125μm、幅3
5mm(または70 mm、 140 ++ou等)の
有機ポリイミドフィルム、ガラス強化エポキシフィルム
等の絶縁フィルムが用いられ、銅箔には厚さ18ないし
35μmの圧延銅箔、電解銅箔等が用いられている。
TAB法においてギヤングボンディングと呼ばれる工程
で、テープキャリアのインナーリード部は半導体素子上
の微小電極に加熱圧着して接続される。この接続のため
には、半導体素子の表面のアルミニウム電極上の一部に
突起電極、いわゆるバンプを形成させておき、これをテ
ープキャリアのインナーリード部に加熱圧着して接合す
る方法と、テープキャリアのインナーリード部の先端に
バンプを形成させる方法がある。従来前者が主に用いら
れたが、最近では後者を用いる傾向にある。
テープキャリアのインナーリード部の先端にハンプを形
成させるには、別の適当な基板、例えばガラス板上に、
電気めっき等によりバンプを形成し、テープキャリアの
インナーリード部に転写する方法が、転写バンプ法とし
てよく知られている。
また別の適当な基板上でインナーリード部とともにバン
プを積層形成しておき、テープキャリアの絶縁フィルム
上に転写する方法が、特開昭63291427号によっ
て知られている。バンプは接着性のある金属、例えば金
で構成される。インナーリード上のバンプと半導体素子
の電極との接合が充分行われるためには、ハンプは所定
の厚さをもつことが必要とされる。
転写によらないでインナーリード部先端に金属バンプを
形成させる方法としては、所要の部分に金またはハンダ
の塩の溶液を塗布し、その熱分解によりバンプを形成さ
せる方法が、特開昭6334933号に記載されている
以上述べたバンプは、インナーリード部のキャリアテー
プの貼付面とは反対の面に設けられており、貼付面に設
けるものと比較して製造し易いという利点を有する。
半導体素子上にバンプを形成させる方法は、素子のめっ
きによる損傷、端子間の短絡が起きるだけでなく、バン
プ形成のために工程が複雑化し、半導体素子のコストが
上昇する欠点がある。このために最近は、上述のように
テープキャリアのインナーリード部の先端にバンプを形
成させる方法を多用する傾向にある。
[発明が解決しようとする課題] しかし、テープキャリアのインナーリード部の先端にバ
ンプを形成させるためのいわゆる転写バンプ法は、別の
基板上にバンプを形成する際と、これをテープキャリア
上に転写する際の、二つの工程の位置精度に大きな問題
があり、導体部ピッチP(第6図)が150μm以下の
インナーリードは実現できなかった。これを改良するも
のとして上記特開昭6:3−291427号の方法が提
案されたが、電導性の別の支持体にエツチング等で凹部
を作り、そこにバンプ部を電気めっきで形成させ、仮支
持体を介してテープキャリア上に転写するという、複雑
な工程を必要としている。また所定の厚さのバンプを全
部金で形成しているので、材料費が高い。
上記特開昭61−34933号の記載の方法は、転写を
用いない利点があるが、金またはハンダの塩の加熱分解
により充分な厚さを持つハンプを形成させるには、高温
かつ長時間の処理を要した。
高温の処理はリード間の絶縁を悪くする原因となる。
また、前記貼付面とは反対の面にバンプを設けるTAB
用テープキャリアにおいては、半導体素子がデバイスホ
ールの反対側に位置するのでバンプの重量によってイン
ナーリードが変形すると、ボンディング作業を難しくす
る。
従って本発明の目的は、インナーリードの変形を防ぎ、
かつ充分な接合が得られる厚さのバンプを有する、TA
B用テープキャリアを提供することである。
本発明の他の目的は、複雑な工程を要する転写を用いな
いで、所定の厚さを持つバンプを先端に設けた、微細化
された(例えばピッチ150μm以下の)インナーリー
ド部を有するTAB用テープキャリアの製造方法を提供
することである。
本発明の他の目的は、バンプを設けるための材料および
加工の費用が低順で、また高温の処理を用いないで、充
分な厚さを持つバンプをインナーリード部の先端部に形
成したTAB用テープキャリアの製造方法を提供するこ
とである。
〔課題を解決するための手段〕
上記目的を達成するため本発明では、TAB用テープキ
ャリアのインナーリード部のキャリアテープ貼付面とは
反対の面に設けられるバンプを、インナーリード部上の
厚さ10ないし50μmの銅または銅合金より成る第1
のめっき層と、第1のめつき層上の厚さ0.1ないし5
.0μmの金またはパラジウムの第2のめっき層で形成
するようにした。
また、本発明による、インナーリード部の先端部にハン
プを設けたTAB用テープキャリアの製造方法は、下記
工程から成る。
(1)銅または銅合金の箔の形成 (2)インナーリード部の先端部に相当する位置に、厚
さ10ないし50μmの銅または銅合金めっき層を形成
する工程 (3)銅または銅合金めっき層の上を厚さ0.1ないし
5.0μmのリードパターンの形状を有する金またはパ
ラジウムめっき層で被覆する工程 (4)金またはパラジウムめっき層をマスクとして箔を
エッチする工程 以下に各工程の詳細を説明する。
(1)銅または銅合金の箔の形成 一般にTAB用テープキャリアのインナーリード部とな
る銅または銅合金の箔は、ポリイミド等の絶縁フィルム
上に接着剤を介して接着される。
公知の材料、方法を用いて行うことができる。銅または
銅合金箔にはバンプ形成前にエツチングによりパターン
の全部または一部を形成しておいてもよいが、後述のよ
うにバンプ形成後にパターンを形成させる方が好ましい
(2)インナーリード部の先端部に、厚さ10ないし5
0μmの銅または銅合金めっき層を形成する工程 銅または銅合金箔のインナーリード部の先端部に相当す
る位置すなわちバンプ形成部分を残して、ゴム等のマス
クで覆い、マスク開口部に銅または銅合金のめっきを施
す。銅または銅合金めっきの厚さは10ないし50μm
の範囲から選ばれる。
めっきの厚さは、リード部の銅箔の厚さ、リード部の間
隔、テープキャリアで製造される半導体素子の種類等に
より決定する。例えば厚さ35μmの銅箔に対しては2
0ないし30μmの範囲、厚さ18μmの銅箔に対して
は10ないし20μmの範囲が一般に好適である。10
μm以下の厚さでは、半導体素子と接合するときの加圧
の効果が減少する。厚さが50μmを超えると、インナ
ーリード先端が重くなるため、リードの変形が生じ易く
なり、また半導体素子を加圧により接合する際にバンプ
が傾いて、接合が悪くなる。めっきには、無電解めっき
を用いてもよいが、電気めっきが好ましい。
(3)銅または銅合金めっき層の上を厚さ0.1ないし
5.0μmのリードパターンの形状を有する金またはパ
ラジウムめっき層で被覆する工程 銅または銅合金めっき後、前記マスクを取り外し、層上
にレジストインクの塗布によって予め形成された開口部
を有するフォトレジストを介して、厚さ0.1ないし5
.0μmの金またはパラジウムめっきを施す。当然、バ
ンプ形成部は金またはパラジウムめっきをされる。
(4)バンプを形成させた後、インナーリード部以外の
銅または銅合金箔をエツチングにより除去してインナー
リードを形成させる工程 上記(3)のめっき工程で用いたフォトレジスト層0 を除去し、金またはパラジウムめっき層をマスクとして
、エツチングにより所定のパターン(前記開口部のパタ
ーン)に従いインナーリード部をキャリアフィルム上に
形成させる。
〔作用〕
本発明では、キャリアテープ上に貼付された銅または銅
合金の箔の上に、厚さ10ないし50μmのスポット状
の銅または銅合金のめっき層を形成し、その層の上をさ
らに厚さ0.1ないし5.0μmの金またはパラジウム
めっき層で被覆して、バンプを形成したので、バンプは
全体で約10μmないし55μmの厚さを有し、インナ
ーリードの変形を防ぐ厚さに構成されている。しかも表
面は金またはパラジウムから成るので、半導体素子と加
圧により容易に接合することができる。
金またはパラジウムは厚さ0.1ないし5.0μmを占
めるに過ぎないので、バンプ形成に要する材料のコスト
が大幅に低減される。銅または銅合金および金またはパ
ラジウムのめっきはいずれも30°C前後の温度、高い
場合でも100°C程度の1 温度で行われるので、リード部間の絶縁を悪化させるこ
ともない。
〔実施例1〕 厚さ125μm、幅35mmのポリイミド絶縁フィルム
上にエポキシ接着剤を介して厚さ35μmの圧延銅箔が
接着されたものに、所要の部分にバンプを形成し、所定
のパターンを有するインナーリード部を形成した。詳細
は下記の通りである。
第1図に示すように、絶縁フィルム(図示せず)上に接
着された銅箔の表面のインナーリード部2a(先端部2
bを含む)以外をフォトレジスト5で覆い、インナーリ
ード部先端部2bに開口部6aを有するゴムマスク6で
覆って、開口部6aから先端部2b上に厚さ20μmの
銅めっきを行った。ゴムマスク6を外して、銅箔および
銅めっき上にレジスト5の開口部を利用して厚さ5μm
の金めつきを行った。この状態でのキャリアフィルムの
第1図X−xに沿った拡大新面図を第2図に示す。第2
図に示される通り、絶縁フィル2 ム1はデバイスホール3の部分を含め銅箔2で覆われ、
銅箔2のインナーリード部先端部分に相当する位置に銅
めっき層22と金めっき層23が形成されている。金め
つき層23はバンプ部を含め銅箔2のレジスト開口部に
相当する部分(2a)全体に形成される。銅箔2のレジ
スト開口部以外の部分はフォトレジスト5で覆われてお
り、この部分は金めつき層23を有しない。
金めつき後、フォトレジスト5を剥ぎ取り、金めつき層
23をマスクとして常用の塩化第二鉄エツチング液(塩
化第二銅エツチング液でもよい)で銅箔2をエッチした
。こうして、所定のパターンを有するインナーリード部
2aを形成した。
インナーリード部2aの先端部2bには、銅めっき層2
2と金めっき層23より成るバンプ21が形成されてい
る。この状態での平面図を第3図に、断面図を第4図に
示す。第2図においてフォトレジスト5のみで覆われて
いた部分は、フォトレジスト5を除いて銅箔2をエッチ
したので、第4図ではこの部分に銅箔2は存在しない。
3 このようにして製造されたTAB用テープキャリアのバ
ンプ21に、第5図に示すように半導体素子7の端子部
(図示せず)を接合した。本発明により製造されたTA
B用テープキャリアのバンプ21は、半導体素子7の端
子部と実用的に充分な強度で接合することができた。半
導体素子7は表面に100μmX100μmの端子部を
有し、端子部は厚さ1.5μmのアルミニウム蒸着膜の
上に厚さ0.05μmのチタン層を被覆し、さらに2μ
mの金めつきが施されたものである。500°Cの加熱
器具を用いて半導体素子7の端子部とバンプ21とを拡
散接合した。接合後、半導体素子7はインナーリード2
aとともに、封止レジン8で封止された。
本発明の方法を用いると、TAB用テープキャリアの金
めつき加工に要する費用は、金の材料費を含めて、デバ
イスホール1個当たり約30円であった。これに対し、
従来行われた半導体素子にバンプを形成する方法の場合
には、金めつきによるバンプ形成に素子1個当たり約1
10円を要し4 た。
[実施例2〕 実施例1における金めつき(第2図23)の代わりに、
厚さ1.5μmのパラジウムめっきを施した。実施例1
と同様、バンブ部に半導体素子を実用的に充分な強度で
接合することができた。
〔発明の効果] 本発明によると、インナーリード部のキャリアテープと
は反対の面に設けられるバンブ部を所定の厚さにしたの
で、インナーリード部の変形がなくなり、ボンディング
作業が容易になる。
また精度や歩留まりに問題を生じやすくまた複雑な工程
を要する転写を用いないで、充分な厚さを持つハンプを
インナーリード先端に設けたTAB用テープキャリアを
製造することができる。
本発明によると、微細化された(例えばピッチ150μ
m以下の)インナーリードの先端にバンブを設けたTA
B用テープキャリアを製造することができる。
バンブの表面の部分だけを金またはパラジウム5 で構成するので、貴金属の材料費が少ない。また、金属
化合物の熱分解を利用するものでないので、高温の処理
を要しないから、ハンプ形成の工程でリード間の絶縁が
悪化することもない。
【図面の簡単な説明】
第1図は本発明のTAB用テープキャリアの製造方法の
一実施例における、銅めっき前のキャリアフィルムの一
部分の平面図、第2図は同実施例における、金めつき後
のキャリアフィルムの一部分の断面図、第3図は同実施
例において製造されたTAB用テープキャリアの一部分
の平面図、第4図はその断面図、第5図はテープキャリ
アに半導体素子を接合した後の断面図、第6図は一般的
なTAB用テープキャリアの構造を示す平面図である。 符号の説明 1−・−m−−−・−絶縁フィルム 2・−・・−−−−−−一銅箔 2 a−−−−−−−インナーリード部2b−・−一−
−−・−インナーリード先端部6 3−−−一・−デバイスホール 4−−−−一一一−パイロットホール 5−・−・−フォトレジスト 6−−−−−・−ゴムマスク 6 a−−−−−−ゴムマスク開口部 7−−−−−−一半導体素子 8−−−−−〜−−−封止レジン 21−−−−−−バンブ 22−−−−−−−−一銅めっき層 23−−−−−−一金めっき層

Claims (2)

    【特許請求の範囲】
  1. (1)銅または銅合金の箔で構成されるインナーリード
    部の先端部の、キャリアテープに貼付される面とは反対
    の面にバンプを設けたTAB用テープキャリアにおいて
    、 前記バンプは、前記箔上にめっきされた厚さ10ないし
    50μmの銅または銅合金の第1のめっき層と、前記第
    1のめっき層上にめっきされた0.1ないし5.0μm
    の金またはパラジウムの第2のめっき層より構成される
    ことを特徴とするTAB用テープキャリア。
  2. (2)銅または銅合金の箔で構成されるインナーリード
    部の先端部の、キャリアテープに貼付される面とは反対
    の面にバンプを設けたTAB用テープキャリアの製造方
    法において、 キャリアテープ上に貼付された銅または銅合金の箔上に
    、厚さ10ないし50μmのスポット状の銅または銅合
    金の第1のめっき層を形成し、前記スポット状の第1の
    めっき層を含んだ前記箔の上に厚さ0.1ないし5.0
    μmのリードパターンの形状の金またはパラジウムの第
    2のめっき層を形成し、 前記第2のめっき層をマスクとして前記箔の不要部を除
    去することを特徴とする、 TAB用テープキャリアの製造方法。
JP2005159A 1990-01-12 1990-01-12 Tab用テープキャリアの製造方法 Expired - Lifetime JP2705263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159A JP2705263B2 (ja) 1990-01-12 1990-01-12 Tab用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159A JP2705263B2 (ja) 1990-01-12 1990-01-12 Tab用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH03209841A true JPH03209841A (ja) 1991-09-12
JP2705263B2 JP2705263B2 (ja) 1998-01-28

Family

ID=11603474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159A Expired - Lifetime JP2705263B2 (ja) 1990-01-12 1990-01-12 Tab用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP2705263B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843357A1 (en) * 1996-11-19 1998-05-20 Texas Instruments Inc. Method of manufacturing a grid array semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015956A (ja) * 1983-07-06 1985-01-26 Matsushita Electric Ind Co Ltd 突起電極付リ−ドの製造方法
JPH0378235A (ja) * 1989-08-22 1991-04-03 Toshiba Corp リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015956A (ja) * 1983-07-06 1985-01-26 Matsushita Electric Ind Co Ltd 突起電極付リ−ドの製造方法
JPH0378235A (ja) * 1989-08-22 1991-04-03 Toshiba Corp リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843357A1 (en) * 1996-11-19 1998-05-20 Texas Instruments Inc. Method of manufacturing a grid array semiconductor package
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method

Also Published As

Publication number Publication date
JP2705263B2 (ja) 1998-01-28

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US4048438A (en) Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JP3003624B2 (ja) 半導体装置
US5679194A (en) Fabrication of leads on semiconductor connection components
JPH0357617B2 (ja)
KR0165883B1 (ko) 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JPH03209841A (ja) Tab用テープキャリアの製造方法
JPH01192125A (ja) 半導体装置の実装構造
JP2721580B2 (ja) 半導体装置の製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JPH10126056A (ja) プリント配線基板の製造方法
JP2850579B2 (ja) 半導体装置用フィルムキャリア
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP3021508B2 (ja) 導電突起の形成方法
JP3226010B2 (ja) 半導体装置用フィルムキャリアの製造方法
JP2962149B2 (ja) 転写用バンプ形成基板
JP2600669B2 (ja) 転写バンプ用金属突起
JPS6029228B2 (ja) 半導体素子接続用テ−プ
JPS62199022A (ja) 半導体装置の実装具
JPH0260228B2 (ja)
JP3077649B2 (ja) Tcp用テープを用いた半導体装置
US6700184B1 (en) Lead frame and semiconductor device having the same
JP3036300B2 (ja) Tabテープの製造方法と半導体装置の製造方法
JPS6230514B2 (ja)
JPH05166961A (ja) 半導体装置及びその実装方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 13