JPH07175545A - 基準電圧源回路 - Google Patents
基準電圧源回路Info
- Publication number
- JPH07175545A JPH07175545A JP32192293A JP32192293A JPH07175545A JP H07175545 A JPH07175545 A JP H07175545A JP 32192293 A JP32192293 A JP 32192293A JP 32192293 A JP32192293 A JP 32192293A JP H07175545 A JPH07175545 A JP H07175545A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current mirror
- current
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】トランジスタの電流増幅率依存性が小さい高精
度の基準電圧出力を得ることが可能になるバイポーラ型
の基準電圧源回路を提供する。 【構成】バンドギャップ型電圧源用の２個のトランジス
タＱ１、Ｑ２と、この２個のトランジスタにそれぞれ電
流を供給する第１のカレントミラー回路１１および第２
のカレントミラー回路１２と、この２個のカレントミラ
ー回路でそれぞれ折り返した電流を受ける第３のカレン
トミラー回路１３と、前記２個のカレントミラー回路の
電流の誤差分を第２のカレントミラー回路と第３のカレ
ントミラー回路との相互接続部から取り出し、この誤差
出力に応じてバンドギャップ型電圧源を負帰還制御する
負帰還回路１４とを具備することを特徴とする。
度の基準電圧出力を得ることが可能になるバイポーラ型
の基準電圧源回路を提供する。 【構成】バンドギャップ型電圧源用の２個のトランジス
タＱ１、Ｑ２と、この２個のトランジスタにそれぞれ電
流を供給する第１のカレントミラー回路１１および第２
のカレントミラー回路１２と、この２個のカレントミラ
ー回路でそれぞれ折り返した電流を受ける第３のカレン
トミラー回路１３と、前記２個のカレントミラー回路の
電流の誤差分を第２のカレントミラー回路と第３のカレ
ントミラー回路との相互接続部から取り出し、この誤差
出力に応じてバンドギャップ型電圧源を負帰還制御する
負帰還回路１４とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に形成
される基準電圧源回路、特に高精度の出力電圧が要求さ
れるバイポーラ型の基準電圧源回路に係り、自動車用、
家電用、産業用などの電子回路の電源に使用される。
される基準電圧源回路、特に高精度の出力電圧が要求さ
れるバイポーラ型の基準電圧源回路に係り、自動車用、
家電用、産業用などの電子回路の電源に使用される。
【０００２】
【従来の技術】図２は、バイポーラ型の基準電圧源回路
として従来から使用されているバンドギャップ型の電圧
源回路を示している。この電圧源回路において、２１は
入力電圧Ｖinが与えられる電圧入力ノード、２２は基準
電圧出力Ｖref1が得られる基準電圧出力ノード、ＧＮＤ
は接地電位ノードである。
として従来から使用されているバンドギャップ型の電圧
源回路を示している。この電圧源回路において、２１は
入力電圧Ｖinが与えられる電圧入力ノード、２２は基準
電圧出力Ｖref1が得られる基準電圧出力ノード、ＧＮＤ
は接地電位ノードである。
【０００３】上記電圧入力ノード２１と基準電圧出力ノ
ード２２との間には電流供給源回路２３が接続されてお
り、この電流供給源回路２３は例えば電流源あるいは電
圧源と抵抗素子（いずれも図示せず）とにより構成され
ている。
ード２２との間には電流供給源回路２３が接続されてお
り、この電流供給源回路２３は例えば電流源あるいは電
圧源と抵抗素子（いずれも図示せず）とにより構成され
ている。
【０００４】また、上記基準電圧出力ノード２２とＧＮ
Ｄとの間には、抵抗素子Ｒ２、第１のＮＰＮトランジス
タＱ１のコレクタ・エミッタ間および抵抗素子Ｒ１が直
列に接続されている。
Ｄとの間には、抵抗素子Ｒ２、第１のＮＰＮトランジス
タＱ１のコレクタ・エミッタ間および抵抗素子Ｒ１が直
列に接続されている。
【０００５】また、前記基準電圧出力ノード２２とＧＮ
Ｄとの間には、抵抗素子Ｒ３および第２のＮＰＮトラン
ジスタＱ２のコレクタ・エミッタ間が直列に接続されて
おり、このＮＰＮトランジスタＱ２は、コレクタ・ベー
ス相互が接続されており、前記第１のＮＰＮトランジス
タＱ１とベース相互が接続されている。
Ｄとの間には、抵抗素子Ｒ３および第２のＮＰＮトラン
ジスタＱ２のコレクタ・エミッタ間が直列に接続されて
おり、このＮＰＮトランジスタＱ２は、コレクタ・ベー
ス相互が接続されており、前記第１のＮＰＮトランジス
タＱ１とベース相互が接続されている。
【０００６】さらに、前記基準電圧出力ノード２２とＧ
ＮＤとの間には第３のＮＰＮトランジスタＱ３のコレク
タ・エミッタ間が接続されており、この第３のＮＰＮト
ランジスタＱ３のベースは前記第１のＮＰＮトランジス
タＱ１のコレクタに接続されている。
ＮＤとの間には第３のＮＰＮトランジスタＱ３のコレク
タ・エミッタ間が接続されており、この第３のＮＰＮト
ランジスタＱ３のベースは前記第１のＮＰＮトランジス
タＱ１のコレクタに接続されている。
【０００７】上記電圧源回路において、トランジスタＱ
１のコレクタ電流をＩC1、エミッタ面積をＡ1 、ベース
・エミッタ間順方向電圧をＶBE1 、トランジスタＱ２の
コレクタ電流をＩC2、エミッタ面積をＡ2 、ベース・エ
ミッタ間順方向電圧をＶBE2で表わすものとする。
１のコレクタ電流をＩC1、エミッタ面積をＡ1 、ベース
・エミッタ間順方向電圧をＶBE1 、トランジスタＱ２の
コレクタ電流をＩC2、エミッタ面積をＡ2 、ベース・エ
ミッタ間順方向電圧をＶBE2で表わすものとする。
【０００８】上記コレクタ電流ＩC1とＩC2とが等しい時
にエミッタ面積Ａ1 とＡ2 との比（Ａ1 ／Ａ2 ）によっ
て生じるベース・エミッタ間順方向電圧ＶBE1 とＶBE2
との差電圧ΔＶBEを用いて基準電圧出力Ｖref1を表わす
と、次式で表わされる。
にエミッタ面積Ａ1 とＡ2 との比（Ａ1 ／Ａ2 ）によっ
て生じるベース・エミッタ間順方向電圧ＶBE1 とＶBE2
との差電圧ΔＶBEを用いて基準電圧出力Ｖref1を表わす
と、次式で表わされる。
【０００９】 Ｖref1＝ＶBE1 ＋（ΔＶBE・Ｒ２／Ｒ１） …（１） 上式（１）において、ΔＶBEの温度係数はＡ1 ＞Ａ2 の
条件下で正となり、ＶBE1 は負の温度係数を有するの
で、Ｖref1の温度係数はＲ２／Ｒ１を適切に選ぶことに
より零にすることができる。
条件下で正となり、ＶBE1 は負の温度係数を有するの
で、Ｖref1の温度係数はＲ２／Ｒ１を適切に選ぶことに
より零にすることができる。
【００１０】また、上記電圧源回路において、基準電圧
出力Ｖref1が変動すると、この変動分に応じてトランジ
スタＱ３のコレクタ電流ＩC3が変化することにより、基
準電圧出力Ｖref1が一定となるように負帰還制御が行わ
れる。
出力Ｖref1が変動すると、この変動分に応じてトランジ
スタＱ３のコレクタ電流ＩC3が変化することにより、基
準電圧出力Ｖref1が一定となるように負帰還制御が行わ
れる。
【００１１】しかし、前式（１）はトランジスタＱ２の
コレクタ電流ＩC2と抵抗素子Ｒ３に流れる電流とが等し
いという条件下で成立しているが、実際には、抵抗素子
Ｒ３に流れる電流はトランジスタＱ２のコレクタ電流Ｉ
C2よりもトランジスタＱ１のベース電流ＩB1およびトラ
ンジスタＱ２のベース電流ＩB2の分だけ多い。
コレクタ電流ＩC2と抵抗素子Ｒ３に流れる電流とが等し
いという条件下で成立しているが、実際には、抵抗素子
Ｒ３に流れる電流はトランジスタＱ２のコレクタ電流Ｉ
C2よりもトランジスタＱ１のベース電流ＩB1およびトラ
ンジスタＱ２のベース電流ＩB2の分だけ多い。
【００１２】従って、ＩB1＝ＩB2＝ΔＶBE／β・Ｒ１
（βはトランジスタＱ１およびトランジスタＱ２の電流
増幅率）とすると、前式（１）の基準電圧出力Ｖref1は
次式で表わされる。
（βはトランジスタＱ１およびトランジスタＱ２の電流
増幅率）とすると、前式（１）の基準電圧出力Ｖref1は
次式で表わされる。
【００１３】 Ｖref1＝ＶBE1 ＋（ΔＶBE・Ｒ２／Ｒ１）＋（２・ΔＶBE・Ｒ２／β・Ｒ１） …（２） つまり、上式（２）は前式（１）よりも２・ΔＶBE・Ｒ
２／β・Ｒ１だけ大きくなっており、その分だけ基準電
圧出力Ｖref1に誤差が含まれている。
２／β・Ｒ１だけ大きくなっており、その分だけ基準電
圧出力Ｖref1に誤差が含まれている。
【００１４】しかも、前記電流増幅率βは集積回路の製
造上のばらつきにより変化するので、上記したように基
準電圧出力Ｖref1が電流増幅率βにより変化するように
なり、高精度の電圧源回路を実現することが困難であ
る。
造上のばらつきにより変化するので、上記したように基
準電圧出力Ｖref1が電流増幅率βにより変化するように
なり、高精度の電圧源回路を実現することが困難であ
る。
【００１５】
【発明が解決しようとする課題】上記したように従来の
基準電圧源回路は、基準電圧出力Ｖref1がトランジスタ
の電流増幅率βにより変化し、高精度の出力を得ること
が困難であるという問題があった。
基準電圧源回路は、基準電圧出力Ｖref1がトランジスタ
の電流増幅率βにより変化し、高精度の出力を得ること
が困難であるという問題があった。
【００１６】本発明は上記の問題点を解決すべくなされ
たもので、トランジスタの電流増幅率依存性が小さい高
精度の基準電圧出力を得ることが可能になる基準電圧源
回路を提供することを目的とする。
たもので、トランジスタの電流増幅率依存性が小さい高
精度の基準電圧出力を得ることが可能になる基準電圧源
回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の基準電圧源回路
は、各ベースが共通に接続されたバンドギャップ型電圧
源用の第１のトランジスタおよび第２のトランジスタ
と、この２個のトランジスタにそれぞれ電流を供給する
第１のカレントミラー回路および第２のカレントミラー
回路と、この２個のカレントミラー回路でそれぞれ折り
返した電流を受ける第３のカレントミラー回路と、前記
２個のカレントミラー回路の電流の誤差分を第２のカレ
ントミラー回路と第３のカレントミラー回路との相互接
続部から取り出し、この誤差出力に応じてバンドギャッ
プ型電圧源を負帰還制御する負帰還回路とを具備するこ
とを特徴とする。
は、各ベースが共通に接続されたバンドギャップ型電圧
源用の第１のトランジスタおよび第２のトランジスタ
と、この２個のトランジスタにそれぞれ電流を供給する
第１のカレントミラー回路および第２のカレントミラー
回路と、この２個のカレントミラー回路でそれぞれ折り
返した電流を受ける第３のカレントミラー回路と、前記
２個のカレントミラー回路の電流の誤差分を第２のカレ
ントミラー回路と第３のカレントミラー回路との相互接
続部から取り出し、この誤差出力に応じてバンドギャッ
プ型電圧源を負帰還制御する負帰還回路とを具備するこ
とを特徴とする。
【００１８】
【作用】バンドギャップ型電圧源用の２個のトランジス
タに第１のカレントミラー回路および第２のカレントミ
ラー回路からそれぞれ電流を供給し、この２個のカレン
トミラー回路でそれぞれ折り返した電流を第３のカレン
トミラー回路で受け、前記２個のカレントミラー回路の
電流の誤差分を第２のカレントミラー回路と第３のカレ
ントミラー回路との相互接続部から取り出し、この誤差
出力に応じて負帰還回路によりバンドギャップ型電圧源
を負帰還制御する。
タに第１のカレントミラー回路および第２のカレントミ
ラー回路からそれぞれ電流を供給し、この２個のカレン
トミラー回路でそれぞれ折り返した電流を第３のカレン
トミラー回路で受け、前記２個のカレントミラー回路の
電流の誤差分を第２のカレントミラー回路と第３のカレ
ントミラー回路との相互接続部から取り出し、この誤差
出力に応じて負帰還回路によりバンドギャップ型電圧源
を負帰還制御する。
【００１９】これにより、バンドギャップ型電圧源用の
２個のトランジスタのベース共通接続ノードから、トラ
ンジスタの電流増幅率依存性が小さい高精度の基準電圧
出力を得ることが可能になる。
２個のトランジスタのベース共通接続ノードから、トラ
ンジスタの電流増幅率依存性が小さい高精度の基準電圧
出力を得ることが可能になる。
【００２０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、半導体集積回路に形成された本発
明の第１実施例に係る基準電圧源回路を示している。
に説明する。図１は、半導体集積回路に形成された本発
明の第１実施例に係る基準電圧源回路を示している。
【００２１】図１において、バンドギャップ型電圧源１
０は、各ベースが共通に接続されたバンドギャップ型電
圧源用のＮＰＮ型の第１のトランジスタＱ１および第２
のトランジスタＱ２を有する。本例では、上記２個のト
ランジスタの各エミッタ間に第１の抵抗素子Ｒ１が接続
され、上記第２のトランジスタＱ２のエミッタと接地電
位ノードＧＮＤとの間に第２の抵抗素子Ｒ２が接続され
ている。
０は、各ベースが共通に接続されたバンドギャップ型電
圧源用のＮＰＮ型の第１のトランジスタＱ１および第２
のトランジスタＱ２を有する。本例では、上記２個のト
ランジスタの各エミッタ間に第１の抵抗素子Ｒ１が接続
され、上記第２のトランジスタＱ２のエミッタと接地電
位ノードＧＮＤとの間に第２の抵抗素子Ｒ２が接続され
ている。
【００２２】第１のカレントミラー回路１１は、上記２
個のトランジスタＱ１、Ｑ２とは逆極性を有するＰＮＰ
型の第３のトランジスタＱ３および第４のトランジスタ
Ｑ４がカレントミラー接続され、入力電圧Ｖinが与えら
れる電圧入力ノード２１と前記第１のトランジスタＱ１
のコレクタとの間で上記第３のトランジスタＱ３に第１
のトランジスタＱ１と同じコレクタ電流が流れるように
接続されている。
個のトランジスタＱ１、Ｑ２とは逆極性を有するＰＮＰ
型の第３のトランジスタＱ３および第４のトランジスタ
Ｑ４がカレントミラー接続され、入力電圧Ｖinが与えら
れる電圧入力ノード２１と前記第１のトランジスタＱ１
のコレクタとの間で上記第３のトランジスタＱ３に第１
のトランジスタＱ１と同じコレクタ電流が流れるように
接続されている。
【００２３】本例では、前記電圧入力ノード２１と第１
のトランジスタＱ１のコレクタとの間に、第３の抵抗素
子Ｒ３およびベース・コレクタ相互が接続された第３の
トランジスタＱ３のエミッタ・コレクタ間が直列に接続
されており、前記電圧入力ノード２１と第４のトランジ
スタＱ４のエミッタとの間に第４の抵抗素子Ｒ４が挿入
接続されている。
のトランジスタＱ１のコレクタとの間に、第３の抵抗素
子Ｒ３およびベース・コレクタ相互が接続された第３の
トランジスタＱ３のエミッタ・コレクタ間が直列に接続
されており、前記電圧入力ノード２１と第４のトランジ
スタＱ４のエミッタとの間に第４の抵抗素子Ｒ４が挿入
接続されている。
【００２４】第２のカレントミラー回路１２は、前記第
３のトランジスタＱ３および第４のトランジスタＱ４と
同じ極性を有するＰＮＰ型の第５のトランジスタＱ５お
よび第６のトランジスタＱ６がカレントミラー接続さ
れ、前記電圧入力ノード２１と前記第２のトランジスタ
Ｑ２のコレクタとの間で上記第５のトランジスタＱ５に
第２のトランジスタＱ２と同じコレクタ電流が流れるよ
うに接続されている。
３のトランジスタＱ３および第４のトランジスタＱ４と
同じ極性を有するＰＮＰ型の第５のトランジスタＱ５お
よび第６のトランジスタＱ６がカレントミラー接続さ
れ、前記電圧入力ノード２１と前記第２のトランジスタ
Ｑ２のコレクタとの間で上記第５のトランジスタＱ５に
第２のトランジスタＱ２と同じコレクタ電流が流れるよ
うに接続されている。
【００２５】本例では、前記電圧入力ノード２１と第２
のトランジスタＱ２のコレクタとの間に、第５の抵抗素
子Ｒ５およびベース・コレクタ相互が接続された第５の
トランジスタＱ５のエミッタ・コレクタ間が直列に接続
されており、前記電圧入力ノード２１と第６のトランジ
スタＱ６のエミッタとの間に第６の抵抗素子Ｒ６が挿入
接続されている。
のトランジスタＱ２のコレクタとの間に、第５の抵抗素
子Ｒ５およびベース・コレクタ相互が接続された第５の
トランジスタＱ５のエミッタ・コレクタ間が直列に接続
されており、前記電圧入力ノード２１と第６のトランジ
スタＱ６のエミッタとの間に第６の抵抗素子Ｒ６が挿入
接続されている。
【００２６】第３のカレントミラー回路１３は、前記第
１のトランジスタＱ１および第２のトランジスタＱ２と
同じ極性を有するＮＰＮ型の第７のトランジスタＱ７お
よび第８のトランジスタＱ８がカレントミラー接続さ
れ、上記第７のトランジスタＱ７は前記第４のトランジ
スタＱ４のコレクタとＧＮＤとの間で上記第４のトラン
ジスタＱ４と同じコレクタ電流が流れるように接続さ
れ、上記第８のトランジスタＱ８は前記第６のトランジ
スタＱ６のコレクタとＧＮＤとの間で上記第６のトラン
ジスタＱ６と同じコレクタ電流が流れるように接続され
ている。
１のトランジスタＱ１および第２のトランジスタＱ２と
同じ極性を有するＮＰＮ型の第７のトランジスタＱ７お
よび第８のトランジスタＱ８がカレントミラー接続さ
れ、上記第７のトランジスタＱ７は前記第４のトランジ
スタＱ４のコレクタとＧＮＤとの間で上記第４のトラン
ジスタＱ４と同じコレクタ電流が流れるように接続さ
れ、上記第８のトランジスタＱ８は前記第６のトランジ
スタＱ６のコレクタとＧＮＤとの間で上記第６のトラン
ジスタＱ６と同じコレクタ電流が流れるように接続され
ている。
【００２７】本例では、前記前記第４のトランジスタＱ
４のコレクタとＧＮＤとの間に第７のトランジスタＱ７
のコレクタ・エミッタ間および第７の抵抗素子Ｒ７が直
列に接続されており、前記第６のトランジスタのコレク
タＱ６とＧＮＤとの間に第８のトランジスタＱ８のコレ
クタ・エミッタ間および第８の抵抗素子Ｒ８が直列に接
続されている。
４のコレクタとＧＮＤとの間に第７のトランジスタＱ７
のコレクタ・エミッタ間および第７の抵抗素子Ｒ７が直
列に接続されており、前記第６のトランジスタのコレク
タＱ６とＧＮＤとの間に第８のトランジスタＱ８のコレ
クタ・エミッタ間および第８の抵抗素子Ｒ８が直列に接
続されている。
【００２８】負帰還回路１４は、前記第２のカレントミ
ラー回路１２と第３のカレントミラー回路１３との相互
接続部に入力電流ノードが接続され、出力電流により前
記バンドギャップ型電圧源用の第１のトランジスタＱ１
および第２のトランジスタＱ２のベース電流を負帰還制
御するものであり、上記第１のトランジスタＱ１および
第２のトランジスタＱ２の各ベースは基準電圧出力ノー
ド２２に共通に接続されている。
ラー回路１２と第３のカレントミラー回路１３との相互
接続部に入力電流ノードが接続され、出力電流により前
記バンドギャップ型電圧源用の第１のトランジスタＱ１
および第２のトランジスタＱ２のベース電流を負帰還制
御するものであり、上記第１のトランジスタＱ１および
第２のトランジスタＱ２の各ベースは基準電圧出力ノー
ド２２に共通に接続されている。
【００２９】本例では、上記負帰還回路１４は、前記第
１のトランジスタＱ１および第２のトランジスタＱ２と
同じ極性を有し、ダーリントン接続されたＮＰＮ型の第
９のトランジスタＱ９および第１０のトランジスタＱ１
０と、上記第９のトランジスタＱ９のエミッタおよび第
１０のトランジスタＱ１０のベースの接続ノードとＧＮ
Ｄとの間に接続された第９の抵抗素子Ｒ９と、前記電圧
入力ノード２１と上記第９のトランジスタＱ９および第
１０のトランジスタＱ１０のコレクタ共通接続ノードと
の間に接続された電流源回路２３と、上記第９のトラン
ジスタＱ９および第１０のトランジスタＱ１０のコレク
タ共通接続ノードとＧＮＤとの間で互いに直列に接続さ
れた第１０の抵抗素子Ｒ１０および第１１の抵抗素子Ｒ
１１とを具備する。そして、上記第９のトランジスタＱ
９のベースは前記第２のカレントミラー回路１２と第３
のカレントミラー回路１３との相互接続部に接続され、
第１０のトランジスタＱ１０のエミッタはＧＮＤに接続
され、上記第１０の抵抗素子Ｒ１０と第１１の抵抗素子
Ｒ１１との相互接続部は前記基準電圧出力ノード２２に
接続されている。
１のトランジスタＱ１および第２のトランジスタＱ２と
同じ極性を有し、ダーリントン接続されたＮＰＮ型の第
９のトランジスタＱ９および第１０のトランジスタＱ１
０と、上記第９のトランジスタＱ９のエミッタおよび第
１０のトランジスタＱ１０のベースの接続ノードとＧＮ
Ｄとの間に接続された第９の抵抗素子Ｒ９と、前記電圧
入力ノード２１と上記第９のトランジスタＱ９および第
１０のトランジスタＱ１０のコレクタ共通接続ノードと
の間に接続された電流源回路２３と、上記第９のトラン
ジスタＱ９および第１０のトランジスタＱ１０のコレク
タ共通接続ノードとＧＮＤとの間で互いに直列に接続さ
れた第１０の抵抗素子Ｒ１０および第１１の抵抗素子Ｒ
１１とを具備する。そして、上記第９のトランジスタＱ
９のベースは前記第２のカレントミラー回路１２と第３
のカレントミラー回路１３との相互接続部に接続され、
第１０のトランジスタＱ１０のエミッタはＧＮＤに接続
され、上記第１０の抵抗素子Ｒ１０と第１１の抵抗素子
Ｒ１１との相互接続部は前記基準電圧出力ノード２２に
接続されている。
【００３０】さらに、前記第７のトランジスタＱ７のコ
レクタ・ベースはバンドギャップ型電圧源用の第１のト
ランジスタＱ１と同じ極性を有するＮＰＮ型の第１１の
トランジスタＱ１１のベース・エミッタ間を介して接続
されており、この第１１のトランジスタＱ１１のエミッ
タは第１２の抵抗素子Ｒ１２を介してＧＮＤに接続され
ており、そのコレクタは前記電圧入力ノード２１に接続
されている。
レクタ・ベースはバンドギャップ型電圧源用の第１のト
ランジスタＱ１と同じ極性を有するＮＰＮ型の第１１の
トランジスタＱ１１のベース・エミッタ間を介して接続
されており、この第１１のトランジスタＱ１１のエミッ
タは第１２の抵抗素子Ｒ１２を介してＧＮＤに接続され
ており、そのコレクタは前記電圧入力ノード２１に接続
されている。
【００３１】上記バンドギャップ型電圧源用の２個のト
ランジスタＱ１、Ｑ２にそれぞれ電流を供給する第１の
カレントミラー回路１１および第２のカレントミラー回
路１２と、この２個のカレントミラー回路でそれぞれ折
り返した電流を受ける第３のカレントミラー回路１３
と、前記２個のカレントミラー回路の電流の誤差分を第
２のカレントミラー回路１２と第３のカレントミラー回
路１３との相互接続部から取り出し、この誤差出力に応
じてバンドギャップ型電圧源を負帰還制御する負帰還回
路１４は、全体として負帰還増幅回路を形成している。
ランジスタＱ１、Ｑ２にそれぞれ電流を供給する第１の
カレントミラー回路１１および第２のカレントミラー回
路１２と、この２個のカレントミラー回路でそれぞれ折
り返した電流を受ける第３のカレントミラー回路１３
と、前記２個のカレントミラー回路の電流の誤差分を第
２のカレントミラー回路１２と第３のカレントミラー回
路１３との相互接続部から取り出し、この誤差出力に応
じてバンドギャップ型電圧源を負帰還制御する負帰還回
路１４は、全体として負帰還増幅回路を形成している。
【００３２】次に、上記実施例の基準電圧源回路の動作
を説明する。トランジスタＱ１のコレクタ電流をＩC1、
エミッタ面積をＡ1 、ベース・エミッタ間順方向電圧を
ＶBE1 、トランジスタＱ２のコレクタ電流をＩC2、エミ
ッタ面積をＡ2 、ベース・エミッタ間順方向電圧をＶBE
2 、抵抗素子Ｒ１、Ｒ２の抵抗値をそれぞれR1、R2で表
わすものとする。
を説明する。トランジスタＱ１のコレクタ電流をＩC1、
エミッタ面積をＡ1 、ベース・エミッタ間順方向電圧を
ＶBE1 、トランジスタＱ２のコレクタ電流をＩC2、エミ
ッタ面積をＡ2 、ベース・エミッタ間順方向電圧をＶBE
2 、抵抗素子Ｒ１、Ｒ２の抵抗値をそれぞれR1、R2で表
わすものとする。
【００３３】上記コレクタ電流ＩC1とＩC2とが等しくな
るように設定しておけば、エミッタ面積Ａ1 とＡ2 との
比（Ａ1 ／Ａ2 ）によって生じるベース・エミッタ間順
方向電圧ＶBE2 とＶBE1 との差電圧ΔＶBEを用いて基準
電圧出力Ｖref2を表わすと、次式で表わされる。
るように設定しておけば、エミッタ面積Ａ1 とＡ2 との
比（Ａ1 ／Ａ2 ）によって生じるベース・エミッタ間順
方向電圧ＶBE2 とＶBE1 との差電圧ΔＶBEを用いて基準
電圧出力Ｖref2を表わすと、次式で表わされる。
【００３４】 Ｖref2＝ＶBE2 ＋２・R2（ΔＶBE／R1） …（３） 一方、第１のカレントミラー回路１１におけるトランジ
スタＱ３のコレクタ電流ＩC3とトランジスタＱ４のコレ
クタ電流ＩC4とが等しく、第２のカレントミラー回路１
２におけるトランジスタＱ５のコレクタ電流ＩC5とトラ
ンジスタＱ６のコレクタ電流ＩC6とが等しい、つまり、 ＩC3＝ＩC4 …（４） ＩC5＝ＩC6 …（５） であるので、トランジスタＱ３〜Ｑ６の電流増幅率をそ
れぞれβとすると、前記コレクタ電流ＩC1およびＩC2
は、実際にはそれぞれ次式で表わされる。
スタＱ３のコレクタ電流ＩC3とトランジスタＱ４のコレ
クタ電流ＩC4とが等しく、第２のカレントミラー回路１
２におけるトランジスタＱ５のコレクタ電流ＩC5とトラ
ンジスタＱ６のコレクタ電流ＩC6とが等しい、つまり、 ＩC3＝ＩC4 …（４） ＩC5＝ＩC6 …（５） であるので、トランジスタＱ３〜Ｑ６の電流増幅率をそ
れぞれβとすると、前記コレクタ電流ＩC1およびＩC2
は、実際にはそれぞれ次式で表わされる。
【００３５】 ＩC1＝ＩC3｛１＋（２／β）｝ …（６） ＩC2＝ＩC5｛１＋（２／β）｝ …（７） また、前記コレクタ電流ＩC4は、トランジスタＱ７のコ
レクタ電流ＩC7とトランジスタＱ１１のベース電流ＩB1
1 との和であり、前記コレクタ電流ＩC6は、トランジス
タＱ８のコレクタ電流ＩC8とトランジスタＱ９のベース
電流ＩB9との和である、つまり、 ＩC4＝ＩC7＋ＩB11 ＝ＩC3 ＩC6＝ＩC8＋ＩB9＝ＩC5 であるので、上式（６）、（７）はそれぞれ次式で表わ
される。
レクタ電流ＩC7とトランジスタＱ１１のベース電流ＩB1
1 との和であり、前記コレクタ電流ＩC6は、トランジス
タＱ８のコレクタ電流ＩC8とトランジスタＱ９のベース
電流ＩB9との和である、つまり、 ＩC4＝ＩC7＋ＩB11 ＝ＩC3 ＩC6＝ＩC8＋ＩB9＝ＩC5 であるので、上式（６）、（７）はそれぞれ次式で表わ
される。
【００３６】 ＩC1＝（ＩC7＋ＩB11 ）｛１＋（２／β）｝ …（８） ＩC2＝（ＩC8＋ＩB9）｛１＋（２／β）｝ …（９） 上式（８）、（９）において、第３のカレントミラー回
路１３におけるトランジスタＱ７のコレクタ電流ＩC7と
トランジスタＱ８のコレクタ電流ＩC8とは等しい、つま
り、 ＩC7＝ＩC8 であるので、 ＩB9 ＝（１／β）（ＶBE10／R9） …（１０） ＩB11 ＝｛（１／β）（ＶBE7 ＋ＩC7・R7）／R12 ｝＋（２／β2 ）ＩC7 ＝（１／β）［｛（ＶBE7 ＋ＩC7・R7）／R12 ｝＋（２／β）ＩC7］ …（１１） となる。
路１３におけるトランジスタＱ７のコレクタ電流ＩC7と
トランジスタＱ８のコレクタ電流ＩC8とは等しい、つま
り、 ＩC7＝ＩC8 であるので、 ＩB9 ＝（１／β）（ＶBE10／R9） …（１０） ＩB11 ＝｛（１／β）（ＶBE7 ＋ＩC7・R7）／R12 ｝＋（２／β2 ）ＩC7 ＝（１／β）［｛（ＶBE7 ＋ＩC7・R7）／R12 ｝＋（２／β）ＩC7］ …（１１） となる。
【００３７】ここで、ＶBE7 はトランジスタＱ７のベー
ス・エミッタ間順方向電圧、ＶBE10はトランジスタＱ１
０のベース・エミッタ間順方向電圧、R7、R9、R12 は、
抵抗素子Ｒ７、Ｒ９、Ｒ１２の抵抗値である。
ス・エミッタ間順方向電圧、ＶBE10はトランジスタＱ１
０のベース・エミッタ間順方向電圧、R7、R9、R12 は、
抵抗素子Ｒ７、Ｒ９、Ｒ１２の抵抗値である。
【００３８】また、前式（１０）と前式（１１）の第１
項とは、R9とR12 との比を適切に選択することにより等
しく設定できるので、式（１１）は次式のように変形で
きる。
項とは、R9とR12 との比を適切に選択することにより等
しく設定できるので、式（１１）は次式のように変形で
きる。
【００３９】 ＩB11 ＝ＩB9 ＋（２／β2 ）ＩC7 ＩB9 ＝ＩB11 −（２／β2 ）ＩC7 …（１２） さらに、上式（１２）を前式（９）に代入すると、 ＩC2 ＝（ＩC8＋ＩB11 ）｛１＋（２／β）｝ −（２／β2 ）｛１＋（２／β）｝ＩC7 …（１３） となり、上式（１３）に前式（８）を代入すると、 ＩC2 ＝ＩC1−（２／β2 ）｛１＋（２／β）｝ＩC7 …（１４） が得られる。
【００４０】つまり、実際には、ＩC2はＩC1よりも上式
（１４）の第２項分だけ少なく流れており、前式（３）
の基準電圧出力Ｖref2は次式で表わされる。 Ｖref2＝ＶBE2 ＋２・R2（ΔＶBE／R1） −（２／β2 ）｛１＋（２／β）｝ＩC7 …（１５） 上式（１５）において、第３項は、従来例の基準電圧源
回路における基準電圧出力Ｖref1を表わす式（２）中の
第３項（２・ΔＶBE・Ｒ２／β・Ｒ１）と比べて極めて
小さく、ΔＶBEの温度係数はＡ1 ＞Ａ2 の条件下で正と
なり、ＶBE2 は負の温度係数を有するので、Ｖref2の温
度係数はR2／R1を適切に選ぶことにより零にすることが
できる。
（１４）の第２項分だけ少なく流れており、前式（３）
の基準電圧出力Ｖref2は次式で表わされる。 Ｖref2＝ＶBE2 ＋２・R2（ΔＶBE／R1） −（２／β2 ）｛１＋（２／β）｝ＩC7 …（１５） 上式（１５）において、第３項は、従来例の基準電圧源
回路における基準電圧出力Ｖref1を表わす式（２）中の
第３項（２・ΔＶBE・Ｒ２／β・Ｒ１）と比べて極めて
小さく、ΔＶBEの温度係数はＡ1 ＞Ａ2 の条件下で正と
なり、ＶBE2 は負の温度係数を有するので、Ｖref2の温
度係数はR2／R1を適切に選ぶことにより零にすることが
できる。
【００４１】つまり、上記実施例の基準電圧源回路によ
れば、式（１０）、（１１）中に含まれるR9とR12 との
比を適切に選択することにより、基準電圧出力Ｖref2の
β依存性が従来例の基準電圧源回路と比べて１／βのオ
ーダーに小さくなり、高精度の基準電圧出力Ｖref2を得
ることが可能になる。
れば、式（１０）、（１１）中に含まれるR9とR12 との
比を適切に選択することにより、基準電圧出力Ｖref2の
β依存性が従来例の基準電圧源回路と比べて１／βのオ
ーダーに小さくなり、高精度の基準電圧出力Ｖref2を得
ることが可能になる。
【００４２】なお、上記実施例においては、バンドギャ
ップ型電圧源用の第２のトランジスタのコレクタＱ２と
ＧＮＤとの間に負帰還回路１４の第９のトランジスタＱ
９のベース・エミッタ間および第１０のトランジスタＱ
１０のベース・エミッタ間が直列に接続されており、第
２のトランジスタＱ２のコレクタ電位は、２・ＶBE（Ｖ
BEはＮＰＮ型トランジスタＱ９、Ｑ１０のベース・エミ
ッタ間電圧）になっている。そこで、これと対称的に、
前記第７のトランジスタＱ７のコレクタ・ベースは上記
第９のトランジスタＱ９と同じ極性を有するＮＰＮ型の
第１１のトランジスタＱ１１のベース・エミッタ間を介
して接続している。
ップ型電圧源用の第２のトランジスタのコレクタＱ２と
ＧＮＤとの間に負帰還回路１４の第９のトランジスタＱ
９のベース・エミッタ間および第１０のトランジスタＱ
１０のベース・エミッタ間が直列に接続されており、第
２のトランジスタＱ２のコレクタ電位は、２・ＶBE（Ｖ
BEはＮＰＮ型トランジスタＱ９、Ｑ１０のベース・エミ
ッタ間電圧）になっている。そこで、これと対称的に、
前記第７のトランジスタＱ７のコレクタ・ベースは上記
第９のトランジスタＱ９と同じ極性を有するＮＰＮ型の
第１１のトランジスタＱ１１のベース・エミッタ間を介
して接続している。
【００４３】これにより、第１１のトランジスタＱ１１
による第３のカレントミラー回路１３に対するベース電
流補正作用が得られると共に、第１のトランジスタＱ１
のコレクタ電位も２・ＶBEになっており、前記第４のト
ランジスタＱ４および第６のトランジスタＱ６の各コレ
クタ電位が等しくなるように設定されるので、第４のト
ランジスタＱ４および第６のトランジスタＱ６のアーリ
ー効果を打ち消すことが可能になっている。
による第３のカレントミラー回路１３に対するベース電
流補正作用が得られると共に、第１のトランジスタＱ１
のコレクタ電位も２・ＶBEになっており、前記第４のト
ランジスタＱ４および第６のトランジスタＱ６の各コレ
クタ電位が等しくなるように設定されるので、第４のト
ランジスタＱ４および第６のトランジスタＱ６のアーリ
ー効果を打ち消すことが可能になっている。
【００４４】なお、負帰還回路１４の具体的な構成を変
更することによってカレントミラー回路１３の第８のト
ランジスタＱ８のコレクタ電位がＶBEになる場合には、
第１１のトランジスタＱ１１を省略し、第７のトランジ
スタＱ７のコレクタ・ベース相互を直接に接続するよう
に変更すれば、前記第４のトランジスタＱ４および第６
のトランジスタＱ６の各コレクタ電位が等しくなるよう
に設定することが可能になる。
更することによってカレントミラー回路１３の第８のト
ランジスタＱ８のコレクタ電位がＶBEになる場合には、
第１１のトランジスタＱ１１を省略し、第７のトランジ
スタＱ７のコレクタ・ベース相互を直接に接続するよう
に変更すれば、前記第４のトランジスタＱ４および第６
のトランジスタＱ６の各コレクタ電位が等しくなるよう
に設定することが可能になる。
【００４５】また、上記実施例においては、第７の抵抗
素子Ｒ７および第８の抵抗素子Ｒ８の各抵抗値を等しく
設定し、バンドギャップ型電圧源用のＱ１およびＱ２の
各エミッタ面積を異ならせている（Ｑ１およびＱ２の各
電流密度を異ならせている）場合を示したが、バンドギ
ャップ型電圧源用のＱ１およびＱ２のエミッタ面積比を
等しく設定した場合には、第７の抵抗素子Ｒ７および第
８の抵抗素子Ｒ８の各抵抗値を異ならせることにより、
Ｑ１およびＱ２の各電流密度を異ならせることが可能に
なる。
素子Ｒ７および第８の抵抗素子Ｒ８の各抵抗値を等しく
設定し、バンドギャップ型電圧源用のＱ１およびＱ２の
各エミッタ面積を異ならせている（Ｑ１およびＱ２の各
電流密度を異ならせている）場合を示したが、バンドギ
ャップ型電圧源用のＱ１およびＱ２のエミッタ面積比を
等しく設定した場合には、第７の抵抗素子Ｒ７および第
８の抵抗素子Ｒ８の各抵抗値を異ならせることにより、
Ｑ１およびＱ２の各電流密度を異ならせることが可能に
なる。
【００４６】
【発明の効果】上述したように本発明のバイポーラ型の
基準電圧源回路によれば、トランジスタの電流増幅率依
存性が小さい高精度の基準電圧出力を得ることができ
る。
基準電圧源回路によれば、トランジスタの電流増幅率依
存性が小さい高精度の基準電圧出力を得ることができ
る。
【図１】本発明の第１実施例に係る基準電圧源回路を示
す回路図。
す回路図。
【図２】従来の基準電圧源回路を示す回路図。
１１…第１のカレントミラー回路、１２…第２のカレン
トミラー回路、１３…第３のカレントミラー回路、１４
…負帰還回路、２１…電圧入力ノード、２２…基準電圧
出力ノード、２３…電流源回路、Ｑ１、Ｑ２…バンドギ
ャップ型電圧源用の２個のトランジスタ、Ｑ３〜Ｑ１１
…トランジスタ、Ｒ１〜Ｒ１２…抵抗素子。
トミラー回路、１３…第３のカレントミラー回路、１４
…負帰還回路、２１…電圧入力ノード、２２…基準電圧
出力ノード、２３…電流源回路、Ｑ１、Ｑ２…バンドギ
ャップ型電圧源用の２個のトランジスタ、Ｑ３〜Ｑ１１
…トランジスタ、Ｒ１〜Ｒ１２…抵抗素子。
Claims (3)
- 【請求項１】 各ベースが共通に接続されたバンドギャ
ップ型電圧源用の第１のトランジスタおよび第２のトラ
ンジスタと、 この２個のトランジスタにそれぞれ電流を供給する第１
のカレントミラー回路および第２のカレントミラー回路
と、 この２個のカレントミラー回路でそれぞれ折り返した電
流を受ける第３のカレントミラー回路と、 前記第１のカレントミラー回路および第２のカレントミ
ラー回路の電流の誤差分を第２のカレントミラー回路と
第３のカレントミラー回路との相互接続部から取り出
し、この誤差出力に応じてバンドギャップ型電圧源を負
帰還制御する負帰還回路とを具備することを特徴とする
基準電圧源回路。 - 【請求項２】 各ベースが共通に接続されたバンドギャ
ップ型電圧源用の第１のトランジスタおよび第２のトラ
ンジスタと、 上記２個のトランジスタとは逆極性を有する第３のトラ
ンジスタおよび第４のトランジスタがカレントミラー接
続され、入力電圧が与えられる第１のノードと前記第１
のトランジスタのコレクタとの間で上記第３のトランジ
スタに第１のトランジスタと同じコレクタ電流が流れる
ように接続された第１のカレントミラー回路と、 上記第３のトランジスタおよび第４のトランジスタと同
じ極性を有する第５のトランジスタおよび第６のトラン
ジスタがカレントミラー接続され、前記電圧入力ノード
と前記第２のトランジスタのコレクタとの間で上記第５
のトランジスタに第２のトランジスタと同じコレクタ電
流が流れるように接続された第２のカレントミラー回路
と、 前記第１のトランジスタおよび第２のトランジスタと同
じ極性を有する第７のトランジスタおよび第８のトラン
ジスタがカレントミラー接続され、上記第７のトランジ
スタは前記第４のトランジスタのコレクタと基準電位が
与えられる第２のノードとの間で上記第４のトランジス
タと同じコレクタ電流が流れるように接続され、上記第
８のトランジスタは前記第６のトランジスタのコレクタ
と前記第２のノードとの間で上記第６のトランジスタと
同じコレクタ電流が流れるように接続された第３のカレ
ントミラー回路と、 前記第１のトランジスタと第２のトランジスタとのベー
ス共通接続部に接続された基準電圧出力ノードと、 前記第２のカレントミラー回路と第３のカレントミラー
回路との相互接続部に入力電流ノードが接続され、出力
電流により前記バンドギャップ型電圧源用の第１のトラ
ンジスタおよび第２のトランジスタのベース電流を負帰
還制御する負帰還回路とを具備することを特徴とする基
準電圧源回路。 - 【請求項３】 請求項２記載の基準電圧源回路におい
て、 前記負帰還回路は、 前記第１のトランジスタおよび第２のトランジスタと同
じ極性を有し、ダーリントン接続された第９のトランジ
スタおよび第１０のトランジスタと、 上記第９のトランジスタのエミッタおよび第１０のトラ
ンジスタのベースの接続ノードと接地電位ノードとの間
に接続された第１の抵抗素子と、 前記電圧入力ノードと上記第９のトランジスタおよび第
１０のトランジスタのコレクタ共通接続ノードとの間に
接続された電流源回路とを具備し、上記第３のトランジ
スタのベースが前記第２のカレントミラー回路と第３の
カレントミラー回路との相互接続部に接続されており、 さらに、前記第７のトランジスタのコレクタ・ベースは
バンドギャップ型電圧源用の第１のトランジスタと同じ
極性を有する第１１のトランジスタのベース・エミッタ
間を介して接続されており、この第１１のトランジスタ
のエミッタは第２の抵抗素子を介して接地電位ノードに
接続されていることを特徴とする基準電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32192293A JPH07175545A (ja) | 1993-12-21 | 1993-12-21 | 基準電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32192293A JPH07175545A (ja) | 1993-12-21 | 1993-12-21 | 基準電圧源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175545A true JPH07175545A (ja) | 1995-07-14 |
Family
ID=18137915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32192293A Withdrawn JPH07175545A (ja) | 1993-12-21 | 1993-12-21 | 基準電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175545A (ja) |
-
1993
- 1993-12-21 JP JP32192293A patent/JPH07175545A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPH1115546A (ja) | 基準電圧発生回路 | |
| JP2861593B2 (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| JPH1124769A (ja) | 定電流回路 | |
| KR0128251B1 (ko) | 정전압 회로 | |
| JPS62196714A (ja) | 定電流供給回路 | |
| JPH07175545A (ja) | 基準電圧源回路 | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS6236337Y2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPS6117621Y2 (ja) | ||
| JP2007323477A (ja) | 反比例回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH0546096Y2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPH1131018A (ja) | 基準電圧発生回路 | |
| JPH05297966A (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |