JPH07170038A - 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ - Google Patents

配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ

Info

Publication number
JPH07170038A
JPH07170038A JP3295085A JP29508591A JPH07170038A JP H07170038 A JPH07170038 A JP H07170038A JP 3295085 A JP3295085 A JP 3295085A JP 29508591 A JP29508591 A JP 29508591A JP H07170038 A JPH07170038 A JP H07170038A
Authority
JP
Japan
Prior art keywords
wiring board
conductive
substrate
leads
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3295085A
Other languages
English (en)
Other versions
JP3247898B2 (ja
Inventor
Amr M Mohsen
アムル・エム・モーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aptix Corp
Original Assignee
Aptix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aptix Corp filed Critical Aptix Corp
Publication of JPH07170038A publication Critical patent/JPH07170038A/ja
Application granted granted Critical
Publication of JP3247898B2 publication Critical patent/JP3247898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538Topological or mechanical aspects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 基板上のパッドまたは内部の微細な線にアク
セスするために微細なプローブを用いないで、又外部リ
ード現場での配線を電気的にプログラムできるように、
基板内又はその上に取り付けられた回路を有する混成回
路及びマルチチップモジュールのための基板上の新規な
配線方法を提供する。 【構成】 第1と第2の複数の導電リード108,10
9とを有する配線基板に複数のセル106−s,tが形
成され、各セルはその上の基板表面に形成された多数の
パッド107を有し、複数の集積回路チップ及び電気部
品を基板に装着してセルに電気的に接続できる。基板又
はこれに装着された集積回路のデバイス及びプログラミ
ング素子によって、選択した導電リードで基板上の部品
を電気的に接続し、それを基板上に装着された集積回路
その他によりテストして性能を決定し、かつ導電リード
間接続の完全性を検査する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上の配線の現場で
電気的にプログラムするために、及び/または配線のイ
ンティグリティ、基板上の電子部品、及び混成回路並び
にマルチチップモジュールのためのシステム機能をテス
トするために基板内にまたは基板上に取り付けられた回
路を有する配線基板に関する。
【0002】
【従来の技術】プリント回路基板の能力よりも高密度及
び高性能が要求される機械類、コンピュータ、通信設備
及び消費者電子製品に使用するために電子部品を接続す
るために、混成回路及びマルチチップモジュールが広く
使用されている。一般にエンジニアは、所望の電子機能
を実現しかつ製品の使用可能な空間に適合させるために
必要な種類の電子部品(集積回路、トランジスタ、及び
抵抗、コンデンサ、インダクタのような個別部品を含
む)を搭載できるように混成回路またはマルチチップモ
ジュールを設計する。その結果、各混成回路またはマル
チモジュールは一般にカスタム設計されることになる。
【0003】混成回路またはマルチチップモジュールを
カスタム設計することは、費用及び時間がかかり、かつ
カスタムツール及びプロトタイプの配線基板を製造する
ことが必要である。プロトタイプにエラーが発見された
場合には、配線基板を再設計しなければならない。この
ようなプロセスは、新製品の導入計画を遅らせることが
多い。混成回路またはマルチチップモジュールでは、生
のままのダイ、表面実装型のパッケージ及び電子部品を
用いて高密度を達成する。接続トラックをより短くする
ことによって、より低容量となって駆動する信号伝搬遅
れがより短くなり、より高性能が得られる。
【0004】混成回路及びマルチチップモジュールに於
ける配線及び電子部品のインテグリティのテストは非常
に困難である。動作時に於ける電子部品の各ピンの波形
を監視するためにオシロスコープ及び論理分析器のプロ
ーブを取り付けるためには、困難なマイクロプロービン
グ(微細探針法)による微細な線及びパッドの測定が必
要である。テストしなければならない配線の多くは埋め
込まれており、テストは困難である。埋め込まれた幾つ
かのトラックにアクセスするためにテストパッドを用い
ることは、多くの面積を必要とし、かつ重要なトラック
を不用意に見逃すことが多くなる。混成回路及びマルチ
チップモジュールのテスト、診断及びデバッギングは複
雑で時間を要し、かつ多くの場合に製品の導入計画を遅
らせることになる。
【0005】従来技術では、米国特許第4,458,2
97号、第4,467,400号、第4,487,73
7号または第4,479,088号各明細書に記載され
ているようなユニバーサル配線基板をプログラムするこ
とによって所望の配線パターンを得ることができる。こ
の従来形式のユニバーサル配線基板は、外部のリードか
らプログラムしたりテストしたりすることができず、か
つ接続をプログラムしたり基板上の配線のインテグリテ
ィ及び電子部品をテストするために内部パッドにプロー
ブを用いることを必要とするような配線アーキテクチュ
アを使用していた。プログラミング及び配線のテストの
ための内部パッドの個数を最適化するために、従来のア
キテクチュアでは、配線が基板上の接続の速度を遅らせ
る過大な長さ及び寄生容量を有する。このようなユニバ
ーサル配線基板をプログラムしかつテストする際の問題
点は、非常に時間がかかることであり、多くの場合に製
品の開発時間及び費用を増大させる。
【0006】別の従来技術(ウーリー(Wooley)他によ
る論文「Active Substrate SystemIntegaratation」、
米国スタンフォード大学、The Center for Integarated
Systems、IEEE版権所有、1987年)には、ドライ
バ、受信器、中継器及び配電回路を実現するために基板
に能動回路を使用し得ることが開示されている。このよ
うな回路は個々の場合についてカスタム設計されるもの
であり、基板上の電子部品及びチップの動作中は能動的
で所望の機能を実現し得る。
【0007】本願発明者による1989年9月20日付
け米国特許出願第07/410,194号、発明の名称
「Field Programmable Printed Circuit Board」、には
複数の機能の中からいずれかの機能を得るために使用す
ることができるユーザ・プログラマブルプリント回路基
板を提供するべく、1個または2個以上の特別なプログ
ラマブル集積回路チップ(「プログラマブル配線チッ
プ」または「PIC」と言うこともある)を組み合わせ
た特異なコンフィギュレーション(構成)からなるプリ
ント回路基板が開示されている。前記プログラマブル配
線チップ内の能動回路によって、配線のインティグリテ
ィ、電子部品及びシステム機能をテストするための強力
な構造を可能にするテストポートが提供される。
【0008】上述した特許出願に記載されている現場で
ドプログラム可能なプリント回路基板では、容易にかつ
経済的に安価で製造される標準的なプリント回路基板の
コンフィギュレーションを提供することによって、複雑
な電子システムの開発に関連するコストを実質的に低減
させている。上記特許出願に開示されるように、同明細
書中に記載される標準的なプログラマブルプリント回路
基板を用いて電子システムの設計を行なう者は、コンピ
ュータ支援設計ソフトウエアを用いて、前記プログラマ
ブルプリント回路基板上の電子部品の最適な配置を決定
し、かつ所望の電子システムが得られるように前記電子
部品を適当に接続するようにプログラマブル配線チップ
のコンフィギュレーションを決定する。
【0009】この特許出願明細書には、基板内にまたは
基板上に取り付けられた回路を有する混成回路及びマル
チチップモジュールのための配線基板が開示されてい
る。これらの回路によって、エンジニアは外部リードを
用いて現場での配線を電気的にプログラムし、かつ/ま
たは基板上の様々なノードの組を外部テストポートに接
続して配線のインテグリティ及び基板上の電子部品並び
にシステム機能をテストすることができる。これらの回
路によって、現場でプログラム可能なプリント回路基板
の利点を、高密度及び高性能のマルチチップモジュール
及び混成回路を必要とするような用途に生かすことがで
きる。通常の動作時には、これらの基板内のまたは基板
に取り付けられた回路を無能力化(disable)にするこ
とができ、かつ基板上の配線の接続によって所望の機能
が得られる。
【0010】
【課題を解決するための手段】本発明によれば、ユーザ
が基板上のパッドまたは内部の微細な線にアクセスする
ために微細なプローブを用いることを必要とせず、かつ
外部リードをもって現場での配線を電気的にプログラム
できるように、基板内に回路を有するまたは基板上に取
り付けられた回路を有する混成回路及びマルチチップモ
ジュールのための基板上の新規な配線アーキテクチュア
が提供される。基板内のまたは基板に取り付けられた回
路によって、該基板上のあらゆるノードの組をテストポ
ートに接続して、フィールド・プログラマブル混成回路
またはマルチチップモジュール上の全ての部品を機能的
にテストすると共に、前記モジュールの内部ノード及び
動作、現場でプログラムされた混成回路またはマルチチ
ップモジュールの配線インティグリティをテストするこ
とができる。
【0011】結果的に得られる混成回路またはマルチチ
ップモジュールの現場でのプログラム可能性及びテスト
可能性に関する特徴及びポートは、基板内に多層配線、
プログラマブル素子及びパッドを含む回路を形成するこ
と、または基板上に多層配線及びパッドを含むプログラ
マブル配線チップ(PIC)を装着することによって可
能となる。これらの回路は、必要に応じて現場でのプロ
グラミングまたは機能のテストを実行できるように動作
させることができる。これらの能動回路は、通常の動作
時には無能力化することができる。
【0012】基板内に回路を有する或る実施例では、前
記配線アーキテクチュアが2つ以上の導電層上の横方向
及び縦方向のトラックまたはトレースからなる。各トラ
ックは様々な長さのセグメントを有する。幾つかの前記
セグメントには、前記基板の表面上の標準的なグリッド
のパッドが取り付けられている。各セグメントは前記基
板上の回路の中でアドレス指定されている。生のままの
ダイ、表面実装型のパッケージ及び電子部品が前記基板
に取り付けられかつ前記パッドに接続されている。アン
チヒューズ(antifuse)のようなプログラミング素子を
プログラムして、隣接するセグメントを接続することが
できる。最も長さの短い適当なセグメントを選択するこ
とによって、いずれか2個のパッドを、その上に存在す
る適当なセグメントの交点に位置する前記プログラミン
グ素子をプログラムすることによって接続することがで
きる。
【0013】更に、この実施例によれば、基板上の多層
構造に形成される配線リードが、配線の網目毎の容量を
制限するようにセグメントに区分される。更に、様々な
長さのセグメントを設けて、横方向及び縦方向に様々な
長さの網目をカバーする。本実施例によれば、集積回路
が装着される基板は、ユーザが内部の微細な線またはパ
ッドを微細探針法で測定することを必要とせずに現場で
総体的にプログラムできるようにする回路を有する。更
に、基板に取り付けられたダイを機能性及び接続性につ
いてテストし、かつ構成されたモジュール全体をテスト
するために回路が基板上に設けられている。この実施例
では、前記基板がシリコン(単結晶、多結晶またはアモ
ルファス)、セラミックス、適当な絶縁層を有する金
属、ガラスまたは他の適当な材料のような半導体材料で
形成することができる。
【0014】本発明の別の実施例では、1個または2個
以上のプログラマブル配線チップが装着されるべき配線
基板の部分に配設された複数の導電トラックを有するよ
うにあらゆる適当な数の材料で形成された配線基板を使
用する。この配線基板は、例えばシリコン、金属(適当
な絶縁層を有する)またはセラミックスのような半導体
材料で構成することができる。配線基板上に形成された
導電トラックの構造は、米国特許出願第07/410,
194号明細書に記載されている。前記配線基板は、上
記米国特許に記載されるような単一の層または多層構造
を有する。この配線基板は、本発明の構造の全ての利点
を有するものである。配線基板上に装着されたPIC
は、プログラミング及びテストを含む本発明の構造の全
機能を実行することができる。
【0015】前記基板上のボンディングパッドは、でき
得る限り汎用のボンディングパッドとして異なるダイ及
び電子部品について使用できるように、一定のパターン
で分散されている。更に、前記パッドの配置は、ダイ接
着及びボンディング方法(例えばワイヤボンディング、
ソルダバンプまたはTAB)と無関係である。
【0016】
【実施例】以下の説明は本発明の単なる例示であって、
その技術的範囲を限定するものではない。当業者であれ
ば、以下の説明から本発明の別の実施例を容易に理解す
ることができる。
【0017】図1乃至図6は、配線のプログラミング及
びテストのための回路が基板内にある本発明の配線基板
の実施例を示している。
【0018】図1及び図2は、添付図面に記載される構
造に於てプログラマブル配線基板を実現するのに適した
本発明によるプログラマブル配線基板105を示してい
る。図1に於て、プログラマブル配線基板105は複数
のセル106−1,1乃至106−S,Tを有する。こ
こで、Sはプログラマブル配線基板105に於けるセル
のロー(row)即ち横列の番号を表し、かつTは基板1
05に於けるセルのコラム(column)即ち縦行の番号を
表す。各セルは、該セルが配設されている前記基板の領
域の上方の基板表面の部分に形成された、例えばセル1
06−1,1の上方のパッド107−1乃至107−M
のような導電パッドのアレイを有する。
【0019】各セルに於ける前記パッドの幾何学的構成
及び前記セルの相対的なサイズは、様々なダイ及び電子
部品について一般的に使用されるように最適化される。
前記セルの相対サイズ及び各セルの上方の半導体基板上
の前記パッドの構成の最適化は、基板を用いて相互に接
続される様々の部品及びチップのサイズを分析すること
によって決定される。これら部品を構成しているチップ
の各サイズの統計的分析は、セルのサイズ、及び各セル
について使用されている前記パッドのコンフィギュレー
ションの双方の分布に加えて、必要な各サイズのセルの
個数を決定するように行なわなければならない。
【0020】パッドの構成の或る実施例では、パッドが
横方向及び縦方向に等間隔で一面に配置される。セル1
06−1,1に関連する導電パッド107−1乃至10
7−Mについては、基板105の他のセル106−S,
T(ここで、Sは1≦s≦Sで与えられる整数であり、
かつTは1≦t≦Tで与えられる整数である。)のそれ
ぞれに関連する前記導電パッドが同様に機能し得ること
を条件に、以下に詳細に説明する。プログラマブル配線
基板の別の実施例では、複数のセル106−S,Tが、
電子部品及びチップが前記基板の両面に配置されて該基
板の記憶密度を増大させることができるように、基板1
05の両面に配置される。
【0021】図2はセル106−1,1のコンフィギュ
レーション及び一般的な意味で他の各セル106−S,
1のコンフィギュレーションの一例を示している。他の
コンフィギュレーションは、当業者であれば本明細書の
開示内容から容易に実行することができる。図2には、
横方向の導電トラック108−1乃至108−J(ここ
で、Jはプログラマブル配線基板105上に形成された
横方向の導電トラックの最大数を表す整数である。)が
示されている。更に、縦方向の導電トラック109−1
乃至109−Kが示されている。ここで、Kはプログラ
マブル配線基板105上に形成された導電トラックの行
の最大数を表す整数である。この実施例では、横方向導
電トラック108−1〜108−Jが基板105の第1
の高さの配線層に形成されているのに対して、縦方向の
導電トラック109−1〜109−Kは基板105の第
2の高さの配線層に形成されている。一般に、これらの
配線層(シリサイド、ドープされた多結晶シリコン、金
属または金属複合体のような適当な導電材料で形成され
る)は、半導体処理技術の分野で周知の方法で形成され
るので、これらの配線層を形成する方法については説明
を省略する。
【0022】横方向の導電リード108−1乃至108
−Jは、前記チップを横切る方向に異なる長さを有す
る。図1及び図2の左上部に示されるセル106−1,
1は、セル106−1,1を基点としてそこから1個ま
たは2個以上の他の各セル106−1,2乃至106−
1,Tに同じ横列に於て延長する複数の横方向の導電リ
ード10を有する。同様に、セル106−1,1は、セ
ル106−1,1から同じ縦行に於て1個または2個以
上の他の各セル106−2,1乃至106−S,1に伸
びる複数の縦方向の導電リード109を有する。
【0023】横方向及び縦方向のトラック108、10
9は、その各交点に例えばアンチヒューズまたはヒュー
ズのようなプログラマブル接続構造を有する。一般に、
アンチヒューズは選択した電圧を印加することによって
破壊されてコンデンサの2個の極板間に導電路を形成し
得る誘電体を有する容量性構造からなる。図6は、配線
トラック108、109間のアンチヒューズの断面を示
している。一般に二酸化ケイ素、窒化ケイ素、ポリイミ
ド、有機材料またはこれらの組合せによって形成される
厚い誘電層110及び111(膜厚2〜25ミクロン)
が、導電配線層108の一方の面に形成され、かつ配線
トラック108及び109の寄生容量を最小化するため
に使用される。同じく一般に二酸化ケイ素、窒化ケイ
素、ポリイミド、有機材料またはこれらの組合せによっ
て誘電層112及び配線層108の上方かつ配線層10
9の下側に形成される薄い誘電層112(膜厚0.5〜
2ミクロン)を用いて、誘電層111の開口と比較して
小さいバイア(via)開口114が設けられる。一般
に、バイア開口114は、1ミクロンまたは2ミクロン
程度の大きさであるが、実際のバイア開口114は前記
アンチヒューズの面積及び関連する配線トラック10
8、109間の容量を最小にするように、アンチヒュー
ズ誘電層113の技術及び製品の用途に従って、上記し
た値より小さくしたり大きくしたりすることができる。
【0024】アンチヒューズ誘電層113は、一般にア
モルファスシリコンまたはドープしていない多結晶シリ
コン、若しくは酸化ケイ素及び窒化ケイ素のような誘電
体からなる単層または多層構造によって形成される。ア
ンチヒューズについては当業者にとって周知であるか
ら、アンチヒューズ誘電層113について詳細な説明は
省略する。また設計条件に従って他の種類のプログラマ
ブル素子を使用することができる。或る実施例では、プ
ログラマブル配線基板105の基板の上に、設計条件に
従って外部リードを用いることによって選択した交点に
あるアンチヒューズ素子のプログラミングを可能にする
ように選択されたデバイス(ダイオード及び/またはト
ランジスタのようなもの)が形成されている。
【0025】図2に示されるように、縦リード109−
1乃至109−Kは、少なくとも1個のセル106を横
断しかつ最大で全セルを横断するようにプログラマブル
配線基板105上に形成される。従って、各セルを横切
る複数の縦リード109は、そのセルだけを横切るよう
な長さから或る行の全セルを横切るような長さまで様々
にリードの長さが異なる。
【0026】横方向の導電リード108−1乃至108
−Jが同様にプログラマブル配線基板105を横切って
延長している。或る1個のセルを横切る横リード108
の長さは、同じくそのセルのみを横切る長さから横列の
全セルを横切る長さまで様々である。図2は説明を容易
にするために、半導体基板105がその内部を省略して
1部分のみが示されている。しかしながら、幾つかの導
電リード108、109は、半導体材料を省略して図示
するためでなく、導電リード自体が或る所定の位置で終
了することを表示するために切断されている。例えば、
短線118−1、118−2及び118−3が、導電リ
ード108−1の終了位置に於て該リードがその位置で
終了することをと示すために、そのリードに対して直交
する向きに表示されている。
【0027】jを1≦j≦Jで与えられる整数とした場
合に、横方向の導電リード108−jは、基板105全
体を横切る1個の導電セグメント、またはそれぞれが基
板105の1区分を横切る複数の導電セグメントで構成
することができる。同様に、kを1≦k≦Kで与えられ
る整数とした場合に、縦方向の導電リード109−k
は、基板105の全長に亘って横断する1個の導電リー
ドから、それぞれが前記チップの選択した部分だけを横
切る2個以上の導電セグメントまで様々に構成される。
【0028】1個のセルを横切りかつ該セルから隣接す
るセルへ延長する導電リード108、109の特定のコ
ンフィギュレーションは、プログラマブル混成回路また
はマルチチップモジュールによって実行されるべき電気
的機能の分析に依存する。このコンフィギュレーション
は、プログラマブル配線基板105に課される最も可能
性の高い種類のシステム条件を用いて選択される。この
選択は、本発明のプログラマブル混成回路またはマルチ
チップモジュールによって実行されるべき回路機能の分
析に依存するから、プログラマブル配線基板の実際のコ
ンフィギュレーションは、プログラマブル混成回路また
はマルチチップモジュールについて提案された用途に照
して決定される。これら導電リードの一般的なコンフィ
ギュレーションは、前記基板が用いられようとする実際
の用途及び回路機能の大多数について有用であるように
定義することができる。
【0029】この導電リードの一般的なコンフィギュレ
ーションは、横方向及び縦方向双方に必要とされる導電
リードの長さ及び数を決定する際に本発明の配線基板1
05に課されるべき回路条件を分析することによって決
定される。更に、各行及び列のセルと組合せて使用され
る選択された長さの導電リードのセグメントの数及び導
電リードのセグメント化は、同様にこのような統計的分
析によって決定される。これら導電リードの一般的なコ
ンフィギュレーションを決定するために使用される基準
には、適当な長さを有する十分な数の導電リードが使用
可能であって、製造しようとする回路の相当部分が本技
術を用いて実現することができ(一般にこのような回路
の少なくとも95%が前記数のリードについて実現可能
でなければならない)、かつ基板105に使用される半
導体面積を最小にできるという条件が含まれる。
【0030】図2に示されるように、縦トラック(即
ち、導電リード)109−1は、一般にトラック109
−1を形成するために使用されるものと同じ導電材料で
形成された導電リード112−1によってパッドAに電
気的に接続されている。パッドAは、縦トラック109
−1及び導電リード112−1を形成するために使用さ
れるものと同じ導電材料から形成することができる。し
かしながら、パッドAを導電トラック109−1と異な
る高さに配設した場合には、パッドAは、導電トラック
112−1をパッドAを形成している導電材料から分離
する絶縁材料の層を介して開設されたバイア開口に向け
てパッドAの下に延長するトラック112−1によって
導電トラック109−1に接続される。このバイア開口
は、パッドAを形成するために用いられたものと同じ種
類の導電材料を追加して充填される。これは、当業者に
とって周知の手法で行われるので詳細な説明は省略す
る。パッドA、C、D及びEが、パッドAの縦方向の導
電トラック109−1への接続に関連して説明したと同
様の手法で、それらに最も近接する対応する縦方向の導
電トラックに同様にして接続される。
【0031】図2に示す構造を用いて、例えば図2のセ
ル106−1,1のパッドAに接続されたリード109
−1に対応する或るリードを、セル106−1,1また
は異なるセル106−1,Pの異なるパッドに対応する
或る所定のリード108−jに接続するために、適当な
縦方向の導体109と適当な横方向の導体108との間
に配線が形成される。例えば、双方共にセル106−
1,1にあるパッドAをパッドBに接続するためには、
縦リード109−1と横リード108−1との交点が、
この交点に於けるこれら2個のリード間の誘電層113
がダウンするようにプログラムし、かつそれによってそ
の間に導電路が形成されるように、回路内のこの交点に
高電圧を印加することによってプログラムされる。
【0032】更に、縦リード109−4と横リード10
8−1との交点が同様に高電圧を印加されて、これら2
個のリード間に別の導電路が形成されるようにこの位置
に於けるこれら2個のリード間の誘電層113をプログ
ラムする。このようにして、パッドAが導体109−
1、108−1及び109−4によってパッドAに接続
される。パッドAを別のリードまたはパッドに接続した
い場合には、パッドBも同様にその別のリードまたはパ
ッドに接続されることになる。しかしながら、このよう
な接続は、それがなされるためには前記回路との両立性
を有するものでなければならない。
【0033】また、図2はパッドAをパッドDに、パッ
ドAをパッドCに、パッドAをパッドEに接続するため
に形成しなければならない特定の接続を示している。こ
れら全ての接続がなされた場合には、パッドB、パッド
D、パッドC及びパッドEも同様にパッドAを介して互
いに接続される。ここに記載した接続の例は、基板上に
装着された電子部品とチップとの間で信号を接続するた
めに、及びこれらの部品及びチップを電力及び接地レー
ル及び平面に接続するために使用することができる。
【0034】図3は、単一クロスポイントスイッチマト
リックスアレイを用いたプログラマブル配線基板105
を示している。接続されるべきパッドの数が非常に小さ
い(例えば、約100乃至300)場合には、図3の構
造は簡単でありかつ接続容易であるという利点を有す
る。図3に示す構造は図2に示す構造よりも、パッドA
のような各パッドが、導電リード125Aのような導電
トラックによってリード129−1のような縦方向の導
電リードに固定的に接続されている点で簡単である。更
に、縦方向の導電リード129−1が、図面上黒丸点で
示されるバイア124−1によって固定的に接続されて
いる。横リード128−1の上または下側を通過する縦
リード129によってアクセス可能ないずれかのパッド
にパッドAを接続したい場合には、適正なノード(例え
ばノード123−1)に電圧を印加することによって、
所望の縦リードと横リードと(例えば横リード128−
1と縦リード129−4)の間に導電路を形成し、それ
によってパッドAをパッドBに接続するように回路をプ
ログラムする。パッドBは、導電トラック125−Bに
よって縦リード129−4に接続される。
【0035】前記各縦リードが、バイア124−1のよ
うなバイアによって1本の横ライン128に固定的に接
続されていることに注意する。これによって、或るパッ
ドが唯1個のプログラミング素子によって別のパッドに
接続され得ることから、本発明の混成回路またはマルチ
チップモジュールをプログラムするために必要な配線が
大幅に単純化される。また、このアーキテクチュアは、
プログラミング電圧を直接に前記パッドに印加できるこ
とから、前記基板の能動デバイスを所望の配線にプログ
ラムする必要がない。しかしながら、パッドの数が多く
なるにつれて、この構造はプログラマブル配線基板10
5に於ける空間の利用の点で比較的非能率的になる。必
要なプログラミング素子の合計数は、パッドの数の2乗
に等しい。
【0036】図4は、図3の構造の変形例を示してい
る。図4の構造を用いてパッドAをパッドDに接続する
ためには、2個のプログラミング素子をプログラムしな
ければならない。即ち、縦リード139−1と横リード
138−1との交点に於ける素子を、縦リード139−
(K−2)と横リード138−1との交点に於ける素子
と同様にプログラムしなければならない。しかしなが
ら、図4の構造に示されるように、パッドAまたはパッ
ドDのような各導電パッドは、トラック135−Aのよ
うな導電トラックによって縦リード139に接続され
る。
【0037】本実施例の横リードの数は、各縦リードが
唯1個のパッドに直接接続されるのに対して各横リード
が2個のパッドに接続されることから、縦リードの数の
半分以下である。従って、図4の構造は、図3に示され
る構造よりも接続部に1個ではなく2個のプログラミン
グ素子を有するという価格の点でより大きな柔軟性を有
する。プログラミング素子の数は、パッドの数の2乗の
半分である。この構造では、横トラック138へのアク
セスが基板105の能動デバイスを介して行なうことが
できる。パッドの数が多くなるにつれて(例えば200
乃至500パッド以上)、この構造は比較的非能率的に
なる。
【0038】図5は、パッド1,1をパッド4,1に接
続するように形成された図3と同様の単一スイッチクロ
スポイントマトリックスアレイを示している。このよう
にするために、縦リードV1,1と横リードHとの交点
が、縦リードV4,1と横リードH1との交点と同様にプロ
グラムされる。即ち、2個の素子がパッド1,1とパッ
ド4,1とを接続するようにプログラムされている。パ
ッド1,2をパッド4,4に接続するために、縦リード
V1,2と横リードH3との交点及び横リードH3と縦リー
ドV4,4との交点に於けるプログラミング素子がプログ
ラムされる。図5に於ける約束事として、縦リードと横
リードとの交点が黒丸点によって電気的に接続されてい
るように図示されていない場合には、白丸によって図示
されることがあるプログラマブル素子が、そのような交
点に白丸が示されていない場合でも存在するものである
ことに注意しなければならない。
【0039】図7は、本発明による配線基板1001の
実施例を示しており、その上に装着されたプログラマブ
ル配線チップ(PIC)によって配線を電気的にプログ
ラムしかつテストするための能動回路が実現される。こ
の配線基板の構造は、その配列及び機能に於て前述した
米国特許出願第07/410,194号明細書に記載さ
れている図1のものと同じである。基板1001は、導
電リード1003−r,c(rは前記配線基板上の導電
パッドの列の数に等しく、かつcは前記配線基板上の導
電パッドの行の数に等しい。)が互いに電気的に絶縁さ
れ、かつそれにより短絡回路や導電リード1003−
r,c間に不必要な電気的接続が防止されるならば、シ
リコン、金属またはセラミックのような様々な材料で形
成することができる。
【0040】一般に、基板1001は、単層または多層
構造の支持材料で構成することができる。図7には、支
持材料からなる2つの層1001−1及び1001−2
が示されている。使用される層の数は必要に応じて変え
ることができる。各層1001−iは、例えばセラミッ
ク、その表面に適当な絶縁層を形成した金属、またはそ
の表面に適当な絶縁層を形成したシリコンのような硬質
の支持材料で形成される。リード1003−r,cは、
例えば金属、シリサイド、導電性ドープドシリコンまた
は他の適当な導電材料によって形成される。
【0041】基板1001の中央または配線基板100
1の適当な位置に、プログラマブル配線チップ1005
が形成される。プログラマブル配線チップ1005は、
配線基板1001上に装着された部品を適当に接続して
所望の回路が得られるように選択したリード1003−
r,cを接続するようにユーザがプログラムすることが
できる複数のデバイス(例えば、プログラマブルデバイ
ス、ダイオードまたはトランジスタ)を有する。このP
ICチップ1005は、適当な数の配線構造を有するこ
とができ、実際にはこのような数個のPICチップの中
の1個とすることができる。このチップに関する詳細な
説明は、上述した米国特許出願第07/410,194
号明細書を参照することができる。
【0042】図8は、プログラマブル配線基板105の
実施例のアーキテクチュアを示すブロック図である。基
板105は、その上に複数の絶縁層及び導電層が形成さ
れる半導体材料からなる。基板105は、半導体材料及
びこれらの層の両方を含むように画定される。基板10
5の内部105aは、セル106(図1乃至図5に関連
して上述したもの)と横方向及び縦方向の導電トラック
108、109とを有する。内部105aを囲む矩形の
環状領域を形成する周辺領域105bには、その交点を
プログラムしようとする特定の横トラック及び108及
び縦トラック109を選択するためのシフトレジスタを
含む制御回路及びプログラミング回路が配設されてい
る。更に基板105のこの領域には、テストポートバス
及び制御ポートバスのためのバッファ回路が設けられて
いる。
【0043】環状領域105bの周囲を別の環状領域1
05cが取り巻き、かつプログラマブル配線基板105
がテストモード、動作モードまたはプログラミングモー
ドであるかどうかを決定するモード選択回路のような基
板105の動作に不可欠な別の回路が設けられている。
必要により特別な追加回路を同じく周辺領域105cに
設けることができる。制御ポートは幾つかの信号を処理
することができ、プログラミング、テスト及び通常動作
モードのような配線基板105の機能モードを設定す
る。プログラミングモードでは、情報が前記制御ポート
の信号によりシフトされて、基板105の一般にシリコ
ンからなる半導体部分の能動デバイスが、プログラマブ
ル配線基板105上の選択した導電トレース108、1
09を接続して所望の電子システムを形成するようにプ
ログラムすることができる。
【0044】テストモードでは、前記制御ポート及び前
記テストポートから印加されかつ読み取られる信号によ
って、シリコン基板105及び基板105に取り付けら
れた前記チップ及び部品の配線のインテグリティを外部
からテストすることができる。このテストモードでは、
基板105上の前記電子部品及びチップを、所望の電子
システムをテストする際に完全なフレキシビリティが得
られるように、全速力でまたは低速度で実時間で動作さ
せ、または所定の状態に凍結させることができる。通常
動作モードでは、基板105の能動トランジスタが無能
力化されて、プログラムされた配線が装着された部品及
びチップを接続して所望の電子システムを形成する。
【0045】図9は、プログラミング回路の経路内に唯
2個のトランジスタを用いてプログラマブル配線基板1
05上でプログラムされるべき横方向及び縦方向の導電
リード108、109の交点を選択する基板105の半
導体部分内のプログラミング構造及び特にプログラミン
グトランジスタ及び回路を示している。図9に示す構造
を用いることによって、プログラミング電流は、横方向
及び縦方向の導電リード108、109間の誘電体11
3(図6)を破壊してそれらの間に十分に低い抵抗の接
続部を形成するのに必要な数百ミリアンペアの電流範囲
に到達させることができる。例えば、酸化層113の膜
厚が400オングストロームであり、かつトランジスタ
Q1のゲートの長さが1.5ミクロンで幅が2000ミ
クロンの場合には、22〜24ボルトのプログラミング
電圧を印加して800〜1500ミリアンペアの電流を
発生させることができる。
【0046】縦方向の導電トラックV1と横方向の導電
トラックH1との交点をプログラムするために、トラン
ジスタQ1及びQ2が基板105に設けられている。ト
ランジスタQ1は、そのゲートが電圧源VGP1に接続
され、かつトランジスタQ2はそのゲートが電圧源HG
P1に接続されている。トランジスタQ1のソースが縦方
向の導電トラックV1に接続されているのに対して、そ
のドレインは導電リードVDP1に接続されている。ト
ランジスタQ2のソースが横リードH1に接続され、か
つドレインが導電リードHDP1に接続されている。
【0047】縦リードV1と横リードH1との交点をプロ
グラムするために、VGP1を印加してトランジスタQ
1のゲートを高電圧VGHにし、前記アレイ内のトランジ
スタQ3のような他のゲートを0電圧に維持し、かつト
ランジスタQ1のドレイン電圧VDP1を一般に10〜
100ボルトのプログラミング電圧VPPにする。しかし
ながら、トランジスタQ4のゲート電圧は、HGP1を
高電圧に取るとトランジスタQ2がオンになることか
ら、高くする。HDPを0に駆動することによって、ト
ランジスタQ2のドレインの電圧を0ボルトにする。ト
ランジスタQ4のドレインに電圧を印加するHDP2を
0またはVPP/2にする。(この電圧は、V2とH2との
交点に於ける前記プログラミング素子をプログラムしな
いように選択される。)リードVGP1に印加されるVG
Hは、電圧VPPよりトランジスタ閾値電圧だけ大きく、
従って約18〜105ボルトである。デバイスQ1〜Q
4が高電圧下で動作するので、これらトランジスタの閾
値電圧は約0.5〜3ボルトにされる。上述した電圧の
結果、導電リードセグメントH1及びV1の交点に於ける
前記プログラミング素子だけが全プログラミング電圧V
PPを受けて破壊する。
【0048】図10は、回路内に含まれる入力バッファ
及び出力バッファに印加される制御信号に従っていずれ
かの方向に到来する信号を増幅することができる両方向
増幅回路を示している。即ち、図8に示されるように、
プログラマブル配線基板105の各パッドが特殊機能テ
ストライン(図12に図示)に接続され、かつこの特殊
機能テストラインは、符号Eを付したターミナルに印加
される高レベルのイネーブル信号と共に、前記出力バッ
ファの符号Sを付したリードに印加される高レベル信号
を介して前記出力バッファをオンにすることによって、
前記テストポートに接続することができる。符号Sを付
した前記リードの高レベル信号を前記出力バッファに印
加すると同時に、符号S*(ここでS*は
【0049】
【外1】
【0050】である)を付した前記リードに低レベル信
号を印加して前記入力バッファをオフにする。逆の極性
の信号をターミナルS及びS*に印加すると、前記入力
バッファがオンになって出力バッファがオフになり、前
記テストポートからの信号を前記パッドに印加させるこ
とができる。S信号及びE信号は、図8の周辺領域10
5bの周辺回路に転送されて、前記テストポートに接続
する前記プログラマブル配線基板上のパッドを選択す
る。
【0051】図11は、その表面に見えるような複数の
ボンディングパッド307−1乃至307−Mを有する
セルを示している。集積回路チップを、該チップ及びセ
ルの大きさに応じて1個のセルの上にまたは幾つかの隣
接するセルの上に配置することができる。
【0052】図12及び図13は、配線のインテグリテ
ィ、電子部品及びシステム機能をテストするための回路
及び構造の例を有する図1の基板105と同様または図
7の基板1005と同様の配線基板を示している。
【0053】図12は、ソフトウェア制御型の「釘の寝
床」(bed-of-nail)的なテスト構造を実現する配線基
板105または1005上の能動回路及びブロック図を
示している。配線基板105上には、パッド407−m
のコンフィギュレーションを有する一般的なセル406
−s,tが示されている。各パッド407−mは、対応
する導電セグメント409−mに接続されている。能動
トランジスタ403−m及び同じく基板105に形成さ
れた選択/多重化回路405Bが様々な組のパッド40
7を選択して、それらを内部バス414に接続する。図
12では、説明を簡単にするために半導体基板105の
内部の部分的のみが示されている。このように、前記制
御ポートに印加された信号が様々な組のパッド407を
選択して、それらを前記テストポートの外部リードに接
続することができる。従って、ユーザは実時間で波形を
観察しまたは様々な組のパッド上の入力信号を前記テス
トポートに接続することができ、上記したソフトウェア
制御型のテスト構造と等価にすることができる。
【0054】図13は、埋め込み型論理分析器テスト構
造を実現する配線基板105または1005上の能動回
路及びブロック図を示している。配線基板105または
1005の前記制御ポートに印加される信号に従って、
ユーザが供給するキー情報がトリガデータレジスタ44
1に記憶される。リード445上のサンプリングクロッ
ク信号に応答してサンプリングゲート440に於てパッ
ド407からサンプリングしたデータをトリガデータレ
ジスタ441の前記キー情報と比較すると、コンパレー
タ442がメモリコントローラ444を起動させて、記
憶メモリ443がサンプリングゲート440によってパ
ッド407からのサンプリングされたデータを記憶する
ように、メモリアドレスカウンタ445を起動させる。
サンプリングされた適当なデータがメモリ443に記憶
された後、前記データが前記テストポートを介して外部
にシフトされて表示されかつ分析される。
【0055】当業者であれば、本明細書に開示される配
線基板の能動回路を用いて別のテスト構造を実現するこ
とができる。上述したテストのための前記能動回路は、
本発明により開示されるユーザが現場でプログラム可能
な、または混成回路及びマルチチップモジュールに関し
て従来技術について説明した所望の電子機能をカスタム
設計可能な配線基板について有用である。図12及び図
13に示される回路及びブロック図は、配線のインテグ
リティ及び電子部品のテストのために基板4に構築され
た回路の例である。当業者にとって明らかなように、配
線のインテグリティ及び電子部品またはシステムの他の
機能をテストするために他の回路を前記基板に構築する
ことができる。
【0056】図12及び図13に記載されるような能動
回路及びテスト構造は、別個の診断・テストチップ(D
TC)上に配置することができる。このDTCチップ
は、前記基板に取り付けられた部品をテストするPIC
チップと独立して、図6の基板1001上に装着するこ
とができる。前記PICチップを用いることなくDTC
チップを用いることによって、フィードバックループが
壊されて、電子部品の回路内テストのソフトウエア開発
及び評価を簡単化することができる。
【0057】その上に3個の半導体チップ5−1〜5−
3を装着した基板105が、図14に示されている。チ
ップ5−1〜5−3は、導電リードが基板表面に示され
る直交する配線の中から選択したものを半導体チップ5
−1乃至5−3上の能動デバイスに接続するようにし
て、基板105に取り付けられる。説明のために、ダイ
5−3がTAB技術を用いて前記基板に取り付けられか
つ電気的に接続され、ダイ5−2がワイヤボンディング
によって前記基板に電気的に接続される。ダイ5−1は
ソルダバンプを用いて前記基板に取り付けられかつ電気
的に接続される。ダイ5−1乃至5−3及び基板105
上の他の部品が、基板105上の選択した配線によって
接続される。
【0058】以上の説明では、本発明異なる層の導電リ
ードが接続されるものとして記載したが、当業者であれ
ば、上述したアンチヒューズ技術を用いて同じ層の導電
リードを一体的に接続し得ることが容易に理解される。
このようにするためには、図2の導電トラック108−
1のように2個またはそれ以上のセグメントに分割され
た導電トラックを、導電リード108−1のセグメント
118−1及び118−2の端部に接続されたアンチヒ
ューズのようなプログラミング素子のターミナル間へプ
ログラミング電圧を印加することによって、一体的に再
結合することができる。この時、このプログラミング電
圧によって端部118−1及び118−2間の前記プロ
グラミング素子が、導電トラック108−1の両端部間
に導電路を形成する。
【0059】別の実施例では、隣接する導電リードの各
セグメントを、これら隣接するセグメントの部分間で接
続されたプログラミング素子によって接続することがで
きる。これらのプログラミング素子は、或る実施例で
は、例えばリードに湾曲部または屈曲部を導入すること
によって、故意に一体的に近接するように形成されたセ
グメントの部分から構成することができる。
【0060】本発明の別の実施例では、1個または2個
以上のプログラマブル配線チップ(PIC)が装着され
るようになっている前記配線基板の部分に配設される複
数の導電トラックを有するように、様々な適当な数の材
料で形成された配線基板を使用する。例えば、この配線
基板は、真性のまたは絶縁層で適当に被覆されたシリコ
ン、その上に適当な絶縁層を形成した金属またはセラミ
ックで構成することができる。前記配線基板上に形成さ
れた導電トラックの構造は、上述した米国特許出願第0
7/410,194号明細書に記載されているようなも
のである。前記配線基板には、前記米国出願に記載され
るような単層または多層構造の導電トラックを備えるこ
とができる。この配線基板は、本発明の構造の全ての利
点を有する。前記配線基板上に装着されたPICは、プ
ログラミング及びテストを含む本発明の構造の全ての機
能を実現することができる。
【0061】一般に集積回路である前記PICは、選択
されたトラックを接続するためにアンチヒューズのよう
なプログラミング素子及び導電トラックで構成される。
また、前記PICは更にプログラミングを支援するトラ
ンジスタ及び他の回路部品を含むことができるが、これ
らのトランジスタ及び他の回路部品は、前記PICを簡
単化しかつそのコストを低減するために省略することが
できる。
【0062】以上、第1の高さの導電リードと第2の高
さの導電リードとを有する半導体基板、または導電リー
ドが1つの高さに形成されているような導電基板に関連
して本発明を説明したが、当然ながら、処理技術との両
立性を有する適当な様々な高さに導電リードを有するも
のを使用することができる。また、第1の組の導電リー
ドと第2の組の導電リードとを実質的に互いに直交する
ように配置されるものとして説明したが、前記第1の組
及び第2の組の導電リードは、必要に応じて互いに実質
的に直交する方向とは異なる別の方向に配列することが
でき、その場合でも本発明の所定の効果が得られること
が容易に理解される。
【0063】本発明のその他の実施例については、当業
者であれば本明細書の開示内容から容易に理解すること
ができる。
【図面の簡単な説明】
【図1】本発明のプログラマブル混成回路及びマルチチ
ップモジュールを実現する際に使用するのに適したプロ
グラマブル配線基板105を実現するための配線構造を
示す斜視図である。
【図2】本発明によるセルのコンフィギュレーションの
実施例を示す平面図である。
【図3】単一クロスポイントスイッチマトリックスアレ
イを用いたプログラマブル配線基板を示す平面図であ
る。
【図4】図3の変形例であるプログラマブル配線基板を
示す平面図である。
【図5】図3の単一クロスポイントスイッチマトリック
スアレイを用いたプログラマブル配線基板を示す平面図
である。
【図6】本発明によるプログラマブル配線基板を示す断
面図である。
【図7】本発明によるプログラマブル配線基板の別の実
施例を示す平面図である。
【図8】その機能を制御する制御ポートとテストポート
とを有するプログラマブル配線基板105のアーキテク
チュアの実施例を示すブロック図である。
【図9】プログラマブル配線基板105上に形成された
2個の導電リードの交点をプログラムするための構造を
示す平面図である。
【図10】本発明のプログラマブル配線基板105と組
み合せて使用されるテストポートへまたはテストポート
からの信号の伝送を制御するための両方向回路を示す回
路図である。
【図11】プログラマブル配線基板にチップを装着する
際に使用するのに適した基板の各セルの1部分であるパ
ッドのコンフィギュレーションの一実施例を示す平面図
である。
【図12】回路内テストのためのソフトウエア制御型テ
スト構造を実現するために基板内に能動回路を有する配
線基板を示す平面図である。
【図13】埋込型論理分析器テスト構造を実現するため
に基板内に能動回路を有する配線基板を示す平面図であ
る。
【図14】1つはソルダバンプにより、1つはタブによ
り、1つはワイヤボンディングで取り付けられたダイに
より基板上に形成された3個の半導体チップを有する本
発明の配線基板を示す斜視図である。
【符号の説明】 105 プログラマブル配線基板 105a 内部領域 105b 周辺領域 105c 環状領域 106−1,1〜106−S,T セル 107−1〜107−M パッド 108−1〜108−J 横方向の導電トラック 109−1〜109−K 縦方向の導電トラック 110〜112 誘電層 113 アンチヒューズ誘電体 114 バイア孔 118−1〜118−3 短線 123−1 ノード 124−1 バイア 125−A、125−B 導電トラック 128 横ライン 128−1 横リード 129 縦リード 135−A 導電トラック 138 横トラック 139 縦リード 307−1〜307−M ボンディングパッド 403−m 能動トランジスタ 405B 選択/多重化回路 407 パッド 441 トリガデータレジスタ 442 コンパレータ 443 記憶メモリ 444 メモリコントローラ 445 メモリアドレスカウンタ 1001 配線基板 1001−i 層 1003−r、c 導電リード 1005 プログラマブル配線チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 1/18 S 7128−4E

Claims (36)

    【特許請求の範囲】
  1. 【請求項1】 基板と、 前記基板上に第1の方向に形成された第1の複数の導電
    リードと、 前記基板上に前記第1の方向と実質的に異なる第2の方
    向に形成された第2の複数の導電リードと、 選択した前記導電リードを他の前記導電リードに接続さ
    せ、または選択されない前記導電リードを他の前記導電
    リードから切断させるための多数のプログラミング素子
    と、 前記基板に形成された複数のセルとを備え、前記各セル
    が、該セルが形成された前記基板の領域の上方の基板表
    面に形成された多数のボンディングパッドを有し、前記
    セルに複数の集積回路チップ及び/または電子部品を装
    着しかつ電気的に接続し得るようになっていることを特
    徴とする配線基板構造。
  2. 【請求項2】 基板と、 前記基板上に第1の方向に形成された第1の複数の導電
    リードと、 前記基板上に前記第1の方向と実質的に異なる第2の方
    向に形成された第2の複数の導電リードと、 選択した前記導電リードを他の前記導電リードに接続さ
    せ、または選択されない前記導電リードを他の前記導電
    リードから切断させるための多数のプログラミング素子
    と、 前記基板に形成された複数のセルとを備え、前記各セル
    が、該セルが形成された前記基板の領域の上方の基板表
    面に形成された多数のボンディングパッドを有し、前記
    セルに複数の集積回路チップまたは電子部品を装着しか
    つ電気的に接続し得るようになっており、更に全部また
    は一部の前記プログラミング素子をプログラムするため
    に前記基板に形成された複数のデバイスを備えることを
    特徴とする配線基板構造。
  3. 【請求項3】 前記基板が半導体基板からなることを
    特徴とする請求項2に記載の配線基板構造。
  4. 【請求項4】 前記プログラミング素子によって、選
    択された一方の方向の前記導電リードが他の方向の前記
    導電リードに接続されるようになっていることを特徴と
    する請求項2に記載の配線基板構造。
  5. 【請求項5】 前記基板上の前記第1の複数の導電リ
    ードの下側に形成された第1の誘電層と、 前記第1の複数の導電リードと前記第2の複数の導電リ
    ードとの間に形成された第2の誘電層とを備え、 前記プログラミング素子が、特に選択した値以上の値を
    有する電圧を印加することによって導電路内に形成され
    易いアンチヒューズ誘電材料からなる多数の領域を含む
    前記第2の誘電層の領域からなることを特徴とする請求
    項2に記載の配線基板構造。
  6. 【請求項6】 前記複数のセルが、行及び列に配列さ
    れていることを特徴とする請求項2に記載の配線基板構
    造。
  7. 【請求項7】 前記第1の方向が前記セルの前記列の
    方向と平行であり、前記第2の方向が前記セルの前記行
    の方向と平行であり、かつ少なくとも1個の前記第1の
    複数の導電リードが、選択した前記列の少なくとも2個
    の前記セルを横切るような長さを有し、かつ少なくとも
    1個の前記第2の複数の導電リードが、或る前記行の少
    なくとも2個の前記セルを横切るような長さを有するこ
    とを特徴とする請求項6に記載の配線基板構造。
  8. 【請求項8】 前記第1の複数の導電リードが、前記
    セルの各列について少なくとも1個のリードが該列の少
    なくとも2個のセルを横切るような異なる長さを有する
    リードからなることを特徴とする請求項7に記載の配線
    基板構造。
  9. 【請求項9】 前記第2の複数の導電リードが、前記
    セルの各行について少なくとも1個のリードが該行の少
    なくとも2個のセルに亘って延長するような異なる長さ
    のリードからなることを特徴とする請求項8に記載の配
    線基板構造。
  10. 【請求項10】 前記第1の複数の導電リードが、各
    列の隣接する2個のセルに亘って延長する少なくとも1
    個のリードと、各列について全セルに亘って延長する別
    のリードとを有し、かつ前記第2の複数の導電リード
    が、各行の2個の隣接するセルに亘って延長する少なく
    とも1個のリードと、各行の全セルに亘って延長する別
    のリードとを有することを特徴とする請求項6に記載の
    配線基板構造。
  11. 【請求項11】 前記第1の複数の導電リードが、各
    列に於て異なる数の前記セルに亘って延長する異なる長
    さの第1の多数の導電リードを有し、かつ前記第2の複
    数の導電リードが、各行に於て異なる数の前記セルに亘
    って延長する異なる長さの第2の多数の導電リードを有
    することを特徴とする請求項6に記載の配線基板構造。
  12. 【請求項12】 前記第1の複数の導電リード及び前
    記第2の複数の導電リードがそれぞれ異なる高さに形成
    されかつ誘電体によって分離されていることを特徴とす
    る請求項2に記載の配線基板構造。
  13. 【請求項13】 前記半導体材料に形成された複数の
    デバイスを更に有し、前記各デバイスが、電力供給手段
    と前記第1の複数の導電リード及び前記第2の複数の導
    電リードの中から選択した前記導電リードとの間に1対
    1対応で接続され、それによって選択した電圧を第1の
    選択した前記導電リードに印加しかつ別の電圧を第2の
    選択した前記導電リードに印加して、前記第1の選択し
    た導電リードと前記第2の選択した導電リードとを接続
    して前記接続部に前記第1の選択した導電リードと前記
    第2の選択した導電リードとの間の導電路が形成される
    ように前記プログラミング素子をプログラムするよう
    に、電位差が形成されるようにしたことを特徴とする請
    求項12に記載の配線基板構造。
  14. 【請求項14】 選択した組の前記プログラミング素
    子をプログラムすることによってどの選択した前記導電
    リードが接続されるべきかを決定する際に使用するため
    に、選択した信号を前記基板へまたは前記基板から伝送
    するために前記基板に接続された第1の複数の入出力リ
    ードを更に有することを特徴とする請求項12に記載の
    配線基板構造。
  15. 【請求項15】 基板と、 前記基板上に第1の方向に形成された第1の複数の導電
    リードと、 前記基板上に前記第1の方向と実質的に異なる第2の方
    向に形成された第2の複数の導電リードと、 前記基板に形成された複数のセルとを備え、前記各セル
    が、該セルが形成された前記基板の領域の上方の基板表
    面に形成された多数のボンディングパッドを有し、前記
    セルに複数の集積回路チップまたは電子部品を装着しか
    つ電気的に接続し得るようになっており、更に前記複数
    のセルに取り付けられかつ電気的に接続されるべき前記
    導電リードまたは前記複数の集積回路チップまたは電子
    部品をテストするために前記基板に形成された複数のデ
    バイスを備えることを特徴とする配線基板構造。
  16. 【請求項16】 選択した信号を伝送する際に使用す
    るための選択した複数の入出力リードと、 選択した数の前記複数のセルが形成された前記基板の領
    域の上方の前記基板表面に形成されたボンディングパッ
    ドに接続された多数の半導体回路チップまたは電子部品
    と、 前記基板に形成され、前記複数の入出力リードに印加さ
    れる信号によって前記基板上のボンディングパッドに取
    り付けられた前記半導体チップに含まれる電気回路をテ
    ストし、または前記基板上の導電リードのインテグリテ
    ィをテストできるように選択した数の前記ボンディング
    パッドに接続された多数のデバイスとを更に備えること
    を特徴とする請求項15に記載の配線基板構造。
  17. 【請求項17】 ユーザが前記基板上の第1の複数の
    入出力リード及び前記基板上の第2の複数の入出力リー
    ドにアクセスできるようにするアクセス手段と、 ユーザによって前記配線基板構造に入力されるデータを
    記憶するための第1記憶手段と、 前記配線基板構造の前記セル上に形成された選択したボ
    ンディングパッドをサンプリングして、前記選択したボ
    ンディングパッドに取り付けられた電気部品の状態を決
    定するためのサンプリング手段と、 前記ボンディングパッドから取り出した前記データと前
    記第1記憶手段に記憶された前記データとを比較して、
    前記サンプリングデータと前記記憶データとの間に整合
    が生じているかどうかを決定するための比較手段と、 前記第1記憶手段に記憶された前記データと前記サンプ
    リングデータとの間に検出された整合に応答して前記ボ
    ンディングパッドに使用可能なデータを記憶するための
    第2記憶手段と、 前記第2記憶手段に記憶されたデータを出力するための
    出力手段とを備えることを特徴とする請求項15に記載
    の配線基板構造。
  18. 【請求項18】 選択した信号を伝送する際に使用す
    るための選択した複数の入出力リードと、 前記基板上に形成され、前記複数の入出力リードに印加
    された信号によって前記基板上の導電リードのインテグ
    リティをテストできるように、選択した数の前記ボンデ
    ィングパッドに接続された多数のデバイスとを更に備え
    ることを特徴とする請求項15に記載の配線基板構造。
  19. 【請求項19】 配線基板と、 電子部品を受けるために前記配線基板上に形成された複
    数の部品コンタクトと、 前記配線基板上に形成され、それぞれに対応する1個の
    前記部品コンタクトに電気的に接続される複数の導電ト
    ラックと、 前記配線基板の選択した部分上に取り付けられ、複数の
    導電リードを有する少なくとも1個の集積回路とを備
    え、少なくとも1個の前記導電リードが、前記配線基板
    上に形成された対応する1個の前記導電トラックに電気
    的に接続され、前記集積回路が、更にその対応する前記
    導電リードの中の選択したリード間に導電路を形成する
    ようにプログラム可能な複数のプログラミング素子を有
    し、それによって前記集積回路が、前記配線基板上の選
    択した前記導電トラックを接続して前記配線基板に接続
    されるべき電子部品から所望の電気的機能を達成するよ
    うにユーザによって構成可能であることを特徴とする配
    線基板構造。
  20. 【請求項20】 前記配線基板が、複数の導電トラッ
    クの層を有することを特徴とする請求項19に記載の配
    線基板構造。
  21. 【請求項21】 前記複数の部品コンタクトの少なく
    とも幾つかが、それぞれに電子部品の導電リードを受け
    るのに適した前記配線基板上の複数のパッドからなるこ
    とを特徴とする請求項19に記載の配線基板構造。
  22. 【請求項22】 前記各パッドが、導電材料からな
    り、かつ対応する1個の前記導電トラックに電気的に接
    続されていることを特徴とする請求項21に記載の配線
    配線基板構造。
  23. 【請求項23】 前記配線基板上に取り付けられ、そ
    れぞれに前記複数のパッドから選択された対応するパッ
    ドに接する少なくとも2個の導電リードをそれぞれ有す
    る多数の電子部品を更に備えることを特徴とする請求項
    21に記載の配線配線基板構造。
  24. 【請求項24】 前記多数の電子部品が少なくとも1
    個の集積回路からなることを特徴とする請求項23に記
    載の配線配線基板構造。
  25. 【請求項25】 前記配線基板上の前記パッドの少な
    くとも幾つかが、それぞれに前記配線基板上に形成され
    た対応する1個の前記複数の導電トラックに接続された
    トラックパッドからなることを特徴とする請求項21に
    記載の配線配線基板構造。
  26. 【請求項26】 前記各トラックパッドが、前記配線
    基板の中に形成された導電バイアに導電リードを介して
    接続され、前記導電バイアが、前記配線基板上に形成さ
    れた対応する1個の前記導電トラックと電気的に接する
    ように導電材料を含むことを特徴とする請求項25に記
    載の配線配線基板構造。
  27. 【請求項27】 前記配線基板が、 その上に形成された電子部品をプログラマブル集積回路
    を用いることなく接続するための導電トラックを含む第
    1部分と、 少なくともその上に形成された電子部品を接続するため
    の少なくとも1個のプログラマブル配線回路を含む第2
    部分とからなることを特徴とする請求項19に記載の配
    線配線基板構造。
  28. 【請求項28】 前記配線基板上に形成された前記導
    電トラックの配線を制御するように、前記プログラマブ
    ル接続回路に制御信号を伝送して前記プログラマブル接
    続回路のコンフィギュレーションを制御するための手段
    を更に備えることを特徴とする請求項27に記載の配線
    配線基板構造。
  29. 【請求項29】 配線基板と、 電子部品を受けるために前記配線基板上に形成された複
    数の部品コンタクトと、 前記配線基板上に形成され、それぞれに対応する1個の
    前記部品コンタクトに電気的に接続される複数の導電ト
    ラックと、 前記配線基板の選択した部分上に取り付けられ、複数の
    導電リードを有する少なくとも1個の集積回路とを備
    え、少なくとも1個の前記導電リードが、前記配線基板
    上に形成された対応する1個の前記導電トラックに電気
    的に接続され、前記集積回路が、対応する1個の前記部
    品コンタクトに取り付けられるべき前記電子部品または
    前記導電リード及び導電トラックをテストするための能
    動デバイスを有することを特徴とする配線配線基板構
    造。
  30. 【請求項30】 前記配線基板上に形成された選択し
    た前記トラックを接続するために前記配線基板上に取り
    付けられる少なくとも1個のプログラマブル集積回路を
    更に有することを特徴とする請求項29に記載の配線配
    線基板構造。
  31. 【請求項31】 配線基板上に形成された電子部品を
    接続する際に使用するためのプログラマブル配線チップ
    であって、 前記チップの表面に第1の方向に形成され、それぞれに
    1個またはそれ以上の導電セグメントからなる第1の組
    の導電リードを備え、前記セグメントの中から選択した
    セグメントの部分が、前記配線基板上の対応するコンタ
    クトに接するようにされた前記チップ表面上のパッドに
    接続されており、 前記チップ上に前記第1の方向と平行でない第2の方向
    に形成され、それぞれに1個または2個以上のセグメン
    トからなる第2の組の導電リードと、 前記導電リードの中の選択したリードを電気的に接続す
    るための手段とを更に備えることを特徴とするプログラ
    マブル配線チップ。
  32. 【請求項32】 プログラマブル素子と、 前記プログラマブル素子によって前記導電リードのセグ
    メントの中から選択したセグメントを電気的に接続する
    ための手段と、 前記配線基板上の選択したコンタクト間に所望の配線を
    形成するように前記プログラマブル素子をプログラムす
    るための手段とを備えることを特徴とする請求項31に
    記載のプログラマブル配線チップ。
  33. 【請求項33】 配線基板上に形成された電子部品及
    び導電トラックをテストする際に使用するための診断・
    テストチップであって、 選択した信号を伝送する際に使用するための選択した複
    数の入出力リードと、 前記診断・テストチップに形成され、選択した数の前記
    電子部品及び前記導電トラックに接続されて、前記複数
    の入出力リードに印加されるべき信号によって前記電子
    部品及び前記配線基板上の前記導電トラックをテストで
    きるようにした多数のデバイスとを備えることを特徴と
    する診断・テストチップ。
  34. 【請求項34】 前記基板の表面上に形成されたボン
    ディングパッドに接続された多数の半導体回路チップま
    たは電子部品を更に含むことを特徴とする請求項33に
    記載の診断・テストチップ。
  35. 【請求項35】 配線基板上に形成された電子部品及
    び/または導電トラックをテストする際に使用するため
    の診断・テストチップであって、 ユーザが前記診断・テストチップへの第1の複数の入出
    力リードにアクセスし、かつ前記診断・テストチップへ
    の第2の複数の入出力リードにアクセスできるようにす
    るためのアクセス手段と、 ユーザによって前記診断・テストチップに入力されるデ
    ータを記憶するための第1記憶手段と、 前記配線基板上に形成された選択された電子部品をサン
    プリングして、これら電子部品の状態を決定するための
    サンプリング手段と、 前記電子部品からサンプリングしたデータを前記第1記
    憶手段に記憶されたデータと比較して、前記サンプリン
    グデータと前記記憶データとの間に整合が生じているか
    どうかを決定するための比較手段と、 前記第1記憶手段に記憶された前記データと前記サンプ
    リングデータとの間に検出された整合に応答して、前記
    電子部品から使用可能なデータを記憶するための第2記
    憶手段と、 前記第2記憶手段に記憶されたデータを出力するための
    手段とを備えることを特徴とする診断・テストチップ。
  36. 【請求項36】 基板と、 前記基板上に第1の方向に形成された第1の複数の導電
    リードと、 前記基板上に前記第1の方向と実質的に異なる第2の方
    向に形成された第2の複数の導電リードと、 前記基板に形成された複数のセルとを備え、前記各セル
    が、該セルが形成された前記基板の領域の上方の基板表
    面に形成された多数のボンディングパッドを有し、前記
    セルに複数の集積回路チップまたは電子部品を装着しか
    つ電気的に接続し得るようになっていることを特徴とす
    る配線基板構造。
JP29508591A 1990-10-15 1991-10-15 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ Expired - Lifetime JP3247898B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59841790A 1990-10-15 1990-10-15
US07/598,417 1990-10-15

Publications (2)

Publication Number Publication Date
JPH07170038A true JPH07170038A (ja) 1995-07-04
JP3247898B2 JP3247898B2 (ja) 2002-01-21

Family

ID=24395463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29508591A Expired - Lifetime JP3247898B2 (ja) 1990-10-15 1991-10-15 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ

Country Status (4)

Country Link
US (6) US5371390A (ja)
EP (1) EP0481703B1 (ja)
JP (1) JP3247898B2 (ja)
DE (1) DE69133311T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844263A (en) * 1997-01-06 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated device having independent circuit blocks and a power breaking means for selectively supplying power to the circuit blocks
US6249114B1 (en) 1997-08-25 2001-06-19 Nec Corporation Electronic component continuity inspection method and apparatus
TWI405986B (zh) * 2008-10-14 2013-08-21 Advantest Corp 測試裝置以及製造方法
JP2017519276A (ja) * 2014-04-30 2017-07-13 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 共通の半導体基板での少なくとも2つの物理的なマイクロコントローラによる1つの論理的なマイクロコントローラの形成

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
DE69133311T2 (de) * 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
US5528600A (en) 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
EP0609264A4 (en) * 1991-09-23 1997-10-01 Aptix Corp Universal interconnect matrix array.
IL106513A (en) 1992-07-31 1997-03-18 Hughes Aircraft Co Integrated circuit security system and method with implanted interconnections
US5490042A (en) * 1992-08-10 1996-02-06 Environmental Research Institute Of Michigan Programmable silicon circuit board
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
FR2741475B1 (fr) * 1995-11-17 2000-05-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif de micro-electronique comportant sur un substrat une pluralite d'elements interconnectes
US5757212A (en) * 1995-12-21 1998-05-26 Cypress Semiconductor Corp. Method and apparatus for providing a pin configurable architecture for frequency synthesizers
US5759871A (en) * 1996-07-26 1998-06-02 Advanced Micro Devices, Inc. Structure for testing junction leakage of salicided devices fabricated using shallow trench and refill techniques
US6541709B1 (en) * 1996-11-01 2003-04-01 International Business Machines Corporation Inherently robust repair process for thin film circuitry using uv laser
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6694464B1 (en) * 1997-05-30 2004-02-17 Quickturn Design Systems, Inc. Method and apparatus for dynamically testing electrical interconnect
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
KR100254564B1 (ko) * 1997-12-20 2000-05-01 윤종용 반도체 장치
US6026221A (en) * 1998-02-18 2000-02-15 International Business Machines Corporation Prototyping multichip module
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
DE19808664C2 (de) * 1998-03-02 2002-03-14 Infineon Technologies Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung
US6093933A (en) 1998-03-16 2000-07-25 Micron Technology, Inc. Method and apparatus for fabricating electronic device
US7389487B1 (en) 1998-04-28 2008-06-17 Actel Corporation Dedicated interface architecture for a hybrid integrated circuit
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US5955751A (en) * 1998-08-13 1999-09-21 Quicklogic Corporation Programmable device having antifuses without programmable material edges and/or corners underneath metal
US6163867A (en) * 1998-08-28 2000-12-19 Hewlett-Packard Company Input-output pad testing using bi-directional pads
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6078100A (en) * 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
US6820046B1 (en) * 1999-01-19 2004-11-16 Texas Instruments Incorporated System for electrically modeling an electronic structure and method of operation
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
US6380729B1 (en) * 1999-02-16 2002-04-30 Alien Technology Corporation Testing integrated circuit dice
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7825491B2 (en) 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US6458630B1 (en) * 1999-10-14 2002-10-01 International Business Machines Corporation Antifuse for use with low k dielectric foam insulators
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法
US6464513B1 (en) 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6407566B1 (en) 2000-04-06 2002-06-18 Micron Technology, Inc. Test module for multi-chip module simulation testing of integrated circuit packages
AU2001262953A1 (en) * 2000-04-28 2001-11-12 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6590225B2 (en) 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
JP2002270759A (ja) 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体チップ及びマルチチップモジュール
US6707684B1 (en) 2001-04-02 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for direct connection between two integrated circuits via a connector
US20020172197A1 (en) * 2001-05-18 2002-11-21 Dale Michele Zampetti System interconnect with minimal overhead suitable for real-time applications
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
DE10130864A1 (de) * 2001-06-21 2003-01-02 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte Chips
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US6613988B2 (en) * 2001-08-23 2003-09-02 Dirk Powers Circuit board system with raised interconnects of conductive circuit traces
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US6525982B1 (en) * 2001-09-11 2003-02-25 Micron Technology, Inc. Methods of programming and circuitry for a programmable element
US6624515B1 (en) 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6753482B1 (en) * 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
WO2004023552A1 (ja) * 2002-09-05 2004-03-18 Renesas Technology Corp. マルチチップ半導体装置およびテスト方法並びにシステム用基板
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US6922049B2 (en) * 2003-02-04 2005-07-26 Mitac International Corp. Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission
US6765295B1 (en) * 2003-04-23 2004-07-20 Hewlett-Packard Development Company, L.P. Multiplexing system and method for crossing signals on a single metal layer of an integrated circuit
US6927474B1 (en) * 2003-05-01 2005-08-09 National Semiconductor Corporation Method of programming an antifuse
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7095253B1 (en) 2003-07-21 2006-08-22 Xilinx, Inc. Programmable multi-chip module
WO2005038240A1 (ja) * 2003-10-17 2005-04-28 Nihon Computer Co., Ltd. 半導体チップのフレキシブル経路構造
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7622951B2 (en) * 2004-02-14 2009-11-24 Tabula, Inc. Via programmable gate array with offset direct connections
US7078792B2 (en) * 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die
US7606697B2 (en) * 2004-06-01 2009-10-20 Quickturn Design Systems, Inc. System and method for resolving artifacts in differential signals
US7440866B2 (en) * 2004-06-01 2008-10-21 Quickturn Design Systems Inc. System and method for validating an input/output voltage of a target system
US7640155B2 (en) * 2004-06-01 2009-12-29 Quickturn Design Systems, Inc. Extensible memory architecture and communication protocol for supporting multiple devices in low-bandwidth, asynchronous applications
US7721036B2 (en) * 2004-06-01 2010-05-18 Quickturn Design Systems Inc. System and method for providing flexible signal routing and timing
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7301242B2 (en) * 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US7530044B2 (en) * 2004-11-04 2009-05-05 Tabula, Inc. Method for manufacturing a programmable system in package
US7242216B1 (en) * 2004-11-08 2007-07-10 Herman Schmit Embedding memory between tile arrangement of a configurable IC
US7301368B2 (en) 2005-03-15 2007-11-27 Tabula, Inc. Embedding memory within tile arrangement of a configurable IC
US7958294B1 (en) * 2004-11-19 2011-06-07 Xilinx, Inc. Integrated circuit having data transceivers and method of positioning circuits on an integrated circuit
US7224182B1 (en) * 2005-03-15 2007-05-29 Brad Hutchings Hybrid configurable circuit for a configurable IC
US7298169B2 (en) * 2005-03-15 2007-11-20 Tabula, Inc Hybrid logic/interconnect circuit in a configurable IC
US7825684B2 (en) 2005-03-15 2010-11-02 Tabula, Inc. Variable width management for a memory of a configurable IC
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
US7262633B1 (en) 2005-11-11 2007-08-28 Tabula, Inc. Via programmable gate array with offset bit lines
WO2007062122A2 (en) * 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US7494842B2 (en) * 2005-11-23 2009-02-24 Lsi Corporation Programmable nanotube interconnect
US7689960B2 (en) * 2006-01-25 2010-03-30 Easic Corporation Programmable via modeling
US7694083B1 (en) 2006-03-08 2010-04-06 Tabula, Inc. System and method for providing a virtual memory architecture narrower and deeper than a physical memory architecture
US7797497B1 (en) 2006-03-08 2010-09-14 Tabula, Inc. System and method for providing more logical memory ports than physical memory ports
US7968014B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US8049249B1 (en) 2006-09-14 2011-11-01 Marvell International Ltd. Integrated circuit devices with ESD protection in scribe line, and methods for fabricating same
EP2084748A4 (en) 2006-09-24 2011-09-28 Shocking Technologies Inc FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US7587697B1 (en) 2006-12-12 2009-09-08 Tabula, Inc. System and method of mapping memory blocks in a configurable integrated circuit
US7930666B1 (en) 2006-12-12 2011-04-19 Tabula, Inc. System and method of providing a memory hierarchy
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7793236B2 (en) 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
EP2342722A2 (en) 2008-09-30 2011-07-13 Shocking Technologies Inc Voltage switchable dielectric material containing conductive core shelled particles
US8362871B2 (en) 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
WO2010110909A1 (en) 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US8390035B2 (en) * 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8898607B2 (en) 2012-11-07 2014-11-25 Integreight, Inc. Method and system for using a breadboard
US10808519B2 (en) 2018-04-25 2020-10-20 Baker Hughes Holdings Llc Electrical assembly substrates for downhole use

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
US4124899A (en) * 1977-05-23 1978-11-07 Monolithic Memories, Inc. Programmable array logic circuit
US4183460A (en) * 1977-12-23 1980-01-15 Burroughs Corporation In-situ test and diagnostic circuitry and method for CML chips
US4241307A (en) * 1978-08-18 1980-12-23 International Business Machines Corporation Module interconnection testing scheme
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4354228A (en) * 1979-12-20 1982-10-12 International Business Machines Corporation Flexible processor on a single semiconductor substrate using a plurality of arrays
US4327355A (en) * 1980-06-23 1982-04-27 Burroughs Corporation Digital device with interconnect matrix
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4486705A (en) * 1981-01-16 1984-12-04 Burroughs Corporation Method of testing networks on a wafer having grounding points on its periphery
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4433331A (en) * 1981-12-14 1984-02-21 Bell Telephone Laboratories, Incorporated Programmable logic array interconnection matrix
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
JPS59161839A (ja) * 1983-03-07 1984-09-12 Ricoh Co Ltd 配線アレイチツプ
US4649413A (en) * 1983-08-29 1987-03-10 Texas Instruments Incorporated MOS integrated circuit having a metal programmable matrix
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
JPS61501295A (ja) * 1984-02-21 1986-06-26 エンバィアロンメンタル・リサーチ・インスティテュート・オブ・ミシガン ウェハスケールパッケージシステム
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
JPH073838B2 (ja) * 1985-02-28 1995-01-18 株式会社東芝 半導体集積回路
US4963768A (en) * 1985-03-29 1990-10-16 Advanced Micro Devices, Inc. Flexible, programmable cell array interconnected by a programmable switch matrix
DE3587944T2 (de) * 1985-04-17 1995-04-20 Xilinx Inc Konfigurierbare logische Matrix.
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US4807183A (en) * 1985-09-27 1989-02-21 Carnegie-Mellon University Programmable interconnection chip for computer system functional modules
US4813017A (en) * 1985-10-28 1989-03-14 International Business Machines Corportion Semiconductor memory device and array
US4949084A (en) * 1985-10-29 1990-08-14 Ohio Associated Enterprises, Inc. Programmable integrated crosspoint switch
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
US4729124A (en) * 1985-12-19 1988-03-01 Concurrent Computer Corporation Diagnostic system
GB2188175B (en) * 1986-03-18 1990-02-07 Stc Plc Data processing arrangement
US4866432A (en) * 1986-04-25 1989-09-12 Exel Microelectronics, Inc. Field programmable matrix circuit for EEPROM logic cells
US4717988A (en) * 1986-05-05 1988-01-05 Itt Defense Communications Division Of Itt Corporation Universal wafer scale assembly
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing
DE3810486A1 (de) * 1988-03-28 1989-10-19 Kaleto Ag Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen
US5144548A (en) * 1988-07-15 1992-09-01 Iris Technologies, Inc. Routing switcher
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
AU4347189A (en) * 1988-10-05 1990-05-01 Mentor Graphics Corporation Method of using electronically reconfigurable gate array logic and apparatus formed thereby
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
US5295082A (en) * 1989-02-22 1994-03-15 The Boeing Company Efficient method for multichip module interconnect
US5253181A (en) * 1989-04-27 1993-10-12 Kawasaki Steel Corporation Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer
US5255203A (en) * 1989-08-15 1993-10-19 Advanced Micro Devices, Inc. Interconnect structure for programmable logic device
US5231588A (en) * 1989-08-15 1993-07-27 Advanced Micro Devices, Inc. Programmable gate array with logic cells having symmetrical input/output structures
DE69133311T2 (de) * 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
CA2054883A1 (en) * 1990-12-04 1992-06-05 David B. Parlour Structure and method for testing antifuse resistance and circuit speed
US5107146A (en) * 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844263A (en) * 1997-01-06 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated device having independent circuit blocks and a power breaking means for selectively supplying power to the circuit blocks
US6249114B1 (en) 1997-08-25 2001-06-19 Nec Corporation Electronic component continuity inspection method and apparatus
TWI405986B (zh) * 2008-10-14 2013-08-21 Advantest Corp 測試裝置以及製造方法
JP2017519276A (ja) * 2014-04-30 2017-07-13 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 共通の半導体基板での少なくとも2つの物理的なマイクロコントローラによる1つの論理的なマイクロコントローラの形成

Also Published As

Publication number Publication date
US20020163019A1 (en) 2002-11-07
EP0481703A2 (en) 1992-04-22
US5504354A (en) 1996-04-02
DE69133311T2 (de) 2004-06-24
US5371390A (en) 1994-12-06
JP3247898B2 (ja) 2002-01-21
US5973340A (en) 1999-10-26
US6160276A (en) 2000-12-12
EP0481703A3 (en) 1992-08-05
DE69133311D1 (de) 2003-10-23
US5654564A (en) 1997-08-05
EP0481703B1 (en) 2003-09-17

Similar Documents

Publication Publication Date Title
JPH07170038A (ja) 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ
US20010039646A1 (en) Structure having multiple levels of programmable integrated circuits for interconnecting electronic components
US5698895A (en) Silicon segment programming method and apparatus
US7323771B2 (en) Electronic circuit device
US5523619A (en) High density memory structure
US5293133A (en) Method of determining an electrical characteristic of an antifuse and apparatus therefor
US7187190B2 (en) Contact pad arrangement on a die
US5101149A (en) Modifiable IC board
US7679198B2 (en) Circuit and method for interconnecting stacked integrated circuit dies
KR960035713A (ko) 반도체 패키지
US20080079455A1 (en) IC Chip Package, Test Equipment and Interface for Performing a Functional Test of a Chip Contained Within Said Chip Package
US6838891B2 (en) Semiconductor device
US5640308A (en) Field programmable circuit module
US6486528B1 (en) Silicon segment programming apparatus and three terminal fuse configuration
CN1855412A (zh) 使用具有集成电路的小片进行半导体测试的方法和装置
CN101685813A (zh) 半导体装置
US5032889A (en) Wiring structure in a wafer-scale integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

EXPY Cancellation because of completion of term