JPH07169762A - 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 - Google Patents
絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法Info
- Publication number
- JPH07169762A JPH07169762A JP12301892A JP12301892A JPH07169762A JP H07169762 A JPH07169762 A JP H07169762A JP 12301892 A JP12301892 A JP 12301892A JP 12301892 A JP12301892 A JP 12301892A JP H07169762 A JPH07169762 A JP H07169762A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitrogen
- ammonia
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体膜との界面に界面準位が発生しにくい
絶縁膜の製造方法と、この絶縁膜の製造方法を使用して
なす半導体装置の製造方法とを提供することを目的とす
る。 【構成】 放電及び／または放射線を使用して励起され
たアンモニアもしくは窒素または混合ガスを半導体膜に
接触させながら半導体膜にエネルギー線照射をなして、
半導体膜の表面を窒化または酸窒化した後、放電及び／
または放射線を使用して励起されたアンモニアもしくは
窒素または混合ガスと、モノシランもしくはジシランも
しくはトリシラン、または、これらシランのフッ素もし
くは塩素による置換誘導体との混合ガスとを、前記の表
面が窒化または酸窒化された半導体膜に接触させなが
ら、この半導体膜にエネルギー線照射をなして、前記の
半導体膜上に、窒化シリコン膜または酸窒化シリコン膜
を形成する絶縁膜の製造方法と、この絶縁膜の製造方法
を使用してなす半導体装置の製造方法である。
絶縁膜の製造方法と、この絶縁膜の製造方法を使用して
なす半導体装置の製造方法とを提供することを目的とす
る。 【構成】 放電及び／または放射線を使用して励起され
たアンモニアもしくは窒素または混合ガスを半導体膜に
接触させながら半導体膜にエネルギー線照射をなして、
半導体膜の表面を窒化または酸窒化した後、放電及び／
または放射線を使用して励起されたアンモニアもしくは
窒素または混合ガスと、モノシランもしくはジシランも
しくはトリシラン、または、これらシランのフッ素もし
くは塩素による置換誘導体との混合ガスとを、前記の表
面が窒化または酸窒化された半導体膜に接触させなが
ら、この半導体膜にエネルギー線照射をなして、前記の
半導体膜上に、窒化シリコン膜または酸窒化シリコン膜
を形成する絶縁膜の製造方法と、この絶縁膜の製造方法
を使用してなす半導体装置の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜の製造方法及び
この絶縁膜を使用してなす半導体装置の製造方法、特に
薄膜トランジスタの製造方法に関する。
この絶縁膜を使用してなす半導体装置の製造方法、特に
薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】絶縁膜は、各種電気機器の部材として広
く使用されるが、半導体装置用の絶縁膜の場合は、絶縁
耐力が高く、界面準位が少なく、界面に電荷が蓄積する
ことが少なく、リーク電流等が発生しないことが望まし
い。また、この絶縁膜がキャパシタ用の誘電体膜である
場合は、厚さが薄い場合でも絶縁耐力が高く、しかも、
比誘電率が大きいことが望ましい。
く使用されるが、半導体装置用の絶縁膜の場合は、絶縁
耐力が高く、界面準位が少なく、界面に電荷が蓄積する
ことが少なく、リーク電流等が発生しないことが望まし
い。また、この絶縁膜がキャパシタ用の誘電体膜である
場合は、厚さが薄い場合でも絶縁耐力が高く、しかも、
比誘電率が大きいことが望ましい。
【０００３】一方、半導体としては、単体半導体の場合
はシリコンが最も優れており、この場合は、絶縁膜の材
料としては、窒化シリコン、酸窒化シリコン、ＰＳＧ、
ＳＯＧ等が実用されている。また、高速半導体装置用に
はガリウムヒ素等の化合物半導体が広く使用され、光半
導体装置用には、インジウムリン、水銀カドミウムテル
ル等の化合物半導体が広く使用されているが、この場合
も、絶縁膜の材料としては窒化シリコン、酸窒化シリコ
ン、ＰＳＧ、ＳＯＧ等が実用されている。
はシリコンが最も優れており、この場合は、絶縁膜の材
料としては、窒化シリコン、酸窒化シリコン、ＰＳＧ、
ＳＯＧ等が実用されている。また、高速半導体装置用に
はガリウムヒ素等の化合物半導体が広く使用され、光半
導体装置用には、インジウムリン、水銀カドミウムテル
ル等の化合物半導体が広く使用されているが、この場合
も、絶縁膜の材料としては窒化シリコン、酸窒化シリコ
ン、ＰＳＧ、ＳＯＧ等が実用されている。
【０００４】かゝる窒化シリコン、酸窒化シリコン等の
膜を半導体層上に製造するには、半導体がシリコンの場
合でも、直接、窒化または酸窒化することは極めて困難
であり、半導体が化合物半導体である場合は、ＣＶＤ法
等を使用して窒化シリコン、酸窒化シリコン等の膜を堆
積しなければならない。また、半導体がシリコンの場
合、既に素子の一部が形成されている場合には、高温加
熱が必要な酸化法を使用することはできないため、ＣＶ
Ｄ法等の堆積法を使用せざるを得ず、この場合でも、反
応温度の低いプラズマＣＶＤ法等が望ましい。しかし、
プラズマＣＶＤ法の場合は、荷電粒子が半導体層に衝突
して、半導体層中には結晶欠陥が発生しやすく、また、
絶縁膜との界面には界面準位ができやすく、半導体層と
絶縁膜との界面に電荷が蓄積しやすく、この絶縁膜を電
界効果トランジスタのゲート絶縁膜として使用した場合
はしきい値電圧が不安定になり、また、電界効果移動度
が小さくなる等の欠点があり、また、この絶縁膜をキャ
パシタの誘電体膜として使用した場合は静電容量が小さ
くなると云う欠点がある。
膜を半導体層上に製造するには、半導体がシリコンの場
合でも、直接、窒化または酸窒化することは極めて困難
であり、半導体が化合物半導体である場合は、ＣＶＤ法
等を使用して窒化シリコン、酸窒化シリコン等の膜を堆
積しなければならない。また、半導体がシリコンの場
合、既に素子の一部が形成されている場合には、高温加
熱が必要な酸化法を使用することはできないため、ＣＶ
Ｄ法等の堆積法を使用せざるを得ず、この場合でも、反
応温度の低いプラズマＣＶＤ法等が望ましい。しかし、
プラズマＣＶＤ法の場合は、荷電粒子が半導体層に衝突
して、半導体層中には結晶欠陥が発生しやすく、また、
絶縁膜との界面には界面準位ができやすく、半導体層と
絶縁膜との界面に電荷が蓄積しやすく、この絶縁膜を電
界効果トランジスタのゲート絶縁膜として使用した場合
はしきい値電圧が不安定になり、また、電界効果移動度
が小さくなる等の欠点があり、また、この絶縁膜をキャ
パシタの誘電体膜として使用した場合は静電容量が小さ
くなると云う欠点がある。
【０００５】また、プラズマＣＶＤ法以外の場合、反応
性ガスの励起に、紫外線等のエネルギー線を使用するこ
とは可能であるが、余程パワーを大きくしないと満足す
べき成膜速度が得られず、工業的に必ずしも実用的では
ないという欠点がある。
性ガスの励起に、紫外線等のエネルギー線を使用するこ
とは可能であるが、余程パワーを大きくしないと満足す
べき成膜速度が得られず、工業的に必ずしも実用的では
ないという欠点がある。
【０００６】しかも、アンモニア・窒素ガス等の窒素源
は、モノシラン・ジシラン等のシリコン源に比して安定
性が高く分解しにくいので、化学量論的組成の窒化シリ
コン（Ｓｉ3 Ｎ4 ）が得にくゝ、窒素量の少ない窒化シ
リコン（Ｓｉ3 Ｎn 但しｎ＜４）になりやすいと云う欠
点があるため、シリコン源に比して窒素源の量を大量に
使用する必要がある。
は、モノシラン・ジシラン等のシリコン源に比して安定
性が高く分解しにくいので、化学量論的組成の窒化シリ
コン（Ｓｉ3 Ｎ4 ）が得にくゝ、窒素量の少ない窒化シ
リコン（Ｓｉ3 Ｎn 但しｎ＜４）になりやすいと云う欠
点があるため、シリコン源に比して窒素源の量を大量に
使用する必要がある。
【０００７】比較的低いエネルギー密度のパワーでプラ
ズマＣＶＤ反応を発生させるために、シリコン源を、モ
ノシランに替えて、ジシラン・トリシランを使用する手
法も可能ではあるが、安定性の高いアンモニア等の窒素
源の分解レートとの差がさらに拡大して、ますます過大
量の窒素源の供給を必要とする結果となり、現実的に必
ずしも優れた手法とは云い難い。
ズマＣＶＤ反応を発生させるために、シリコン源を、モ
ノシランに替えて、ジシラン・トリシランを使用する手
法も可能ではあるが、安定性の高いアンモニア等の窒素
源の分解レートとの差がさらに拡大して、ますます過大
量の窒素源の供給を必要とする結果となり、現実的に必
ずしも優れた手法とは云い難い。
【０００８】そこで、本願発明者等は、先に、放電を使
用して、アンモニアもしくは窒素、または、アンモニア
と窒素との混合ガスもしくはアンモニアと窒素と酸素と
の混合ガスを励起し、この励起されたアンモニアもしく
は窒素またはアンモニアと窒素との混合ガスもしくはア
ンモニアと窒素と酸素との混合ガスと、モノシランもし
くはジシランもしくはトリシラン、または、これらシラ
ンのフッ素もしくは塩素による置換誘導体とを、真空反
応室内の半導体膜近傍に供給し、この半導体膜近傍に存
在する励起された窒素源とシリコン源（ジシランもしく
はトリシランまたはこれらのフッ素もしくは塩素による
置換誘導体との混合ガス）と所望によっては酸素との混
合ガスに対して、エネルギー線照射をなして、半導体膜
上に窒化シリコン膜または酸窒化シリコン膜を形成する
絶縁膜の製造方法を発明した（特願平１−３４２７４
６）。
用して、アンモニアもしくは窒素、または、アンモニア
と窒素との混合ガスもしくはアンモニアと窒素と酸素と
の混合ガスを励起し、この励起されたアンモニアもしく
は窒素またはアンモニアと窒素との混合ガスもしくはア
ンモニアと窒素と酸素との混合ガスと、モノシランもし
くはジシランもしくはトリシラン、または、これらシラ
ンのフッ素もしくは塩素による置換誘導体とを、真空反
応室内の半導体膜近傍に供給し、この半導体膜近傍に存
在する励起された窒素源とシリコン源（ジシランもしく
はトリシランまたはこれらのフッ素もしくは塩素による
置換誘導体との混合ガス）と所望によっては酸素との混
合ガスに対して、エネルギー線照射をなして、半導体膜
上に窒化シリコン膜または酸窒化シリコン膜を形成する
絶縁膜の製造方法を発明した（特願平１−３４２７４
６）。
【０００９】
【発明が解決しようとする課題】たゞ、本願発明者等が
開発した上記の絶縁膜の製造方法には、半導体膜と窒化
シリコン膜または酸窒化シリコン膜との界面に界面準位
がいくらか発生しやすく、電界を印加すると界面電荷密
度がいくらか大きくなりやすいと云う問題が認められ
る。
開発した上記の絶縁膜の製造方法には、半導体膜と窒化
シリコン膜または酸窒化シリコン膜との界面に界面準位
がいくらか発生しやすく、電界を印加すると界面電荷密
度がいくらか大きくなりやすいと云う問題が認められ
る。
【００１０】本発明は、このような問題が解消され、半
導体膜と窒化シリコン膜または酸窒化シリコン膜との界
面に界面準位が発生しにくゝ、界面電荷密度が低く、し
かも、大量の窒素源を無駄に使用する必要もなく、速い
成膜速度をもって、厚さが薄い場合でも絶縁耐力が高
く、比誘電率が大きい絶縁膜の製造方法と、この絶縁膜
の製造方法を直接使用してなす、半導体装置特に電界効
果トランジスタまたはキャパシタ、さらに好ましくは薄
膜トランジスタの製造方法とを提供することにある。
導体膜と窒化シリコン膜または酸窒化シリコン膜との界
面に界面準位が発生しにくゝ、界面電荷密度が低く、し
かも、大量の窒素源を無駄に使用する必要もなく、速い
成膜速度をもって、厚さが薄い場合でも絶縁耐力が高
く、比誘電率が大きい絶縁膜の製造方法と、この絶縁膜
の製造方法を直接使用してなす、半導体装置特に電界効
果トランジスタまたはキャパシタ、さらに好ましくは薄
膜トランジスタの製造方法とを提供することにある。
【００１１】
【課題を解決するための手段】上記の第１の目的（絶縁
膜の製造方法）は、イ．放電及び／または放射線を使用
して、アンモニアもしくは窒素、または、アンモニアと
窒素との混合ガスもしくはアンモニアと窒素と酸素との
混合ガスを励起し、ロ．この励起されたアンモニアもし
くは窒素または混合ガスを半導体膜に接触させながら、
この半導体膜にエネルギー線照射をなして、前記の半導
体膜の表面を窒化または酸窒化し、ハ．放電及び／また
は放射線を使用して、アンモニアもしくは窒素、また
は、アンモニアと窒素との混合ガス、もしくは、アンモ
ニアと窒素と酸素との混合ガスを励起し、ニ．この励起
されたアンモニアもしくは窒素または混合ガスと、モノ
シランもしくはジシランもしくはトリシラン、または、
これらシランのフッ素もしくは塩素による置換誘導体と
の混合ガスとを、前記の表面が窒化または酸窒化された
半導体膜に接触させながら、この半導体膜にエネルギー
線照射をなして、前記の半導体膜上に、窒化シリコン膜
または酸窒化シリコン膜を形成することによって達成さ
れる。
膜の製造方法）は、イ．放電及び／または放射線を使用
して、アンモニアもしくは窒素、または、アンモニアと
窒素との混合ガスもしくはアンモニアと窒素と酸素との
混合ガスを励起し、ロ．この励起されたアンモニアもし
くは窒素または混合ガスを半導体膜に接触させながら、
この半導体膜にエネルギー線照射をなして、前記の半導
体膜の表面を窒化または酸窒化し、ハ．放電及び／また
は放射線を使用して、アンモニアもしくは窒素、また
は、アンモニアと窒素との混合ガス、もしくは、アンモ
ニアと窒素と酸素との混合ガスを励起し、ニ．この励起
されたアンモニアもしくは窒素または混合ガスと、モノ
シランもしくはジシランもしくはトリシラン、または、
これらシランのフッ素もしくは塩素による置換誘導体と
の混合ガスとを、前記の表面が窒化または酸窒化された
半導体膜に接触させながら、この半導体膜にエネルギー
線照射をなして、前記の半導体膜上に、窒化シリコン膜
または酸窒化シリコン膜を形成することによって達成さ
れる。
【００１２】下地とされる半導体膜の材料は特に選ばな
い。換言すれば、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン等のシリコンは勿論、易動度が大き
く高速半導体装置に好適なガリウムヒ素や禁制帯幅が光
半導体装置に好適なインジウムリンや水銀カドミウムテ
ルル等でもよい。シリコンを主とする膜の場合には、こ
のシリコンの原料は、モノシランより、ジシランもしく
はトリシランまたはこれらシランのフッ素もしくは塩素
による置換誘導体である方が好ましい。
い。換言すれば、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン等のシリコンは勿論、易動度が大き
く高速半導体装置に好適なガリウムヒ素や禁制帯幅が光
半導体装置に好適なインジウムリンや水銀カドミウムテ
ルル等でもよい。シリコンを主とする膜の場合には、こ
のシリコンの原料は、モノシランより、ジシランもしく
はトリシランまたはこれらシランのフッ素もしくは塩素
による置換誘導体である方が好ましい。
【００１３】また、窒素源及び／または酸素源を活性化
またはラジカル化するための、放電及び／または放射線
にも特に制限はないが、放電としては、例えば１３．５
６ＭＨｚ高周波放電・２．４５ＧＨｚマイクロ波放電が
好適であり、また、マイクロ波と磁力とを併用する電子
サイクロトロン共鳴（ＥＣＲ）を用いた放電も極めて有
効である。放射線としては、紫外線・赤外線・Ｘ線等が
一般的である。
またはラジカル化するための、放電及び／または放射線
にも特に制限はないが、放電としては、例えば１３．５
６ＭＨｚ高周波放電・２．４５ＧＨｚマイクロ波放電が
好適であり、また、マイクロ波と磁力とを併用する電子
サイクロトロン共鳴（ＥＣＲ）を用いた放電も極めて有
効である。放射線としては、紫外線・赤外線・Ｘ線等が
一般的である。
【００１４】また、酸化反応・酸窒化反応を発生させる
エネルギー線は、上記の放射線とおゝむね同一である。
基板温度は５０℃〜４００℃好ましくは２００〜４００
℃が、反応容器内圧は０．０５Torr〜１Torrが適切であ
る。
エネルギー線は、上記の放射線とおゝむね同一である。
基板温度は５０℃〜４００℃好ましくは２００〜４００
℃が、反応容器内圧は０．０５Torr〜１Torrが適切であ
る。
【００１５】半導体膜表面の窒化または窒化酸化量は、
上記の半導体のオージェ電子分光法による窒素または窒
素と酸素由来のオージェ電子の検出量が、表面から約２
０Åまでの深さにおいて、５〜１００atmic ％であるの
が好ましい。また、半導体膜表面へのエネルギー線の照
射量は、例えば紫外線（２５４ｎｍ）を用いた場合は１
０ｍＷ／ｃｍ2 〜５０ｍＷ／ｃｍ2 が好適である。
上記の半導体のオージェ電子分光法による窒素または窒
素と酸素由来のオージェ電子の検出量が、表面から約２
０Åまでの深さにおいて、５〜１００atmic ％であるの
が好ましい。また、半導体膜表面へのエネルギー線の照
射量は、例えば紫外線（２５４ｎｍ）を用いた場合は１
０ｍＷ／ｃｍ2 〜５０ｍＷ／ｃｍ2 が好適である。
【００１６】エネルギー線の照射時間は目的とする層厚
に応じて決定されるが、１分〜２時間程度が好適であ
り、通常３０分以内で充分である。窒化または酸窒化さ
れたシリコン膜上に堆積される絶縁膜の膜厚は、目的に
応じて適宜選べばよいが、３０Å〜３，０００Å、特に
５０Å〜１，０００Åが好適である。
に応じて決定されるが、１分〜２時間程度が好適であ
り、通常３０分以内で充分である。窒化または酸窒化さ
れたシリコン膜上に堆積される絶縁膜の膜厚は、目的に
応じて適宜選べばよいが、３０Å〜３，０００Å、特に
５０Å〜１，０００Åが好適である。
【００１７】上記の第２の目的は、上記第１の手段に係
る絶縁膜の製造方法を使用して絶縁膜及び／または表面
安定化膜を形成する半導体装置の製造方法によって達成
される。特に、上記第１の手段に係る絶縁膜の製造方法
を電界効果トランジスタ（薄膜トランジスタを含む。）
のゲート絶縁膜の形成方法やキャパシタの誘電体膜の形
成方法に使用すると、有効である。薄膜トランジスタ自
身の構造については、コプラナー型でもスタッガー型で
も極めて有効であるが、逆スタッガー型や逆コプラナー
型また、これら構造を組み合わせたデュアルゲート型
等、また、その他の型においても有効であり、特に制限
はない。
る絶縁膜の製造方法を使用して絶縁膜及び／または表面
安定化膜を形成する半導体装置の製造方法によって達成
される。特に、上記第１の手段に係る絶縁膜の製造方法
を電界効果トランジスタ（薄膜トランジスタを含む。）
のゲート絶縁膜の形成方法やキャパシタの誘電体膜の形
成方法に使用すると、有効である。薄膜トランジスタ自
身の構造については、コプラナー型でもスタッガー型で
も極めて有効であるが、逆スタッガー型や逆コプラナー
型また、これら構造を組み合わせたデュアルゲート型
等、また、その他の型においても有効であり、特に制限
はない。
【００１８】
【作用】本発明に係る絶縁膜の製造方法においては、そ
の上に窒化シリコン膜または酸窒化シリコン膜が形成さ
れる半導体膜の表面を窒化した後、その上に、窒化シリ
コン膜または酸窒化シリコン膜を堆積することゝされて
いるため、上記の半導体膜と窒化シリコン膜または酸窒
化シリコン膜との界面近傍に欠陥が発生しにくゝ、その
ため、界面準位が発生しにくゝ、界面電荷密度が高くな
らない。また、この絶縁膜を使用することにより、電界
効果移動度が非常に大きな電界効果トランジスタを製造
することが可能となる。
の上に窒化シリコン膜または酸窒化シリコン膜が形成さ
れる半導体膜の表面を窒化した後、その上に、窒化シリ
コン膜または酸窒化シリコン膜を堆積することゝされて
いるため、上記の半導体膜と窒化シリコン膜または酸窒
化シリコン膜との界面近傍に欠陥が発生しにくゝ、その
ため、界面準位が発生しにくゝ、界面電荷密度が高くな
らない。また、この絶縁膜を使用することにより、電界
効果移動度が非常に大きな電界効果トランジスタを製造
することが可能となる。
【００１９】
【実施例】以下、図面を参照して、本発明の実施例に係
る絶縁膜の製造方法と、この絶縁膜を使用して電界効果
トランジスタを製造する方法と薄膜トランジスタを製造
する方法とについて説明する。
る絶縁膜の製造方法と、この絶縁膜を使用して電界効果
トランジスタを製造する方法と薄膜トランジスタを製造
する方法とについて説明する。
【００２０】実施例１（請求項１に係る窒化シリコン膜
の形成方法） 図１は、本発明に係る絶縁膜の製造方法の実施に使用さ
れる装置の概念的構成図である。図１において、２は真
空反応室であり、３はヒータ５を内蔵する基板支持台で
あり、基板支持台３上に、半導体基板１を載置する。本
例においては、半導体基板として単結晶シリコン基板を
用いた。４は真空反応室２の内圧を真空にする排気系で
ある。本例においては、基板支持台３はヒータ５を用い
て３００℃に保持した。６は、窒素源（本例においては
アンモニア）を供給する窒素源供給管である。７は窒素
源供給管６に付属する流量計であり、窒素源であるアン
モニアを流し、排気系４を用いて真空反応室２を０．５
Torrに保持した。８は、シリコン源（本例においてはジ
シラン）を供給するシリコン源供給管である。９はシリ
コン源供給管８に付属する流量計である。11は放電手段
または放射線照射手段であり、本例においては放電用コ
イルである。そして、この放電用コイル11に、本例にお
いては、１３．５６ＭＨｚ高周波を印加して放電を発生
させ、窒素源供給管６を介して供給されるアンモニアを
なかば分解して活性化またはラジカル化しておく。12は
エネルギー線照射手段であり、本例においては、低圧水
銀灯であり、低圧水銀灯から発せられた紫外線は石英窓
13を貫通して真空反応室２中に導入され、本発明におい
ては、下記二つの機能を発揮する。第１の機能は、放電
手段11によってなかば分解して活性化またはラジカル化
している窒素源をさらに分解して、半導体基板１の表面
を窒化することである。第２の機能は、放電手段11によ
ってなかば分解して活性化またはラジカル化している窒
素源をさらに分解するとゝもに、シリコン源を分解し
て、表面が窒化している半導体基板１上に窒化シリコン
層または酸窒化シリコン層を堆積することである。
の形成方法） 図１は、本発明に係る絶縁膜の製造方法の実施に使用さ
れる装置の概念的構成図である。図１において、２は真
空反応室であり、３はヒータ５を内蔵する基板支持台で
あり、基板支持台３上に、半導体基板１を載置する。本
例においては、半導体基板として単結晶シリコン基板を
用いた。４は真空反応室２の内圧を真空にする排気系で
ある。本例においては、基板支持台３はヒータ５を用い
て３００℃に保持した。６は、窒素源（本例においては
アンモニア）を供給する窒素源供給管である。７は窒素
源供給管６に付属する流量計であり、窒素源であるアン
モニアを流し、排気系４を用いて真空反応室２を０．５
Torrに保持した。８は、シリコン源（本例においてはジ
シラン）を供給するシリコン源供給管である。９はシリ
コン源供給管８に付属する流量計である。11は放電手段
または放射線照射手段であり、本例においては放電用コ
イルである。そして、この放電用コイル11に、本例にお
いては、１３．５６ＭＨｚ高周波を印加して放電を発生
させ、窒素源供給管６を介して供給されるアンモニアを
なかば分解して活性化またはラジカル化しておく。12は
エネルギー線照射手段であり、本例においては、低圧水
銀灯であり、低圧水銀灯から発せられた紫外線は石英窓
13を貫通して真空反応室２中に導入され、本発明におい
ては、下記二つの機能を発揮する。第１の機能は、放電
手段11によってなかば分解して活性化またはラジカル化
している窒素源をさらに分解して、半導体基板１の表面
を窒化することである。第２の機能は、放電手段11によ
ってなかば分解して活性化またはラジカル化している窒
素源をさらに分解するとゝもに、シリコン源を分解し
て、表面が窒化している半導体基板１上に窒化シリコン
層または酸窒化シリコン層を堆積することである。
【００２１】上記の装置を使用してなす本実施例に係る
絶縁膜の製造工程について説明する。まず、窒素源供給
管６を介してアンモニアを２５ｍｌ／分流し、排気系４
を用いて真空反応室２の内圧を０．５Torrに保持し、放
電用コイル11に、１３．５６ＭＨｚ高周波を印加し放電
を発生させ、窒素源供給管６を介して供給されるアンモ
ニアをなかば分解してラジカル化し、真空反応室２中に
導入した。
絶縁膜の製造工程について説明する。まず、窒素源供給
管６を介してアンモニアを２５ｍｌ／分流し、排気系４
を用いて真空反応室２の内圧を０．５Torrに保持し、放
電用コイル11に、１３．５６ＭＨｚ高周波を印加し放電
を発生させ、窒素源供給管６を介して供給されるアンモ
ニアをなかば分解してラジカル化し、真空反応室２中に
導入した。
【００２２】そして、低圧水銀灯12で紫外線を発生さ
せ、３００℃程度に加熱されている単結晶シリコン基板
１の表面に３０ｍＷ／ｃｍ2 （２５４ｎｍ）及び３ｍＷ
／ｃｍ 2 （１８５ｎｍ）の紫外線を照射して、単結晶シ
リコン膜表面の窒化を７．５分行った。
せ、３００℃程度に加熱されている単結晶シリコン基板
１の表面に３０ｍＷ／ｃｍ2 （２５４ｎｍ）及び３ｍＷ
／ｃｍ 2 （１８５ｎｍ）の紫外線を照射して、単結晶シ
リコン膜表面の窒化を７．５分行った。
【００２３】この単結晶シリコン膜をオージェ電子分光
法を使用して分析した結果、１６．７atmic ％相当量の
窒素由来のオージェ電子が検出された。次いで、シリコ
ン源供給管８を使用して、ジシランを０．５ｍｌ／分流
し、排気系４を使用して真空反応室２の内圧を０．３５
Torrに保持して、単結晶シリコン基板１の上に窒化シリ
コン膜を厚さ５００Åに堆積した。なお、成膜速度は１
０Å／分であった。
法を使用して分析した結果、１６．７atmic ％相当量の
窒素由来のオージェ電子が検出された。次いで、シリコ
ン源供給管８を使用して、ジシランを０．５ｍｌ／分流
し、排気系４を使用して真空反応室２の内圧を０．３５
Torrに保持して、単結晶シリコン基板１の上に窒化シリ
コン膜を厚さ５００Åに堆積した。なお、成膜速度は１
０Å／分であった。
【００２４】以上の工程をもって成膜した窒化シリコン
膜の特性は、比誘電率が６．５、比抵抗が６．５×１０
15Ωｃｍ、絶縁耐力が９×１０6 Ｖ／ｃｍ、界面電荷密
度が２×１０10ｃｍ-2であった。
膜の特性は、比誘電率が６．５、比抵抗が６．５×１０
15Ωｃｍ、絶縁耐力が９×１０6 Ｖ／ｃｍ、界面電荷密
度が２×１０10ｃｍ-2であった。
【００２５】比較例１ 実施例１において単結晶シリコン基板１の表面を窒化す
る工程を省略して、単結晶シリコン基板１上に窒化シリ
コン膜を形成した。その特性は、比抵抗が６×１０15Ω
ｃｍであり、界面電荷密度が４×１０10ｃｍ-2であり、
実施例１の場合より、界面電荷密度が増加していること
が確認された。
る工程を省略して、単結晶シリコン基板１上に窒化シリ
コン膜を形成した。その特性は、比抵抗が６×１０15Ω
ｃｍであり、界面電荷密度が４×１０10ｃｍ-2であり、
実施例１の場合より、界面電荷密度が増加していること
が確認された。
【００２６】実施例２（請求項１に係る窒化シリコン膜
の形成方法） 実施例１においてシリコン源をモノシランとし、真空反
応室２の内圧を０．５Torrとし、モノシランの流量を５
ｍｌ／分として、単結晶シリコン基板１上に窒化シリコ
ン膜を形成した。その特性は、比誘電率が６．５であ
り、比抵抗が６．５×１０15Ωｃｍであり、絶縁耐力が
９×１０6 Ｖ／ｃｍであり、界面電荷密度が４×１０10
ｃｍ-2であり、界面電荷密度がシリコン源をモノシラン
とした以外は特願平１−３４２７４６に係る絶縁膜の製
造方法と同一の方法を使用した場合（後記比較例２）に
比較して、優れていることが確認された。
の形成方法） 実施例１においてシリコン源をモノシランとし、真空反
応室２の内圧を０．５Torrとし、モノシランの流量を５
ｍｌ／分として、単結晶シリコン基板１上に窒化シリコ
ン膜を形成した。その特性は、比誘電率が６．５であ
り、比抵抗が６．５×１０15Ωｃｍであり、絶縁耐力が
９×１０6 Ｖ／ｃｍであり、界面電荷密度が４×１０10
ｃｍ-2であり、界面電荷密度がシリコン源をモノシラン
とした以外は特願平１−３４２７４６に係る絶縁膜の製
造方法と同一の方法を使用した場合（後記比較例２）に
比較して、優れていることが確認された。
【００２７】比較例２ 実施例２において単結晶シリコン基板１の表面を窒化す
る工程を省略して、単結晶シリコン基板１上に窒化シリ
コン膜を形成した。その特性は、比抵抗が６×１０15Ω
ｃｍであり、電界電荷密度が６×１０10ｃｍ-2であり、
実施例２の場合より、界面電荷密度が増加していること
が確認された。
る工程を省略して、単結晶シリコン基板１上に窒化シリ
コン膜を形成した。その特性は、比抵抗が６×１０15Ω
ｃｍであり、電界電荷密度が６×１０10ｃｍ-2であり、
実施例２の場合より、界面電荷密度が増加していること
が確認された。
【００２８】実施例３（請求項２に係る電界効果トラン
ジスタの製造方法） 実施例２に係る絶縁膜の製造方法を、ゲート絶縁膜の形
成工程に利用して、ｎ型チャンネルとする電界効果トラ
ンジスタを製造した。この電界効果トランジスタの電界
効果移動度は２００ｃｍ2 ／Ｖ・秒と大きく、十分満足
すべきものであった。
ジスタの製造方法） 実施例２に係る絶縁膜の製造方法を、ゲート絶縁膜の形
成工程に利用して、ｎ型チャンネルとする電界効果トラ
ンジスタを製造した。この電界効果トランジスタの電界
効果移動度は２００ｃｍ2 ／Ｖ・秒と大きく、十分満足
すべきものであった。
【００２９】比較例３ ゲート絶縁膜の形成方法として、特願平１−３４２７４
６に係る絶縁膜の製造方法を使用する以外は実施例３と
同一の仕様と工程とをもって電界効果トランジスタを製
造した。この電界効果トランジスタの電界効果移動度は
７０ｃｍ2 ／Ｖ・秒と小さかった。
６に係る絶縁膜の製造方法を使用する以外は実施例３と
同一の仕様と工程とをもって電界効果トランジスタを製
造した。この電界効果トランジスタの電界効果移動度は
７０ｃｍ2 ／Ｖ・秒と小さかった。
【００３０】実施例４（請求項３に係るコプラナー型薄
膜トランジスタの製造方法） 図２参照 ガラス基板21上に、ジシランをシリコン源としてなす通
常のプラズマＣＶＤ法を使用して、厚さ１５００Åのノ
ンドープのアモルファスシリコン膜22を形成した。この
アモルファスシリコン膜22はチャンネルを構成すること
になる。
膜トランジスタの製造方法） 図２参照 ガラス基板21上に、ジシランをシリコン源としてなす通
常のプラズマＣＶＤ法を使用して、厚さ１５００Åのノ
ンドープのアモルファスシリコン膜22を形成した。この
アモルファスシリコン膜22はチャンネルを構成すること
になる。
【００３１】図３参照 通常の平行平板電極型高周波プラズマＣＶＤ法を使用し
て、リンがドープされており厚さが５００Åのアモルフ
ァスシリコン膜23を形成し、次いで、真空蒸着法または
スパッタ法を使用して厚さ７００Åのアルミニウム膜24
を形成した。
て、リンがドープされており厚さが５００Åのアモルフ
ァスシリコン膜23を形成し、次いで、真空蒸着法または
スパッタ法を使用して厚さ７００Åのアルミニウム膜24
を形成した。
【００３２】図４参照 アルミニウム膜24とリンがドープされたアモルファスシ
リコン膜23との二重層をパターニングしてソース電極・
ドレイン電極25を製造した。
リコン膜23との二重層をパターニングしてソース電極・
ドレイン電極25を製造した。
【００３３】図５参照 実施例１に係る絶縁膜の製造方法を使用して厚さ５００
Åの窒化シリコン膜26を形成した。このとき、ノンドー
プのアモルファスシリコン膜22の表面窒化の時間は７．
５分であり、このアモルファスシリコン膜22をオージェ
電子分光法を使用して分析した結果、５０atmic ％相当
量の窒素由来のオージェ電子が検出された。
Åの窒化シリコン膜26を形成した。このとき、ノンドー
プのアモルファスシリコン膜22の表面窒化の時間は７．
５分であり、このアモルファスシリコン膜22をオージェ
電子分光法を使用して分析した結果、５０atmic ％相当
量の窒素由来のオージェ電子が検出された。
【００３４】図６参照 真空蒸着法またはスパッタ法を使用してアルミニウム膜
を厚さ５０００Åに形成した後、これをパターニングし
てゲート電極27を形成して、コプラナー型薄膜トランジ
スタを製造した。
を厚さ５０００Åに形成した後、これをパターニングし
てゲート電極27を形成して、コプラナー型薄膜トランジ
スタを製造した。
【００３５】以上の工程をもって製造したコプラナー型
薄膜トランジスタの電界効果移動度は５．３ｃｍ2 ／Ｖ
・秒と十分大きく満足すべきものであった。
薄膜トランジスタの電界効果移動度は５．３ｃｍ2 ／Ｖ
・秒と十分大きく満足すべきものであった。
【００３６】比較例４ 上記の窒化シリコン膜26の形成方法として、特願平１−
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例４と同一の仕様と工程とをもって、コプラナー型
薄膜トランジスタを製造した。このコプラナー型薄膜ト
ランジスタの電界効果移動度は２．０ｃｍ2 ／Ｖ・秒で
あり、実施例４の場合より低かった。
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例４と同一の仕様と工程とをもって、コプラナー型
薄膜トランジスタを製造した。このコプラナー型薄膜ト
ランジスタの電界効果移動度は２．０ｃｍ2 ／Ｖ・秒で
あり、実施例４の場合より低かった。
【００３７】実施例５（請求項３に係るスタッガー型薄
膜トランジスタの製造方法） 図７参照 ガラス基板31上に、真空蒸着法またはスパッタ法を使用
して、厚さ７００Åのアルミニウム膜を形成し、その上
に、平行平板電極型高周波プラズマＣＶＤ法また水銀増
感光ＣＶＤ法を使用してリンがドープされ厚さが５００
Åのアモルファスシリコン膜を形成し、この二重層をパ
ターニングして、ソース電極・ドレイン電極32を形成し
た。
膜トランジスタの製造方法） 図７参照 ガラス基板31上に、真空蒸着法またはスパッタ法を使用
して、厚さ７００Åのアルミニウム膜を形成し、その上
に、平行平板電極型高周波プラズマＣＶＤ法また水銀増
感光ＣＶＤ法を使用してリンがドープされ厚さが５００
Åのアモルファスシリコン膜を形成し、この二重層をパ
ターニングして、ソース電極・ドレイン電極32を形成し
た。
【００３８】図８参照 ジシランをシリコン源としてなす通常のプラズマＣＶＤ
法を使用して、厚さ１５００Åのノンドープのアモルフ
ァスシリコン膜33を形成した。このノンドープのアモル
ファスシリコン膜33がチャンネル層として機能する。
法を使用して、厚さ１５００Åのノンドープのアモルフ
ァスシリコン膜33を形成した。このノンドープのアモル
ファスシリコン膜33がチャンネル層として機能する。
【００３９】図９参照 実施例１に係る絶縁膜の製造方法を使用して、厚さ５０
０Åの窒化シリコン膜34を形成した。このとき、ノンド
ープのアモルファスシリコン膜33の表面窒化の時間は
７．５分であり、このアモルファスシリコン膜をオージ
ェ電子分光法を使用して分析した結果、５０atmic ％相
当量の窒素由来のオージェ電子が検出された。
０Åの窒化シリコン膜34を形成した。このとき、ノンド
ープのアモルファスシリコン膜33の表面窒化の時間は
７．５分であり、このアモルファスシリコン膜をオージ
ェ電子分光法を使用して分析した結果、５０atmic ％相
当量の窒素由来のオージェ電子が検出された。
【００４０】図10参照 真空蒸着法またはスパッタ法を使用してアルミニウム膜
を厚さ５０００Åに形成した後、これをパターニングし
てゲート電極35を形成して、スタッガー型薄膜トランジ
スタを製造した。
を厚さ５０００Åに形成した後、これをパターニングし
てゲート電極35を形成して、スタッガー型薄膜トランジ
スタを製造した。
【００４１】以上の工程をもって製造したスタッガー型
薄膜トランジスタの電界効果移動度は０．８ｃｍ2 ／Ｖ
・秒と十分大きく、満足すべきものであった。
薄膜トランジスタの電界効果移動度は０．８ｃｍ2 ／Ｖ
・秒と十分大きく、満足すべきものであった。
【００４２】比較例５ 上記の窒化シリコン膜26の形成方法として、特願平１−
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例５と同一の仕様と工程とをもって、スタッガー型
薄膜トランジスタを製造した。このスタッガー型薄膜ト
ランジスタの電界効果移動度は０．４ｃｍ2 ／Ｖ・秒で
あり、実施例５の場合に比し低かった。
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例５と同一の仕様と工程とをもって、スタッガー型
薄膜トランジスタを製造した。このスタッガー型薄膜ト
ランジスタの電界効果移動度は０．４ｃｍ2 ／Ｖ・秒で
あり、実施例５の場合に比し低かった。
【００４３】実施例６（請求項３に係るスタッガー型薄
膜トランジスタの製造方法） チャンネル層として機能するノンドープのアモルファス
シリコン膜33と窒化シリコン膜34とのシリコン源がモノ
シランであり、ノンドープのアモルファスシリコン膜33
の膜厚を４，５００Åとし、その表面窒化時間を３０分
とした以外は実施例５と同一の仕様と工程とをもって、
スタッガー型薄膜トランジスタを製造した。なお、前記
のノンドープのアモルファスシリコン膜をオージェ電子
分光法を使用して分析した結果、５０atmic ％相当量の
窒素由来のオージェ電子を検出した。このスタッガー型
薄膜トランジスタの電界効果移動度は０．８ｃｍ2 ／Ｖ
・秒であり、十分大きく満足すべきものであった。
膜トランジスタの製造方法） チャンネル層として機能するノンドープのアモルファス
シリコン膜33と窒化シリコン膜34とのシリコン源がモノ
シランであり、ノンドープのアモルファスシリコン膜33
の膜厚を４，５００Åとし、その表面窒化時間を３０分
とした以外は実施例５と同一の仕様と工程とをもって、
スタッガー型薄膜トランジスタを製造した。なお、前記
のノンドープのアモルファスシリコン膜をオージェ電子
分光法を使用して分析した結果、５０atmic ％相当量の
窒素由来のオージェ電子を検出した。このスタッガー型
薄膜トランジスタの電界効果移動度は０．８ｃｍ2 ／Ｖ
・秒であり、十分大きく満足すべきものであった。
【００４４】比較例６ 上記の窒化シリコン膜34の形成方法として、特願平１−
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例６と同一の仕様と工程とをもって、スタッガー型
薄膜トランジスタを製造した。このスタッガー型薄膜ト
ランジスタの電界効果移動度は０．２ｃｍ2 ／Ｖ・秒で
あり、実施例６の場合より劣っていた。
３４２７４６に係る絶縁膜の製造方法を使用する以外は
実施例６と同一の仕様と工程とをもって、スタッガー型
薄膜トランジスタを製造した。このスタッガー型薄膜ト
ランジスタの電界効果移動度は０．２ｃｍ2 ／Ｖ・秒で
あり、実施例６の場合より劣っていた。
【００４５】
【発明の効果】以上説明したとおり、本発明に係る絶縁
膜の製造方法は、その上に窒化シリコン膜または酸窒化
シリコン膜が形成される半導体膜の表面を窒化または酸
窒化した後、その上に、窒化シリコン膜または酸窒化シ
リコン膜を堆積することゝされているため、上記の半導
体膜と窒化シリコン膜または酸窒化シリコン膜との界面
近傍に欠陥が発生しにくゝ、そのため、界面準位が発生
しにくゝ、界面電荷密度が高くならず、この絶縁膜（窒
化シリコン膜または酸窒化シリコン膜）が電界効果トラ
ンジスタのゲート絶縁膜として使用された場合はしきい
値電圧が安定し、また、電界効果移動度が大きくなり、
キャパシタの誘電体膜として使用された場合は静電容量
が大きくなると云う利益がある。したがって、この絶縁
膜が使用された半導体装置特に電界効果トランジスタ
は、しきい値電圧が安定し、電界効果移動度が大きくな
り、その効果は、薄膜トランジスタの場合特に顕著であ
る。
膜の製造方法は、その上に窒化シリコン膜または酸窒化
シリコン膜が形成される半導体膜の表面を窒化または酸
窒化した後、その上に、窒化シリコン膜または酸窒化シ
リコン膜を堆積することゝされているため、上記の半導
体膜と窒化シリコン膜または酸窒化シリコン膜との界面
近傍に欠陥が発生しにくゝ、そのため、界面準位が発生
しにくゝ、界面電荷密度が高くならず、この絶縁膜（窒
化シリコン膜または酸窒化シリコン膜）が電界効果トラ
ンジスタのゲート絶縁膜として使用された場合はしきい
値電圧が安定し、また、電界効果移動度が大きくなり、
キャパシタの誘電体膜として使用された場合は静電容量
が大きくなると云う利益がある。したがって、この絶縁
膜が使用された半導体装置特に電界効果トランジスタ
は、しきい値電圧が安定し、電界効果移動度が大きくな
り、その効果は、薄膜トランジスタの場合特に顕著であ
る。
【図１】本発明に係る絶縁膜の製造方法の実施に使用す
る装置の概念的構成図である。
る装置の概念的構成図である。
【図２】本発明の実施例４の工程図である。
【図３】本発明の実施例４の工程図である。
【図４】本発明の実施例４の工程図である。
【図５】本発明の実施例４の工程図である。
【図６】本発明の実施例４の工程図である。
【図７】本発明の実施例５の工程図である。
【図８】本発明の実施例５の工程図である。
【図９】本発明の実施例５の工程図である。
【図１０】本発明の実施例５の工程図である。
１ 半導体基板 ２ 真空反応室 ３ 基板支持台 ４ 排気系 ５ ヒータ ６ 窒素源供給管 ７ 窒素源供給管に付属する流量計 ８ シリコン源供給管 ９ シリコン源供給管に付属する流量計 11 放電手段または放射線照射手段 12 エネルギー線照射手段 13 石英窓 21 ガラス基板 22 ノンドープのアモルファスシリコン膜 23 ｎ型アモルファスシリコン膜 24 アルミニウム膜 25 ソース電極・ドレイン電極 26 窒化シリコン膜 27 ゲート電極 31 ガラス基板 32 ソース電極・ドレイン電極 33 ノンドープのアモルファスシリコン膜 34 窒化シリコン膜 35 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (3)
- 【請求項１】 放電及び／または放射線を使用して、ア
ンモニアもしくは窒素、または、アンモニアと窒素との
混合ガスもしくはアンモニアと窒素と酸素との混合ガス
を励起し、 該励起されたアンモニアもしくは窒素または混合ガスを
半導体膜に接触させながら、該半導体膜にエネルギー線
照射をなして、前記半導体膜の表面を窒化または酸窒化
し、 放電及び／または放射線を使用して、アンモニアもしく
は窒素、または、アンモニアと窒素との混合ガスもしく
はアンモニアと窒素と酸素との混合ガスを励起し、 該励起されたアンモニアもしくは窒素または混合ガス
と、モノシランもしくはジシランもしくはトリシラン、
または、これらシランのフッ素もしくは塩素による置換
誘導体との混合ガスとを、前記表面が窒化または酸窒化
された半導体膜に接触させながら、該半導体膜にエネル
ギー線照射をなして、前記半導体膜上に、窒化シリコン
膜または酸窒化シリコン膜を形成する工程を有すること
を特徴とする絶縁膜の製造方法。 - 【請求項２】 請求項１記載の絶縁膜の製造方法を使用
して、絶縁膜を形成する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項３】 絶縁物基板上に、少なくとも、ノンドー
プの多結晶シリコンまたはアモルファスシリコンの膜よ
りなるチャンネル層を形成し、 該チャンネル層と電気的に接触し該チャンネル層を挟む
導電体層よりなるソース電極とドレイン電極を形成し、 該ソース電極とドレイン電極とに挟まれる領域における
前記チャンネル層上に絶縁膜を介して導電体層よりなる
ゲート電極を形成する工程を有する薄膜トランジスタの
製造方法において、 少なくとも前記絶縁膜は、請求項１記載の絶縁膜の製造
方法を使用して製造することを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12301892A JP3238744B2 (ja) | 1992-05-15 | 1992-05-15 | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12301892A JP3238744B2 (ja) | 1992-05-15 | 1992-05-15 | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169762A true JPH07169762A (ja) | 1995-07-04 |
| JP3238744B2 JP3238744B2 (ja) | 2001-12-17 |
Family
ID=14850193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12301892A Expired - Fee Related JP3238744B2 (ja) | 1992-05-15 | 1992-05-15 | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238744B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381944B1 (ko) * | 2000-01-12 | 2003-04-26 | (주)울텍 | 저응력 실리콘 질화막 제조 방법 |
| US6723662B2 (en) | 2002-08-07 | 2004-04-20 | Samsung Electronics Co., Ltd. | Methods of forming gate oxide films in integrated circuit devices using wet or dry oxidization processes with reduced chloride |
| JP2009111382A (ja) * | 2007-10-22 | 2009-05-21 | Applied Materials Inc | 遠隔プラズマｃｖｄによりジシラン前駆体から高品質シリコン酸化膜を形成する方法 |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US8980382B2 (en) | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| CN109917269A (zh) * | 2019-01-25 | 2019-06-21 | 中国科学院微电子研究所 | 单个高能粒子离化电荷测试电路 |
-
1992
- 1992-05-15 JP JP12301892A patent/JP3238744B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381944B1 (ko) * | 2000-01-12 | 2003-04-26 | (주)울텍 | 저응력 실리콘 질화막 제조 방법 |
| US6723662B2 (en) | 2002-08-07 | 2004-04-20 | Samsung Electronics Co., Ltd. | Methods of forming gate oxide films in integrated circuit devices using wet or dry oxidization processes with reduced chloride |
| JP2009111382A (ja) * | 2007-10-22 | 2009-05-21 | Applied Materials Inc | 遠隔プラズマｃｖｄによりジシラン前駆体から高品質シリコン酸化膜を形成する方法 |
| US8980382B2 (en) | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
| CN109917269A (zh) * | 2019-01-25 | 2019-06-21 | 中国科学院微电子研究所 | 单个高能粒子离化电荷测试电路 |
| CN109917269B (zh) * | 2019-01-25 | 2021-10-01 | 中国科学院微电子研究所 | 单个高能粒子离化电荷测试电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3238744B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412246A (en) | Low temperature plasma oxidation process | |
| US5214002A (en) | Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step | |
| Zhang et al. | Low temperature photo-oxidation of silicon using a xenon excimer lamp | |
| JP2004343031A (ja) | 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法 | |
| JP2004343031A5 (ja) | ||
| Bergonzo et al. | Direct photo-deposition of silicon dioxide films using a xenon excimer lamp | |
| JPH07169762A (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
| US4910436A (en) | Wide area VUV lamp with grids and purging jets | |
| JPH05279838A (ja) | 窒化ケイ素層生成プロセス及び半導体デバイス | |
| JPH0964307A (ja) | 酸化物薄膜の熱処理方法 | |
| JP3154772B2 (ja) | シリコン薄膜 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60117712A (ja) | 薄膜形成方法 | |
| JP4124675B2 (ja) | シリコンウェハを低温酸化する方法およびその装置 | |
| KR900007050B1 (ko) | 반도체 장치의 제조방법 | |
| US5139970A (en) | Electric device and manufacturing method of the same | |
| Robertson et al. | Photoenhanced Deposition of Silicon Oxide Thin Films Using an Internal Nitrogen Discharge Lamp | |
| JP3237788B2 (ja) | 非晶質シリコン薄膜の製造方法 | |
| JPS6027122A (ja) | 光プラズマ気相反応法 | |
| JP3084395B2 (ja) | 半導体薄膜の堆積方法 | |
| JPH03139824A (ja) | 半導体薄膜の堆積方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| Yoshimoto et al. | Deposition Mechanism of Silicon Nitride in Direct Photoassisted Chemical Vapor Deposition Using a Low‐Pressure Hg Lamp | |
| JP3225694B2 (ja) | 窒化シリコン膜の形成方法およびｃｖｄ装置 | |
| Dresner | Plasma deposition of SiO2 gate insulators for a‐Si thin‐film transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |