JP3238744B2 - 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 - Google Patents

絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法

Info

Publication number
JP3238744B2
JP3238744B2 JP12301892A JP12301892A JP3238744B2 JP 3238744 B2 JP3238744 B2 JP 3238744B2 JP 12301892 A JP12301892 A JP 12301892A JP 12301892 A JP12301892 A JP 12301892A JP 3238744 B2 JP3238744 B2 JP 3238744B2
Authority
JP
Japan
Prior art keywords
film
nitrogen
ammonia
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12301892A
Other languages
English (en)
Other versions
JPH07169762A (ja
Inventor
正俊 右高
茂市 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toagosei Co Ltd
Original Assignee
Toagosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toagosei Co Ltd filed Critical Toagosei Co Ltd
Priority to JP12301892A priority Critical patent/JP3238744B2/ja
Publication of JPH07169762A publication Critical patent/JPH07169762A/ja
Application granted granted Critical
Publication of JP3238744B2 publication Critical patent/JP3238744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁膜の製造方法及び
この絶縁膜を使用してなす半導体装置の製造方法、特に
薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】絶縁膜は、各種電気機器の部材として広
く使用されるが、半導体装置用の絶縁膜の場合は、絶縁
耐力が高く、界面準位が少なく、界面に電荷が蓄積する
ことが少なく、リーク電流等が発生しないことが望まし
い。また、この絶縁膜がキャパシタ用の誘電体膜である
場合は、厚さが薄い場合でも絶縁耐力が高く、しかも、
比誘電率が大きいことが望ましい。
【0003】一方、半導体としては、単体半導体の場合
はシリコンが最も優れており、この場合は、絶縁膜の材
料としては、窒化シリコン、酸窒化シリコン、PSG、
SOG等が実用されている。また、高速半導体装置用に
はガリウムヒ素等の化合物半導体が広く使用され、光半
導体装置用には、インジウムリン、水銀カドミウムテル
ル等の化合物半導体が広く使用されているが、この場合
も、絶縁膜の材料としては窒化シリコン、酸窒化シリコ
ン、PSG、SOG等が実用されている。
【0004】かゝる窒化シリコン、酸窒化シリコン等の
膜を半導体層上に製造するには、半導体がシリコンの場
合でも、直接、窒化または酸窒化することは極めて困難
であり、半導体が化合物半導体である場合は、CVD法
等を使用して窒化シリコン、酸窒化シリコン等の膜を堆
積しなければならない。また、半導体がシリコンの場
合、既に素子の一部が形成されている場合には、高温加
熱が必要な酸化法を使用することはできないため、CV
D法等の堆積法を使用せざるを得ず、この場合でも、反
応温度の低いプラズマCVD法等が望ましい。しかし、
プラズマCVD法の場合は、荷電粒子が半導体層に衝突
して、半導体層中には結晶欠陥が発生しやすく、また、
絶縁膜との界面には界面準位ができやすく、半導体層と
絶縁膜との界面に電荷が蓄積しやすく、この絶縁膜を電
界効果トランジスタのゲート絶縁膜として使用した場合
はしきい値電圧が不安定になり、また、電界効果移動度
が小さくなる等の欠点があり、また、この絶縁膜をキャ
パシタの誘電体膜として使用した場合は静電容量が小さ
くなると云う欠点がある。
【0005】また、プラズマCVD法以外の場合、反応
性ガスの励起に、紫外線等のエネルギー線を使用するこ
とは可能であるが、余程パワーを大きくしないと満足す
べき成膜速度が得られず、工業的に必ずしも実用的では
ないという欠点がある。
【0006】しかも、アンモニア・窒素ガス等の窒素源
は、モノシラン・ジシラン等のシリコン源に比して安定
性が高く分解しにくいので、化学量論的組成の窒化シリ
コン(Si3 4 )が得にくゝ、窒素量の少ない窒化シ
リコン(Si3 n 但しn<4)になりやすいと云う欠
点があるため、シリコン源に比して窒素源の量を大量に
使用する必要がある。
【0007】比較的低いエネルギー密度のパワーでプラ
ズマCVD反応を発生させるために、シリコン源を、モ
ノシランに替えて、ジシラン・トリシランを使用する手
法も可能ではあるが、安定性の高いアンモニア等の窒素
源の分解レートとの差がさらに拡大して、ますます過大
量の窒素源の供給を必要とする結果となり、現実的に必
ずしも優れた手法とは云い難い。
【0008】そこで、本願発明者等は、アンモニアもし
くは窒素、または、アンモニアと窒素との混合ガス等の
窒素源の中でラジオ周波数を使用してグロー放電を発生
すると、前記の窒素源がヒドラジンに転換されるという
性質を発見して、ラジオ周波数を使用してなすグロー放
電を使用して、アンモニアもしくは窒素、または、アン
モニアと窒素との混合ガスもしくはアンモニアと窒素と
酸素との混合ガスを励起して、本願発明者等の推定によ
れば、これらの窒素源をヒドラジンに転換し、この励起
されてヒドラジンに転換されているアンモニアもしくは
窒素、または、アンモニアと窒素との混合ガスもしくは
アンモニアと窒素と酸素との混合ガスに窒素源とシリコ
ン源とが化学量論的組成になるように、モノシランもし
くはジシランもしくはトリシラン、または、これらのフ
ッ素もしくは塩素による置換誘導体とを混合してこの混
合ガスを真空反応室内に供給し、この励起された窒素源
とシリコン源(モノシランもしくはジシランもしくはト
リシラン、または、これらのフッ素もしくは塩素による
置換誘導体との混合ガス)と所望によっては酸素との混
合ガスに対して、250℃〜350℃程度の温度範囲に
おいて、エネルギー線照射をなして、高速をもって、
導体膜上に窒化シリコン膜または酸窒化シリコン膜を
する絶縁膜の製造方法を発明した(特願平1−342
746号・特許第3029434号)。
【0009】
【発明が解決しようとする課題】たゞ、本願発明者等が
開発した上記の絶縁膜の製造方法には、半導体膜と窒化
シリコン膜または酸窒化シリコン膜との界面に界面準位
がいくらか発生しやすく、電界を印加すると界面電荷密
度がいくらか大きくなりやすいと云う問題が認められ
る。
【0010】本発明は、本質的には、上記した特願平1
−342746号の改良発明であり、ラジオ周波数放電
を使用して窒素源を励起して、本願発明者等の推定によ
れば、この窒素源をヒドラジンに転換し、この励起され
てヒドラジンに転換されている窒素源を使用してなす半
導体の窒化方法・酸窒化方法、半導体窒化物・半導体酸
窒化物の堆積方法において発見された上記の問題が解消
され、半導体膜と窒化シリコン膜または酸窒化シリコン
膜との界面に界面準位が発生しにくゝ、界面電荷密度が
低く、しかも、大量の窒素源を無駄に使用する必要もな
く、速い成膜速度をもって、厚さが薄い場合でも絶縁耐
力が高く、比誘電率が大きい絶縁膜の製造方法と、この
絶縁膜の製造方法を直接使用してなす、半導体装置特に
電界効果トランジスタまたはキャパシタ、さらに好まし
くは薄膜トランジスタの製造方法とを提供することにあ
る。
【0011】
【課題を解決する手段】上記の第1の目的(絶縁膜の製
造方法)は、 イ. ラジオ周波数放電または電子サイクロトロン共鳴
(ECR)放電を使用して、アンモニア、または、窒
素、または、アンモニアと窒素との混合ガス、または、
アンモニアと窒素と酸素との混合ガスを励起し、 ロ.この励起されたアンモニア、または、窒素、また
は、アンモニアと窒素との混合ガス、または、アンモニ
アと窒素と酸素との混合ガスを半導体膜に接触させなが
ら、250℃〜350℃程度の温度範囲において、この
半導体膜にエネルギー線照射をなして、前記の半導体膜
の表面を窒化または酸窒化して、第1の窒化膜または酸
窒化膜を形成し、 ハ.再び、ラジオ周波数放電または電子サイクロトロン
共鳴(ECR)放電を使用して、アンモニア、または、
窒素、または、アンモニアと窒素との混合ガス、また
は、アンモニアと窒素と酸素との混合ガスを励起し、
ニ.この励起されたアンモニア、または、窒素、また
は、アンモニアと窒素との混合ガス、または、アンモニ
アと窒素と酸素との混合と、モノシラン、または、ジシ
ラン、または、トリシラン、または、これらのシランの
フッ素による置換誘導体との混合ガス、または、これら
のシランの塩素による置換誘導体との混合ガスとを前記
の第1の窒化膜または酸窒化膜に接触させながら、25
0℃〜350℃程度の温度範囲において、第1の窒化膜
または酸窒化膜にエネルギー線照射をなして、前記の第
1の窒化膜または酸窒化膜上に、界面電荷密度が4×1
10 cm -2 以下である第2の窒化シリコン膜または
酸窒化シリコン膜を堆積する工程によって達成される。
【0012】下地とされる半導体膜の材料は特に選ばな
い。換言すれば、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン等のシリコンは勿論、易動度が大き
く高速半導体装置に好適なガリウムヒ素や禁制帯幅が光
半導体装置に好適なインジウムリンや水銀カドミウムテ
ルル等でもよい。シリコンを主とする膜の場合には、こ
のシリコンの原料は、モノシランより、ジシランもしく
はトリシランまたはこれらシランのフッ素もしくは塩素
による置換誘導体である方が好ましい。
【0013】窒素源及び/または酸素源を活性化または
ラジカル化するためには、例えば13.56MHzのラ
ジオ周波数放電または電子サイクロトロン共鳴(EC
R)放電必要であり、放射線としては、紫外線・赤外
線・X線等が一般的である。
【0014】また、酸化反応・酸窒化反応を発生させる
エネルギー線は、上記の放射線とおゝむね同一である。
基板温度は50℃〜400℃好ましくは200〜400
℃が、反応容器内圧は0.05Torr〜1Torrが適切であ
る。
【0015】半導体膜表面の窒化または窒化酸化量は、
上記の半導体のオージェ電子分光法による窒素または窒
素と酸素由来のオージェ電子の検出量が、表面から約2
0Åまでの深さにおいて、5〜100atmic %であるの
が好ましい。また、半導体膜表面へのエネルギー線の照
射量は、例えば紫外線(254nm)を用いた場合は1
0mW/cm2 〜50mW/cm2 が好適である。
【0016】エネルギー線の照射時間は目的とする層厚
に応じて決定されるが、1分〜2時間程度が好適であ
り、通常30分以内で充分である。窒化または酸窒化さ
れたシリコン膜上に堆積される絶縁膜の膜厚は、目的に
応じて適宜選べばよいが、30Å〜3,000Å、特に
50Å〜1,000Åが好適である。
【0017】上記の第2の目的は、上記第1の手段に係
る絶縁膜の製造方法を使用して絶縁膜及び/または表面
安定化膜を形成する半導体装置の製造方法によって達成
される。特に、上記第1の手段に係る絶縁膜の製造方法
を電界効果トランジスタ(薄膜トランジスタを含む。)
のゲート絶縁膜の形成方法やキャパシタの誘電体膜の形
成方法に使用すると、有効である。薄膜トランジスタ自
身の構造については、コプラナー型でもスタッガー型で
も極めて有効であるが、逆スタッガー型や逆コプラナー
型また、これら構造を組み合わせたデュアルゲート型
等、また、その他の型においても有効であり、特に制限
はない。
【0018】
【作用】本発明に係る絶縁膜の製造方法においては、そ
の上に窒化シリコン膜または酸窒化シリコン膜が堆積
れる半導体膜の表面を窒化して、下地の半導体膜との間
に界面準位が少ない窒化膜を形成した後、その後、特願
平1−342746号・特許第3029434号の方法
を使用して、その上に、窒化シリコン膜または酸窒化シ
リコン膜を堆積することゝされているため、下地の半導
体膜と窒化シリコン膜または酸窒化シリコン膜との界面
近傍に欠陥が発生しにくゝ、そのため、界面準位が発生
しにくゝ、後段の第0024段落等に記載するように、
界面電荷密度が、極めて低い。参考のため、現時点にお
いて実現可能の界面電荷密度の代表的な値を示すと5×
10 11 cm -2 程度であり、この値と比較すると、本
願発明により、1桁近い格段の改善が実現したことが明
らかである。また、下地の半導体膜としては、シリコン
のみならず、電子移動度の大きなガリュウムヒ素やイン
ジュウムリンや水銀カドミュウムテルル等も使用可能で
あるから、動作速度が極めて大きな電界効果トランジス
タを製造することができるという効果は、驚嘆に値す
る。
【0019】
【実施例】以下、図面を参照して、本発明の実施例に係
る絶縁膜の製造方法と、この絶縁膜を使用して電界効果
トランジスタを製造する方法と薄膜トランジスタを製造
する方法とについて説明する。
【0020】実施例1(請求項1に係る窒化シリコン膜
の形成方法) 図1は、本発明に係る絶縁膜の製造方法の実施に使用さ
れる装置の概念的構成図である。図1において、2は真
空反応室であり、3はヒータ5を内蔵する基板支持台で
あり、基板支持台3上に、半導体基板1を載置する。本
例においては、半導体基板として単結晶シリコン基板を
用いた。4は真空反応室2の内圧を真空にする排気系で
ある。本例においては、基板支持台3はヒータ5を用い
て300℃に保持した。6は、窒素源(本例においては
アンモニア)を供給する窒素源供給管である。7は窒素
源供給管6に付属する流量計であり、窒素源であるアン
モニアを流し、排気系4を用いて真空反応室2を0.5
Torrに保持した。8は、シリコン源(本例においてはジ
シラン)を供給するシリコン源供給管である。9はシリ
コン源供給管8に付属する流量計である。11は放電手段
または放射線照射手段であり、本例においては放電用コ
イルである。そして、この放電用コイル11に、本例にお
いては、13.56MHz高周波を印加して放電を発生
させ、窒素源供給管6を介して供給されるアンモニアを
なかば分解して活性化またはラジカル化しておく。12は
エネルギー線照射手段であり、本例においては、低圧水
銀灯であり、低圧水銀灯から発せられた紫外線は石英窓
13を貫通して真空反応室2中に導入され、本発明におい
ては、下記二つの機能を発揮する。第1の機能は、放電
手段11によってなかば分解して活性化またはラジカル化
している窒素源をさらに分解して、半導体基板1の表面
を窒化することである。第2の機能は、放電手段11によ
ってなかば分解して活性化またはラジカル化している窒
素源をさらに分解するとゝもに、シリコン源を分解し
て、表面が窒化している半導体基板1上に窒化シリコン
層または酸窒化シリコン層を堆積することである。
【0021】上記の装置を使用してなす本実施例に係る
絶縁膜の製造工程について説明する。まず、窒素源供給
管6を介してアンモニアを25ml/分流し、排気系4
を用いて真空反応室2の内圧を0.5Torrに保持し、放
電用コイル11に、13.56MHz高周波を印加し放電
を発生させ、窒素源供給管6を介して供給されるアンモ
ニアをなかば分解してラジカル化し、真空反応室2中に
導入した。
【0022】そして、低圧水銀灯12で紫外線を発生さ
せ、300℃程度に加熱されている単結晶シリコン基板
1の表面に30mW/cm2 (254nm)及び3mW
/cm 2 (185nm)の紫外線を照射して、単結晶シ
リコン膜表面の窒化を7.5分行った。
【0023】この単結晶シリコン膜をオージェ電子分光
法を使用して分析した結果、16.7atmic %相当量の
窒素由来のオージェ電子が検出された。次いで、シリコ
ン源供給管8を使用して、ジシランを0.5ml/分流
し、排気系4を使用して真空反応室2の内圧を0.35
Torrに保持して、単結晶シリコン基板1の上に窒化シリ
コン膜を厚さ500Åに堆積した。なお、成膜速度は1
0Å/分であった。
【0024】以上の工程をもって成膜した窒化シリコン
膜の特性は、比誘電率が6.5、比抵抗が6.5×10
15Ωcm、絶縁耐力が9×10V/cm、界面電荷
密度が2×1010cm-2であり、この界面電荷密度
の値は、現時点において実現可能の値5×10 11 cm
-2 より1桁近く改善されており、格段に優れている。
【0025】比較例1 実施例1において単結晶シリコン基板1の表面を窒化す
る工程を省略して、単結晶シリコン基板1上に窒化シリ
コン膜を形成した。その特性は、比抵抗が6×1015Ω
cmであり、界面電荷密度が4×1010cm-2であり、
実施例1の場合より、界面電荷密度が増加していること
が確認された。
【0026】実施例2(請求項1に係る窒化シリコン膜
の形成方法) 実施例1においてシリコン源をモノシランとし、真空反
応室2の内圧を0.5Torrとし、モノシランの流量を5
ml/分として、単結晶シリコン基板1上に窒化シリコ
ン膜を形成した。その特性は、比誘電率が6.5であ
り、比抵抗が6.5×1015Ωcmであり、絶縁耐力が
9×106 V/cmであり、界面電荷密度が4×1010
cm-2であり、界面電荷密度がシリコン源をモノシラン
とした以外は特願平1−342746に係る絶縁膜の製
造方法と同一の方法を使用した場合(後記比較例2)に
比較して、優れていることが確認された。
【0027】比較例2 実施例2において単結晶シリコン基板1の表面を窒化す
る工程を省略して、単結晶シリコン基板1上に窒化シリ
コン膜を形成した。その特性は、比抵抗が6×1015Ω
cmであり、電界電荷密度が6×1010cm-2であり、
実施例2の場合より、界面電荷密度が増加していること
が確認された。
【0028】実施例3(請求項2に係る電界効果トラン
ジスタの製造方法) 実施例2に係る絶縁膜の製造方法を、ゲート絶縁膜の形
成工程に利用して、n型チャンネルとする電界効果トラ
ンジスタを製造した。この電界効果トランジスタの電子
移動度は200cm/V・秒と大きく、十分満足すべ
きものであった。
【0029】比較例3 ゲート絶縁膜の形成方法として、特願平1−34274
6に係る絶縁膜の製造方法を使用する以外は実施例3と
同一の仕様と工程とをもって電界効果トランジスタを製
造した。この電界効果トランジスタの電子移動度は70
cm/V・秒と比較的小さかった。
【0030】実施例4(請求項3に係るコプラナー型薄
膜トランジスタの製造方法) 図2参照 ガラス基板21上に、ジシランをシリコン源としてなす通
常のプラズマCVD法を使用して、厚さ1500Åのノ
ンドープのアモルファスシリコン膜22を形成した。この
アモルファスシリコン膜22はチャンネルを構成すること
になる。
【0031】図3参照 通常の平行平板電極型高周波プラズマCVD法を使用し
て、リンがドープされており厚さが500Åのアモルフ
ァスシリコン膜23を形成し、次いで、真空蒸着法または
スパッタ法を使用して厚さ700Åのアルミニウム膜24
を形成した。
【0032】図4参照 アルミニウム膜24とリンがドープされたアモルファスシ
リコン膜23との二重層をパターニングしてソース電極・
ドレイン電極25を製造した。
【0033】図5参照 実施例1に係る絶縁膜の製造方法を使用して厚さ500
Åの窒化シリコン膜26を形成した。このとき、ノンドー
プのアモルファスシリコン膜22の表面窒化の時間は7.
5分であり、このアモルファスシリコン膜22をオージェ
電子分光法を使用して分析した結果、50atmic %相当
量の窒素由来のオージェ電子が検出された。
【0034】図6参照 真空蒸着法またはスパッタ法を使用してアルミニウム膜
を厚さ5000Åに形成した後、これをパターニングし
てゲート電極27を形成して、コプラナー型薄膜トランジ
スタを製造した。
【0035】以上の工程をもって製造したコプラナー型
薄膜トランジスタの電子移動度は5.3cm/V・秒
と十分大きく満足すべきものであった。
【0036】比較例4 上記の窒化シリコン膜26の形成方法として、特願平1
−342746に係る絶縁膜の製造方法を使用する以外
は実施例4と同一の仕様と工程とをもって、コプラナー
型薄膜トランジスタを製造した。このコプラナー型薄膜
トランジスタの電子移動度は2.0cm/V・秒であ
り、実施例4の場合より低かった。
【0037】実施例5(請求項3に係るスタッガー型薄
膜トランジスタの製造方法) 図7参照 ガラス基板31上に、真空蒸着法またはスパッタ法を使用
して、厚さ700Åのアルミニウム膜を形成し、その上
に、平行平板電極型高周波プラズマCVD法また水銀増
感光CVD法を使用してリンがドープされ厚さが500
Åのアモルファスシリコン膜を形成し、この二重層をパ
ターニングして、ソース電極・ドレイン電極32を形成し
た。
【0038】図8参照 ジシランをシリコン源としてなす通常のプラズマCVD
法を使用して、厚さ1500Åのノンドープのアモルフ
ァスシリコン膜33を形成した。このノンドープのアモル
ファスシリコン膜33がチャンネル層として機能する。
【0039】図9参照 実施例1に係る絶縁膜の製造方法を使用して、厚さ50
0Åの窒化シリコン膜34を形成した。このとき、ノンド
ープのアモルファスシリコン膜33の表面窒化の時間は
7.5分であり、このアモルファスシリコン膜をオージ
ェ電子分光法を使用して分析した結果、50atmic %相
当量の窒素由来のオージェ電子が検出された。
【0040】図10参照 真空蒸着法またはスパッタ法を使用してアルミニウム膜
を厚さ5000Åに形成した後、これをパターニングし
てゲート電極35を形成して、スタッガー型薄膜トランジ
スタを製造した。
【0041】以上の工程をもって製造したスタッガー型
薄膜トランジスタの電子移動度は0.8cm/V・秒
と十分大きく、満足すべきものであった。
【0042】比較例5 上記の窒化シリコン膜26の形成方法として、特願平1
−342746に係る絶縁膜の製造方法を使用する以外
は実施例5と同一の仕様と工程とをもって、スタッガー
型薄膜トランジスタのを製造した。このスタッガー型薄
膜トランジスタの電子移動度は0.4cm/V・秒で
あり、実施例5の場合に比し低かった。
【0043】実施例6(請求項3に係るスタッガー型薄
膜トランジスタの製造方法) チャンネル層として機能するノンドープのアモルファス
シリコン膜33と窒化シリコン膜34とのシリコン源が
モノシランであり、ノンドープのアモルファスシリコン
膜33の膜厚を4,500Åとし、その表面窒化時間を
30分とした以外は実施例5と同一の仕様と工程とをも
って、スタッガー型薄膜トランジスタのを製造した。な
お、前記のノンドープのアモルファスシリコン膜をオー
ジェ電子分光法を使用して分析した結果、50atomic%
相当量の窒素由来のオージェ電子を検出した。このスタ
ッガー型薄膜トランジスタの電子移動度は0.8cm
/V・秒であり、十分大きく満足すべきものであった。
【0044】比較例6 上記の窒化シリコン膜34の形成方法として、特願平1
−342746に係る絶縁膜の製造方法を使用する以外
は実施例6と同一の仕様と工程とをもって、スタッガー
型薄膜トランジスタのを製造した。このスタッガー型薄
膜トランジスタの電子移動度は0.2cm/V・秒で
あり、実施例6の場合より劣っていた。
【0045】
【発明の効果】以上説明したとおり、本発明に係る絶縁
膜の製造方法は、その上に窒化シリコン膜または酸窒化
シリコン膜が形成される半導体膜の表面を窒化または酸
窒化した後、その上に、窒化シリコン膜または酸窒化シ
リコン膜を堆積することゝされているため、上記の半導
体膜と窒化シリコン膜または酸窒化シリコン膜との界面
近傍に欠陥が発生しにくゝ、そのため、界面準位が発生
しにくゝ、界面電荷密度が高くならず、この絶縁膜(窒
化シリコン膜または酸窒化シリコン膜)が電界効果トラ
ンジスタのゲート絶縁膜として使用された場合はしきい
値電圧が安定し、また、電子移動度が大きくなり、キャ
パシタの誘電体膜として使用された場合は静電容量が大
きくなると云う利益がある。したがって、この絶縁膜が
使用された半導体装置特に電界効果トランジスタは、し
きい値電圧が安定し、また、電子移動度が大きくなり、
その効果は、薄膜トランジスタの場合特に顕著である。
【図面の簡単な説明】
【図1】本発明に係る絶縁膜の製造方法の実施に使用す
る装置の概念的構成図である。
【図2】本発明の実施例4の工程図である。
【図3】本発明の実施例4の工程図である。
【図4】本発明の実施例4の工程図である。
【図5】本発明の実施例4の工程図である。
【図6】本発明の実施例4の工程図である。
【図7】本発明の実施例5の工程図である。
【図8】本発明の実施例5の工程図である。
【図9】本発明の実施例5の工程図である。
【図10】本発明の実施例5の工程図である。
【符号の説明】
1 半導体基板 2 真空反応室 3 基板支持台 4 排気系 5 ヒータ 6 窒素源供給管 7 窒素源供給管に付属する流量計 8 シリコン源供給管 9 シリコン源供給管に付属する流量計 11 放電手段または放射線照射手段 12 エネルギー線照射手段 13 石英窓 21 ガラス基板 22 ノンドープのアモルファスシリコン膜 23 n型アモルファスシリコン膜 24 アルミニウム膜 25 ソース電極・ドレイン電極 26 窒化シリコン膜 27 ゲート電極 31 ガラス基板 32 ソース電極・ドレイン電極 33 ノンドープのアモルファスシリコン膜 34 窒化シリコン膜 35 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−134028(JP,A) 特開 平2−270325(JP,A) 特開 平2−281734(JP,A) 特開 昭63−172429(JP,A) 特開 平3−273632(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/318 H01L 21/336 H01L 29/786

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 ラジオ周波数放電または電子サイクロト
    ロン共鳴(ECR)放電を使用して、アンモニア、また
    は、窒素、または、アンモニアと窒素との混合ガス、ま
    たは、アンモニアと窒素と酸素との混合ガスを励起し、 該励起されたアンモニア、または、窒素、または、アン
    モニアと窒素との混合ガス、または、アンモニアと窒素
    と酸素との混合ガスを半導体膜に接触させながら、25
    0℃〜350℃程度の温度範囲において、該半導体膜に
    エネルギー線照射をなして、前記半導体膜の表面を窒化
    または酸窒化して、第1の窒化膜または酸窒化膜を形成
    し、 再び、ラジオ周波数放電または電子サイクロトロン共鳴
    (ECR)放電を使用して、アンモニア、または、窒
    素、または、アンモニアと窒素との混合ガス、または、
    アンモニアと窒素と酸素との混合ガスを励起し、 該励起されたアンモニア、または、窒素、または、アン
    モニアと窒素との混合ガス、または、アンモニアと窒素
    と酸素との混合ガスと、モノシラン、または、ジシラ
    ン、または、トリシラン、または、これらのシランのフ
    ッ素による置換誘導体との混合ガス、または、これらの
    シランの塩素による置換誘導体との混合ガスとを前記第
    1の窒化膜または酸窒化膜に接触させながら、250℃
    〜350℃程度の温度範囲において、該第1の窒化膜ま
    たは酸窒化膜にエネルギー線照射をなして、前記の第1
    の窒化膜または酸窒化膜上に、界面電荷密度が4×10
    10 cm -2 以下である第2の窒化シリコン膜または酸
    窒化シリコン膜を堆積する工程を有することを特徴とす
    る絶縁膜の製造方法。
  2. 【請求項2】 請求項1記載の絶縁膜の製造方法におい
    て、前記半導体膜は、化合物半導体膜であることを特徴
    とする絶縁膜の製造方法。
  3. 【請求項3】 請求項2記載の絶縁膜の製造方法におい
    て、前記化合物半導体膜は、ガリュウムヒ素膜、インジ
    ュウムリン膜、または、水銀カドミュウムテルル膜であ
    ることを特徴とする絶縁膜の製造方法。
  4. 【請求項4】 請求項1、2、または、3記載の絶縁膜
    の製造方法を使用して、絶縁膜を形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項5】 絶縁物基板上に、少なくとも、ノンドー
    プの多結晶シリコンまたはアモルファスシリコンの膜よ
    りなるチャンネル層を形成し、 該チャンネル層と電気的に接触し該チャンネル層を挟む
    導電体層よりなるソース電極とドレイン電極とを形成
    し、 該ソース電極とドレイン電極とに挟まれる領域における
    前記チャンネル層上に絶縁膜を介して導電体層よりなる
    ゲート電極を形成する工程を有する薄膜トランジスタの
    製造方法において、 少なくとも前記絶縁膜は、請求項1、2、または、3記
    載の絶縁膜の製造方法を使用して製造することを特徴と
    する薄膜トランジスタの製造方法。
JP12301892A 1992-05-15 1992-05-15 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 Expired - Fee Related JP3238744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12301892A JP3238744B2 (ja) 1992-05-15 1992-05-15 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12301892A JP3238744B2 (ja) 1992-05-15 1992-05-15 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07169762A JPH07169762A (ja) 1995-07-04
JP3238744B2 true JP3238744B2 (ja) 2001-12-17

Family

ID=14850193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12301892A Expired - Fee Related JP3238744B2 (ja) 1992-05-15 1992-05-15 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3238744B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381944B1 (ko) * 2000-01-12 2003-04-26 (주)울텍 저응력 실리콘 질화막 제조 방법
KR100464852B1 (ko) 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
CN109917269B (zh) * 2019-01-25 2021-10-01 中国科学院微电子研究所 单个高能粒子离化电荷测试电路

Also Published As

Publication number Publication date
JPH07169762A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
US4804640A (en) Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US7307028B2 (en) Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
US5622607A (en) Method of forming an oxide insulating film
EP0478984A1 (en) Plasma enhanced chemical vapor processing system using hollow cathode effect
JP3238744B2 (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
US20020090776A1 (en) Insulating film formation method, semiconductor device, and production apparatus
US5214002A (en) Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step
JP2004343031A (ja) 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP2004343031A5 (ja)
JPS6289873A (ja) 透明導電膜形成方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JP3221129B2 (ja) 半導体装置の製法
JP3237788B2 (ja) 非晶質シリコン薄膜の製造方法
JP2560038B2 (ja) 半導体素子の製造方法
JPH0351094B2 (ja)
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3387977B2 (ja) 絶縁膜の作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JPH03203329A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JP2805243B2 (ja) 析出発生防止方法
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JP3340406B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees