JPH07163158A - マイクロマシンの製造方法 - Google Patents
マイクロマシンの製造方法Info
- Publication number
- JPH07163158A JPH07163158A JP32614993A JP32614993A JPH07163158A JP H07163158 A JPH07163158 A JP H07163158A JP 32614993 A JP32614993 A JP 32614993A JP 32614993 A JP32614993 A JP 32614993A JP H07163158 A JPH07163158 A JP H07163158A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- layer
- substrate
- rotor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 製造工程が簡略化され、経済性、生産性に優
れたマイクロマシンの製造方法を提供する。 【構成】 ロータ４を囲撓するＳｉＯx 犠牲層３，５お
よびポリシリコン電極２の開口部６内に表出する基板１
上に、例えばポリシリコン層を選択成長させる。このポ
リシリコン層は、ロータ４の内周側にて成長するものは
ロータ４の内周部に一部重なり、ロータ４の外周側にて
成長するものはロータ４の外周部に一部重なるまで成長
させることにより、ハブ７ａとステータ７ｂとなる。そ
して、ＳｉＯx 犠牲層３，５を等方的に除去し、ロータ
４を基板１から遊離して静電マイクロモータが完成す
る。 【効果】 固定部材が基板の所望の位置から自己整合的
に形成できるため、フォトリソグラフィによるパターニ
ングを省略することができる。
れたマイクロマシンの製造方法を提供する。 【構成】 ロータ４を囲撓するＳｉＯx 犠牲層３，５お
よびポリシリコン電極２の開口部６内に表出する基板１
上に、例えばポリシリコン層を選択成長させる。このポ
リシリコン層は、ロータ４の内周側にて成長するものは
ロータ４の内周部に一部重なり、ロータ４の外周側にて
成長するものはロータ４の外周部に一部重なるまで成長
させることにより、ハブ７ａとステータ７ｂとなる。そ
して、ＳｉＯx 犠牲層３，５を等方的に除去し、ロータ
４を基板１から遊離して静電マイクロモータが完成す
る。 【効果】 固定部材が基板の所望の位置から自己整合的
に形成できるため、フォトリソグラフィによるパターニ
ングを省略することができる。
Description
【０００１】
【産業上の利用分野】本発明は、フォトファブリケーシ
ョン技術を適用したマイクロマシンの製造方法に関し、
工程数を減らすことにより生産性の向上を可能とする製
造方法に関するものである。
ョン技術を適用したマイクロマシンの製造方法に関し、
工程数を減らすことにより生産性の向上を可能とする製
造方法に関するものである。
【０００２】
【従来の技術】マイクロマシン（微小機械）は、微細作
業や狭所作業に適した小さな機械である。しかも、単に
寸法が小さいだけではなく、センサ、制御回路、アクチ
ュエータ等を一体集積化し、高度な機能を具備させたも
のもある。
業や狭所作業に適した小さな機械である。しかも、単に
寸法が小さいだけではなく、センサ、制御回路、アクチ
ュエータ等を一体集積化し、高度な機能を具備させたも
のもある。
【０００３】マイクロマシンは、集積回路とは異なり物
理的な可動部分を有するため、基板から遊離した微細部
品や、この微小部品を所定の位置関係に保持する嵌め合
い部分等の複雑な構造を形成するための加工が必要であ
る。しかし、μｍのオーダーの微細な要素を組み立てる
作業は、従来の機械加工技術の延長では実現不可能であ
る。かかる実情から、目下研究が進められているマイク
ロマシンの多くはシリコン基板上に作製され、各部の加
工には半導体集積回路で培われた微細加工技術、中でも
フォトマスク上のパターンを投影露光により一括して転
写するフォトファブリケーション技術が適用されてい
る。
理的な可動部分を有するため、基板から遊離した微細部
品や、この微小部品を所定の位置関係に保持する嵌め合
い部分等の複雑な構造を形成するための加工が必要であ
る。しかし、μｍのオーダーの微細な要素を組み立てる
作業は、従来の機械加工技術の延長では実現不可能であ
る。かかる実情から、目下研究が進められているマイク
ロマシンの多くはシリコン基板上に作製され、各部の加
工には半導体集積回路で培われた微細加工技術、中でも
フォトマスク上のパターンを投影露光により一括して転
写するフォトファブリケーション技術が適用されてい
る。
【０００４】さらに、上述のフォトファブリケーション
技術に加え、犠牲層エッチングというマイクロマシン製
造に固有の技術が用いられている。これは、将来可動部
材となるパターンの周囲を該パターンとの選択比がとれ
る材料、すなわち犠牲層（分離層とも言う。）で取り巻
いておき、最終的に上記パターンを基板から分離する必
要が生じた時にこの犠牲層を等方的なエッチング条件で
除去するものである。この技術により、基板から離れて
回転する歯車やロータ等が実際に作製されている。
技術に加え、犠牲層エッチングというマイクロマシン製
造に固有の技術が用いられている。これは、将来可動部
材となるパターンの周囲を該パターンとの選択比がとれ
る材料、すなわち犠牲層（分離層とも言う。）で取り巻
いておき、最終的に上記パターンを基板から分離する必
要が生じた時にこの犠牲層を等方的なエッチング条件で
除去するものである。この技術により、基板から離れて
回転する歯車やロータ等が実際に作製されている。
【０００５】例えば、静電マイクロモータの製造プロセ
スを図１，２、図６〜９を参照しながら説明する。先
ず、図１に示されるように、基板１上のポリシリコン電
極２、ＳｉＯx 犠牲層３、及び第１のＡｌ層からなるロ
ータ４をそれぞれフォトリソグラフィとドライエッチン
グにより順次パターニングする。
スを図１，２、図６〜９を参照しながら説明する。先
ず、図１に示されるように、基板１上のポリシリコン電
極２、ＳｉＯx 犠牲層３、及び第１のＡｌ層からなるロ
ータ４をそれぞれフォトリソグラフィとドライエッチン
グにより順次パターニングする。
【０００６】ここで、上記ロータ４は、通常のスパッタ
リング法により成膜された第１の材料層を静電マイクロ
モータのロータ形状にパターニングしたものであり、そ
の平面形状は円環状部材の外周側に櫛歯型の凹凸が形成
されたものである。
リング法により成膜された第１の材料層を静電マイクロ
モータのロータ形状にパターニングしたものであり、そ
の平面形状は円環状部材の外周側に櫛歯型の凹凸が形成
されたものである。
【０００７】次に、図２に示されるように、例えばプラ
ズマＣＶＤによって、ＳｉＯx 犠牲層５をウェハ全体に
ほぼ均一な膜厚に堆積させて上記ロータ４を被覆した
後、上記ＳｉＯx 犠牲層５，３をパターニングし、図６
に示されるようにロータ４を囲撓する領域のみに残す。
ズマＣＶＤによって、ＳｉＯx 犠牲層５をウェハ全体に
ほぼ均一な膜厚に堆積させて上記ロータ４を被覆した
後、上記ＳｉＯx 犠牲層５，３をパターニングし、図６
に示されるようにロータ４を囲撓する領域のみに残す。
【０００８】さらに、図７に示されるように、通常のス
パッタリング法により第２のＡｌ層８をウェハの全面に
成膜する。さらに、上記第２のＡｌ層８をパターニング
し、図８に示されるように、上記ロータ４の内周部に一
部重なるハブ８ａと、外周部に一部重なるステータ８ｂ
とを形成する。上記ステータ８ｂは平面的には放射状に
配列された複数の電極であり、これら各電極への電圧印
加を順次切り替えることによりロータ４を吸引し、これ
を回転させるものである。
パッタリング法により第２のＡｌ層８をウェハの全面に
成膜する。さらに、上記第２のＡｌ層８をパターニング
し、図８に示されるように、上記ロータ４の内周部に一
部重なるハブ８ａと、外周部に一部重なるステータ８ｂ
とを形成する。上記ステータ８ｂは平面的には放射状に
配列された複数の電極であり、これら各電極への電圧印
加を順次切り替えることによりロータ４を吸引し、これ
を回転させるものである。
【０００９】そして、上記ウェハを希フッ酸溶液に浸漬
し、図９に示されるように、ＳｉＯx 犠牲層５，３を除
去することにより、ロータ４は周囲の構造から完全に分
離され、静電マイクロモータが完成する。
し、図９に示されるように、ＳｉＯx 犠牲層５，３を除
去することにより、ロータ４は周囲の構造から完全に分
離され、静電マイクロモータが完成する。
【００１０】
【発明が解決しようとする課題】以上のように、静電マ
イクロモータの製造プロセスは、フォトファブリケーシ
ョン技術、すなわちフォトリソグラフィを応用した組立
技術が適用されているため、非常に微細な加工が可能で
ある反面、非常に多くの工程数を必要とする。
イクロモータの製造プロセスは、フォトファブリケーシ
ョン技術、すなわちフォトリソグラフィを応用した組立
技術が適用されているため、非常に微細な加工が可能で
ある反面、非常に多くの工程数を必要とする。
【００１１】具体的には、一つの材料層を所望のパター
ンに加工するまでに、その材料層の全面堆積、レジスト
層の塗布、選択露光、現像、このレジスト層をマスクと
したエッチング、レジスト層の除去等の工程が必要とな
る。また、レジスト層を選択露光するためには、予め原
版となるレチクルを設計し作製しておかなければならな
い。そして、各材料層をパターニングする毎にこれらの
操作を繰り返さなければならない。
ンに加工するまでに、その材料層の全面堆積、レジスト
層の塗布、選択露光、現像、このレジスト層をマスクと
したエッチング、レジスト層の除去等の工程が必要とな
る。また、レジスト層を選択露光するためには、予め原
版となるレチクルを設計し作製しておかなければならな
い。そして、各材料層をパターニングする毎にこれらの
操作を繰り返さなければならない。
【００１２】したがって、マイクロマシンの製造プロセ
スにおいて、上述のようなフォトリソグラフィの工程を
１回でも減らすことは、それだけ経済性、生産性の向上
につながることとなる。
スにおいて、上述のようなフォトリソグラフィの工程を
１回でも減らすことは、それだけ経済性、生産性の向上
につながることとなる。
【００１３】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、フォトリソグラフィの工程を
減らすことによって製造プロセスを簡略化し、経済性お
よび生産性の高いマイクロマシンの製造方法を提供する
ことを目的とする。
て提案されたものであり、フォトリソグラフィの工程を
減らすことによって製造プロセスを簡略化し、経済性お
よび生産性の高いマイクロマシンの製造方法を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】本発明に係るマイクロマ
シンの製造方法は、上述の目的を達成するために提案さ
れたものであり、所定のパターンに加工された第１の材
料層を囲撓してなる犠牲層を基板上に選択的に形成する
工程と、前記第１の材料層を部分的に遮蔽する第２の材
料層を前記犠牲層の開口部内に表出する前記基板の表面
から選択成長させる工程と、前記犠牲層を等方的に除去
することにより前記第１の材料層を前記基板から遊離さ
せる工程とを有するものである。
シンの製造方法は、上述の目的を達成するために提案さ
れたものであり、所定のパターンに加工された第１の材
料層を囲撓してなる犠牲層を基板上に選択的に形成する
工程と、前記第１の材料層を部分的に遮蔽する第２の材
料層を前記犠牲層の開口部内に表出する前記基板の表面
から選択成長させる工程と、前記犠牲層を等方的に除去
することにより前記第１の材料層を前記基板から遊離さ
せる工程とを有するものである。
【００１５】即ち、第２の材料層を、フォトリソグラフ
ィを経て所望の形状にパターニングする代わりに、基板
上の所望の位置から選択成長させることによって自己整
合的に形成するものである。なお、上記第１の材料層
は、最終的には基板から遊離されることによって可動部
材となるものであり、上記第２の材料層は、この第１の
材料層を所定位置に保持するための固定部材となるもの
である。
ィを経て所望の形状にパターニングする代わりに、基板
上の所望の位置から選択成長させることによって自己整
合的に形成するものである。なお、上記第１の材料層
は、最終的には基板から遊離されることによって可動部
材となるものであり、上記第２の材料層は、この第１の
材料層を所定位置に保持するための固定部材となるもの
である。
【００１６】第２の材料層は第１の材料層を保持するた
めに、この第１の材料層を部分的に遮蔽するように構成
されるが、第１の材料層を囲撓する犠牲層より上方にま
で第２の材料層を成長させ、犠牲層の上面を一部被覆す
るようにすることによって達成できる。そして、この第
２の材料層の膜厚の制御は、例えばＣＶＤ装置の時間当
りの堆積量を制御し処理時間を規定することによって行
うことができる。
めに、この第１の材料層を部分的に遮蔽するように構成
されるが、第１の材料層を囲撓する犠牲層より上方にま
で第２の材料層を成長させ、犠牲層の上面を一部被覆す
るようにすることによって達成できる。そして、この第
２の材料層の膜厚の制御は、例えばＣＶＤ装置の時間当
りの堆積量を制御し処理時間を規定することによって行
うことができる。
【００１７】第２の材料層としては、所定の基板から選
択成長することが可能な材料であれば特に限定されない
が、Ｗ、Ｍｏ、ＴｉＳｉx 、Ａｌ、Ｃｕ、ポリシリコン
が挙げられる。そして、これらを形成するに際しては、
その材料によって適宜ＣＶＤ条件を適正化すればよい
が、代表的な例を挙げると、Ｗは例えば熱ＣＶＤにてＷ
Ｆ6 −ＳｉＨ4 ガスを用いることによりＳｉ基板上に選
択成長させることができる。また、Ｍｏを選択成長させ
るには熱ＣＶＤにてＭｏＦ6 −Ａｒガスを用いればよ
く、ＴｉＳｉx を選択成長させるには減圧ＣＶＤにてＴ
ｉＣｌ4 −ＳｉＨ4ガスを用いればよい。さらに、Ａｌ
は例えば熱ＣＶＤにて（ＣＨ3 ）2 ＡｌＨ−Ｈ2 ガスを
用いることによりＳｉ基板上に選択成長させることがで
き、Ｃｕは例えば減圧ＣＶＤにおいてＣｕ（ＨＦＡ）2
−Ｈ2 Ｏガスを用いることによって選択成長させればよ
い。但し、上記ＨＦＡはビス−ヘキサ−フルオロ−アセ
チルアセトネートである。また、ポリシリコンは例えば
ＳｉＨ2 Ｃｌ2 を用いてエピタキシャル成長が行われる
温度より低温にて堆積させればＳｉ基板上に選択成長さ
せることができる。
択成長することが可能な材料であれば特に限定されない
が、Ｗ、Ｍｏ、ＴｉＳｉx 、Ａｌ、Ｃｕ、ポリシリコン
が挙げられる。そして、これらを形成するに際しては、
その材料によって適宜ＣＶＤ条件を適正化すればよい
が、代表的な例を挙げると、Ｗは例えば熱ＣＶＤにてＷ
Ｆ6 −ＳｉＨ4 ガスを用いることによりＳｉ基板上に選
択成長させることができる。また、Ｍｏを選択成長させ
るには熱ＣＶＤにてＭｏＦ6 −Ａｒガスを用いればよ
く、ＴｉＳｉx を選択成長させるには減圧ＣＶＤにてＴ
ｉＣｌ4 −ＳｉＨ4ガスを用いればよい。さらに、Ａｌ
は例えば熱ＣＶＤにて（ＣＨ3 ）2 ＡｌＨ−Ｈ2 ガスを
用いることによりＳｉ基板上に選択成長させることがで
き、Ｃｕは例えば減圧ＣＶＤにおいてＣｕ（ＨＦＡ）2
−Ｈ2 Ｏガスを用いることによって選択成長させればよ
い。但し、上記ＨＦＡはビス−ヘキサ−フルオロ−アセ
チルアセトネートである。また、ポリシリコンは例えば
ＳｉＨ2 Ｃｌ2 を用いてエピタキシャル成長が行われる
温度より低温にて堆積させればＳｉ基板上に選択成長さ
せることができる。
【００１８】
【作用】マイクロマシンにおいて第２の材料層は、可動
部材である第１の材料層を所定の位置関係に保持するた
めの固定部材となるが、本発明を適用して第２の材料層
を基板表面から選択成長させれば、第１の材料層を囲撓
する犠牲層をマスクとして自己整合的に形成できること
となる。
部材である第１の材料層を所定の位置関係に保持するた
めの固定部材となるが、本発明を適用して第２の材料層
を基板表面から選択成長させれば、第１の材料層を囲撓
する犠牲層をマスクとして自己整合的に形成できること
となる。
【００１９】これにより、第２の材料層をパターニング
するための種々の工程、具体的にはレジスト層の塗布、
選択露光、現像、エッチング、レジスト層の除去といっ
た工程が全て不用となり、経済性および生産性を向上さ
せることができる。
するための種々の工程、具体的にはレジスト層の塗布、
選択露光、現像、エッチング、レジスト層の除去といっ
た工程が全て不用となり、経済性および生産性を向上さ
せることができる。
【００２０】
【実施例】以下、本発明に係るマイクロマシンの製造方
法を適用した静電マイクロモータの製造プロセスについ
て、図面を参照しながら説明する。
法を適用した静電マイクロモータの製造プロセスについ
て、図面を参照しながら説明する。
【００２１】実施例１ 以下、図１〜図５を用いて、本実施例に係る静電マイク
ロモータの製造プロセスについて説明する。先ず、図１
に示されるように、基板１上のポリシリコン電極２、Ｓ
ｉＯx 犠牲層３をそれぞれフォトリソグラフィとドライ
エッチングにより順次パターニングし、さらに、第１の
材料層としてＡｌを成膜した後、これをパターニングし
てロータ４を形成した。
ロモータの製造プロセスについて説明する。先ず、図１
に示されるように、基板１上のポリシリコン電極２、Ｓ
ｉＯx 犠牲層３をそれぞれフォトリソグラフィとドライ
エッチングにより順次パターニングし、さらに、第１の
材料層としてＡｌを成膜した後、これをパターニングし
てロータ４を形成した。
【００２２】ここで、上記基板１は、例えば単結晶Ｓｉ
基板の表面を熱酸化し、さらにたとえばプラズマＣＶＤ
法によりＳｉx Ｎy 層を堆積させたものである。また、
上記ＳｉＯx 犠牲層３は、以下のプラズマＣＶＤ条件に
て約５００ｎｍの厚さに形成されたものである。
基板の表面を熱酸化し、さらにたとえばプラズマＣＶＤ
法によりＳｉx Ｎy 層を堆積させたものである。また、
上記ＳｉＯx 犠牲層３は、以下のプラズマＣＶＤ条件に
て約５００ｎｍの厚さに形成されたものである。
【００２３】ＳｉＯx 犠牲層形成用プラズマＣＶＤ条件 ガス流量 ： ＴＥＯＳ １５０ｓｃｃｍ Ｏ3 １００ｓｃｃｍ 圧力 ： １３３０Ｐａ 温度 ： ３５０℃ ＲＦ電力 ： ３５０Ｗ（１３．５６ＭＨｚ）
【００２４】また、上記ロータ４は、通常のスパッタリ
ング法によりＡｌ膜を２μｍ成膜して、フォトリソグラ
フィとドライエッチングにより、円環状部材の外周側に
櫛歯型の凹凸が形成された平面形状となるようにパター
ニングされたものである。
ング法によりＡｌ膜を２μｍ成膜して、フォトリソグラ
フィとドライエッチングにより、円環状部材の外周側に
櫛歯型の凹凸が形成された平面形状となるようにパター
ニングされたものである。
【００２５】続いて、図２に示されるように、上述のプ
ラズマＣＶＤ条件にて、さらにＳｉＯx 犠牲層５をウェ
ハ全面に５００ｎｍなる膜厚に堆積させて上記ロータ４
を被覆した。
ラズマＣＶＤ条件にて、さらにＳｉＯx 犠牲層５をウェ
ハ全面に５００ｎｍなる膜厚に堆積させて上記ロータ４
を被覆した。
【００２６】さらに、図３に示されるように、ロータ４
を囲撓する領域のみのＳｉＯx 犠牲層５，３及びポリシ
リコン電極２が残されるように、フォトリソグラフィと
ドライエッチングによってパターニングを行った。これ
により、ＳｉＯx 犠牲層５，３及びポリシリコン電極２
の開口部６内に単結晶Ｓｉ基板を露出させた。
を囲撓する領域のみのＳｉＯx 犠牲層５，３及びポリシ
リコン電極２が残されるように、フォトリソグラフィと
ドライエッチングによってパターニングを行った。これ
により、ＳｉＯx 犠牲層５，３及びポリシリコン電極２
の開口部６内に単結晶Ｓｉ基板を露出させた。
【００２７】次に、第２の材料層としてポリシリコン層
を上述の単結晶Ｓｉ基板の露出面にのみ約２μｍなる膜
厚となるまで選択成長させた。なお、このポリシリコン
層は、以下の選択成長条件にて形成されたものである。
を上述の単結晶Ｓｉ基板の露出面にのみ約２μｍなる膜
厚となるまで選択成長させた。なお、このポリシリコン
層は、以下の選択成長条件にて形成されたものである。
【００２８】選択成長条件 装置 ： 選択エピタキシャル成長装置 ガス流量： ＳｉＨ2 Ｃｌ2 １５０ｓｃｃｍ 圧力 ： ２６７００Ｐａ 温度 ： ６５０℃ なお、この選択成長条件は、通常の単結晶Ｓｉ薄膜のエ
ピタキシャル成長が行われる温度より低温条件を採用す
ることにより、ポリシリコン成長を可能としている。
ピタキシャル成長が行われる温度より低温条件を採用す
ることにより、ポリシリコン成長を可能としている。
【００２９】また、上記ポリシリコン層をＳｉＯx 犠牲
層５より上方まで成長させることにより、ロータ４の内
周側に成長したものはロータ４の内周部に一部重なり、
ロータ４の外周側に成長したものはロータ４の外周部に
一部重なり、これにより、図４に示されるようなハブ７
ａとステータ７ｂとが形成された。上記ステータ７ｂは
平面的には放射状に配列された複数の電極であり、これ
ら各電極への電圧印加を順次切り替えることによりロー
タ４を吸引し、これを回転させるものである。
層５より上方まで成長させることにより、ロータ４の内
周側に成長したものはロータ４の内周部に一部重なり、
ロータ４の外周側に成長したものはロータ４の外周部に
一部重なり、これにより、図４に示されるようなハブ７
ａとステータ７ｂとが形成された。上記ステータ７ｂは
平面的には放射状に配列された複数の電極であり、これ
ら各電極への電圧印加を順次切り替えることによりロー
タ４を吸引し、これを回転させるものである。
【００３０】その後、上記ウェハを希フッ酸溶液に浸漬
し、図５に示されるように、ＳｉＯx 犠牲層５，３を除
去した。これにより、ロータ４は周囲の構造から完全に
分離され、静電マイクロモータが完成した。
し、図５に示されるように、ＳｉＯx 犠牲層５，３を除
去した。これにより、ロータ４は周囲の構造から完全に
分離され、静電マイクロモータが完成した。
【００３１】以上のように、ハブ７ａとステータ７ｂと
をポリシリコン層の選択成長によって形成すると、パタ
ーニングの工程が不用となるため、静電マイクロモータ
の製造プロセスを簡略化することができる。
をポリシリコン層の選択成長によって形成すると、パタ
ーニングの工程が不用となるため、静電マイクロモータ
の製造プロセスを簡略化することができる。
【００３２】実施例２ 本実施例においては、ポリシリコン層の代わりにタング
ステン（Ｗ）層を選択成長させて第２の材料層を形成
し、静電マイクロモータを作製した。
ステン（Ｗ）層を選択成長させて第２の材料層を形成
し、静電マイクロモータを作製した。
【００３３】先ず、実施例１と同様にして、基板１上の
ポリシリコン電極２、ＳｉＯx 犠牲層３、ロータ４をパ
ターニングし、さらにＳｉＯx 犠牲層５を堆積させて上
記ロータ４を被覆した。そして、ロータ４を囲撓する領
域のみのＳｉＯx 犠牲層５，３及びポリシリコン電極２
が残されるようにパターニングを行い、これにより、Ｓ
ｉＯx 犠牲層５，３及びポリシリコン電極２の開口部６
内に単結晶Ｓｉ基板を表出させた。
ポリシリコン電極２、ＳｉＯx 犠牲層３、ロータ４をパ
ターニングし、さらにＳｉＯx 犠牲層５を堆積させて上
記ロータ４を被覆した。そして、ロータ４を囲撓する領
域のみのＳｉＯx 犠牲層５，３及びポリシリコン電極２
が残されるようにパターニングを行い、これにより、Ｓ
ｉＯx 犠牲層５，３及びポリシリコン電極２の開口部６
内に単結晶Ｓｉ基板を表出させた。
【００３４】次に、第２の材料層としてＷ層を上述の単
結晶Ｓｉ基板の露出面にのみ約２μｍなる膜厚となるま
で選択成長させた。なお、このＷ層は、以下の選択成長
条件にて形成されたものである。
結晶Ｓｉ基板の露出面にのみ約２μｍなる膜厚となるま
で選択成長させた。なお、このＷ層は、以下の選択成長
条件にて形成されたものである。
【００３５】選択成長条件 ガス流量： ＷＦ6 ７ｓｃｃｍ ＳｉＨ4 １０ｓｃｃｍ 圧力 ： ２６．７Ｐａ 温度 ： ２６０℃ なお、上記選択成長は、ＷＦ6 のシラン還元反応によっ
てＷをＳｉ上に堆積させるものであり、シリコン還元反
応による基板への食い込みを抑制でき、且つ高い堆積速
度を実現できるものである。
てＷをＳｉ上に堆積させるものであり、シリコン還元反
応による基板への食い込みを抑制でき、且つ高い堆積速
度を実現できるものである。
【００３６】上記Ｗ層は、ＳｉＯx 犠牲層５より上方ま
で成長させることにより、ハブ７ａとステータ７ｂとな
った。その後、実施例１にて行ったと同様にして、Ｓｉ
Ｏx 犠牲層５，３を除去し、ロータ４を周囲の構造から
完全に分離させて静電マイクロモータを完成させた。
で成長させることにより、ハブ７ａとステータ７ｂとな
った。その後、実施例１にて行ったと同様にして、Ｓｉ
Ｏx 犠牲層５，３を除去し、ロータ４を周囲の構造から
完全に分離させて静電マイクロモータを完成させた。
【００３７】以上のように、ハブ７ａとステータ７ｂと
をＷ層の選択成長によって形成すると、第２の材料層の
パターニングの工程が不用となるため、静電マイクロモ
ータの製造工程を簡略化することとなる。
をＷ層の選択成長によって形成すると、第２の材料層の
パターニングの工程が不用となるため、静電マイクロモ
ータの製造工程を簡略化することとなる。
【００３８】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。例えば、第２の材料層として選択成長さ
せる材料はポリシリコンやＷに限られず、所定の基板か
ら選択成長させることが可能であり、目的の部材として
使用可能な特性を有するものであればよい。そして、実
際に選択成長させるに際しては、その材料によってＣＶ
Ｄ条件を適宜選択すればよい。
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。例えば、第２の材料層として選択成長さ
せる材料はポリシリコンやＷに限られず、所定の基板か
ら選択成長させることが可能であり、目的の部材として
使用可能な特性を有するものであればよい。そして、実
際に選択成長させるに際しては、その材料によってＣＶ
Ｄ条件を適宜選択すればよい。
【００３９】また、ＳｉＯx 犠牲層３，５の成膜方法と
しては、上述のＯ3 −ＴＥＯＳ系プラズマＣＶＤの他、
コンフォーマルな成膜法として近年研究が進められてい
るＯ2 −ＴＥＯＳ系プラズマＣＶＤ法、Ｏ3 −ＴＥＯＳ
系常圧ＣＶＤ法、Ｈ2 Ｏ−ＴＥＯＳプラズマＣＶＤ法等
の方法を採用してもよい。なお、プラズマＣＶＤ法を実
施するに当たっては、有磁場マイクロ波プラズマＣＶＤ
装置をはじめ、近年提案されている高密度プラズマ装置
を用いてもよい。
しては、上述のＯ3 −ＴＥＯＳ系プラズマＣＶＤの他、
コンフォーマルな成膜法として近年研究が進められてい
るＯ2 −ＴＥＯＳ系プラズマＣＶＤ法、Ｏ3 −ＴＥＯＳ
系常圧ＣＶＤ法、Ｈ2 Ｏ−ＴＥＯＳプラズマＣＶＤ法等
の方法を採用してもよい。なお、プラズマＣＶＤ法を実
施するに当たっては、有磁場マイクロ波プラズマＣＶＤ
装置をはじめ、近年提案されている高密度プラズマ装置
を用いてもよい。
【００４０】この他、製造されるマイクロマシンの種
類、サンプル・ウェハの構成、用いる製造装置の種類、
間欠スパッタリングの条件、プロセスの細目等が本発明
の趣旨を逸脱しない範囲で適宜変更可能であることは、
言うまでもない。
類、サンプル・ウェハの構成、用いる製造装置の種類、
間欠スパッタリングの条件、プロセスの細目等が本発明
の趣旨を逸脱しない範囲で適宜変更可能であることは、
言うまでもない。
【００４１】
【発明の効果】以上の説明から明かなとおり、選択成長
によって形成される部材は、フォトリソグラフィおよび
エッチングによるパターニングを必要とせず、基板上の
所望の位置から自己整合的に形成できる。したがって、
本発明に係るマイクロマシンの製造方法を適用すると、
製造プロセスが簡略化され、生産性が向上し、コストダ
ウンを図ることができる。
によって形成される部材は、フォトリソグラフィおよび
エッチングによるパターニングを必要とせず、基板上の
所望の位置から自己整合的に形成できる。したがって、
本発明に係るマイクロマシンの製造方法を適用すると、
製造プロセスが簡略化され、生産性が向上し、コストダ
ウンを図ることができる。
【図１】静電マイクロモータの製造プロセスを示すもの
であって、ポリシリコン電極，ＳｉＯx 犠牲層，ロータ
が形成された基板を模式的に示す断面図である。
であって、ポリシリコン電極，ＳｉＯx 犠牲層，ロータ
が形成された基板を模式的に示す断面図である。
【図２】図１の基板において、さらにＳｉＯx 犠牲層が
成膜された状態を模式的に示す断面図である。
成膜された状態を模式的に示す断面図である。
【図３】本発明を適用した静電マイクロモータの製造プ
ロセスを示すものであって、図２の基板において、Ｓｉ
Ｏx 犠牲層，ポリシリコン電極の選択的なエッチングが
なされた状態を模式的に示す断面図である。
ロセスを示すものであって、図２の基板において、Ｓｉ
Ｏx 犠牲層，ポリシリコン電極の選択的なエッチングが
なされた状態を模式的に示す断面図である。
【図４】図３の基板において、第２の材料層を選択成長
させた状態を模式的に示す断面図である。
させた状態を模式的に示す断面図である。
【図５】図４の基板において、ＳｉＯx 犠牲層の除去が
なされた状態を模式的に示す断面図である。
なされた状態を模式的に示す断面図である。
【図６】従来法による静電マイクロモータの製造プロセ
スを示すものであって、図２の基板において、ＳｉＯx
犠牲層の選択的なエッチングがなされた状態を模式的に
示す断面図である。
スを示すものであって、図２の基板において、ＳｉＯx
犠牲層の選択的なエッチングがなされた状態を模式的に
示す断面図である。
【図７】図６の基板において、さらに第２の材料層が成
膜された状態を模式的に示す断面図である。
膜された状態を模式的に示す断面図である。
【図８】図７の基板において、第２の材料層のパターニ
ングがなされた状態を模式的に示す断面図である。
ングがなされた状態を模式的に示す断面図である。
【図９】図８の基板において、ＳｉＯx 犠牲層の除去が
なされた状態を模式的に示す断面図である。
なされた状態を模式的に示す断面図である。
１・・・基板 ２・・・ポリシリコン電極 ３，５・・・ＳｉＯx 犠牲層 ４・・・ロータ ６・・・開口部 ７ａ・・・ハブ ７ｂ・・・ステータ
Claims (2)
- 【請求項１】 所定のパターンに加工された第１の材料
層を囲撓してなる犠牲層を基板上に選択的に形成する工
程と、 前記第１の材料層を部分的に遮蔽する第２の材料層を、
前記犠牲層の開口部内に表出する前記基板の表面から選
択成長させる工程と、 前記犠牲層を等方的に除去することにより前記第１の材
料層を前記基板から遊離させる工程とを有することを特
徴とするマイクロマシンの製造方法。 - 【請求項２】 前記第２の材料層を、Ｗ、Ｍｏ、ＴｉＳ
ｉx 、Ａｌ、Ｃｕ、ポリシリコンのいずれかを選択成長
させることにより形成することを特徴とする請求項１記
載のマイクロマシンの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32614993A JPH07163158A (ja) | 1993-11-30 | 1993-11-30 | マイクロマシンの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32614993A JPH07163158A (ja) | 1993-11-30 | 1993-11-30 | マイクロマシンの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07163158A true JPH07163158A (ja) | 1995-06-23 |
Family
ID=18184603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32614993A Withdrawn JPH07163158A (ja) | 1993-11-30 | 1993-11-30 | マイクロマシンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07163158A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008105157A (ja) * | 2006-10-27 | 2008-05-08 | Seiko Epson Corp | Ｍｅｍｓ・半導体複合回路の製造方法 |
| JP2009051005A (ja) * | 2008-09-30 | 2009-03-12 | Seiko Epson Corp | Ｍｅｍｓ・半導体複合回路の製造方法 |
| US7537953B2 (en) | 2005-11-11 | 2009-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microstructure and microelectromechanical system |
-
1993
- 1993-11-30 JP JP32614993A patent/JPH07163158A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7537953B2 (en) | 2005-11-11 | 2009-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microstructure and microelectromechanical system |
| JP2008105157A (ja) * | 2006-10-27 | 2008-05-08 | Seiko Epson Corp | Ｍｅｍｓ・半導体複合回路の製造方法 |
| JP2009051005A (ja) * | 2008-09-30 | 2009-03-12 | Seiko Epson Corp | Ｍｅｍｓ・半導体複合回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338205B2 (en) | Method of fabricating and encapsulating MEMS devices | |
| US4964946A (en) | Process for fabricating self-aligned field emitter arrays | |
| KR100235159B1 (ko) | 진공 마이크로 전자 소자 및 그 제조 방법 | |
| JP2002192499A (ja) | マイクロマシニング構造体、および該マイクロマシニング構造体を製造するための方法 | |
| JPH07163158A (ja) | マイクロマシンの製造方法 | |
| JP2004230546A (ja) | エピタキシャルリアクタにおいて表面マイクロマシニングされた構造物を解放する方法 | |
| US8507385B2 (en) | Method for processing a thin film micro device on a substrate | |
| JP3446244B2 (ja) | マイクロマシンの製造方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| JPH07177761A (ja) | マイクロマシンの製造方法 | |
| JP3664287B2 (ja) | 半導体装置製造中の改善されたマスキング方法 | |
| JPH06343272A (ja) | マイクロマシンの製造方法 | |
| CN1489184A (zh) | 干光刻法及用其形成栅图案的方法 | |
| JPH1145863A (ja) | 基板にイオンインプラントする方法 | |
| CN113336187B (zh) | Mems器件封装方法及封装结构 | |
| JPH05211034A (ja) | 超小型電子装置をカプセル化するための真空超小型室の形成法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
| US20070254487A1 (en) | Submicron device fabrication | |
| JP2002008965A (ja) | ステンシルマスク基板及びその基板の製造方法、並びにその基板を用いたステンシルマスク及びそのマスクの製造方法 | |
| JPH08139336A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH10189435A (ja) | 転写マスク及びその製造方法 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JP4792666B2 (ja) | ステンシルマスク、その製造方法及び露光方法 | |
| JPS6240723A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |