JPH0715449A - 信号源選択装置 - Google Patents

Abstract

(57)【要約】 【構成】 信号源Ａと信号源Ｂは、それぞれインターフ
ェース回路１０および１５を介して共用通信ライン５０
に結合される。インターフェース回路１０および１５
は、共用通信ライン５０を介して行き先２０に結合され
るのが、信号源Ａからの信号であるかあるいは信号源Ｂ
からの信号であるかを決定する。信号源Ａ、信号源Ｂか
らの信号路のインピーダンスと行き先２０の入力インピ
ーダンス間の相互作用により、信号源Ａ、信号源Ｂに対
して優先順位付けが行われる。 【効果】 複数の信号源からの信号が共用通信ライン上
で衝突するのを少ない構成要素で回避することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共用通信ラインに結合
された複数の電子構成要素間の通信を制御するインター
フェース回路に関する。

【０００２】

【発明の背景】共用通信ライン、例えば、ディジタル母
線には、典型的には、通信ラインへの信号源のアクセス
を制御する機能が組み込まれている。アクセスを割り当
てるのに十分な手段が設けられていないと、共用通信ラ
インを通して同時に伝送しようとしている種々の信号源
からの信号が不本意に衝突することがある。予期しない
衝突が起こると、通信の完全な状態が失われ、通信ライ
ンに接続されているハードウェアの損傷を生じることも
ある。

【０００３】アクセスを通信ラインに割り当てる種々の
方法（アクセスアービトレーション／優先割り当てを含
む）が知られている。一例として、１９９０年１月１６
日にマーカルド氏に付与された、“非同期ディジタル・
アービター”という名称の米国特許第４，８９４，５６
５号には、２つの非同期ディジタル“チップ選択”信号
のうちどちらが共用ＲＡＭとの通信を制御するかを決定
するアービター回路が開示されている。アービトレーシ
ョン処理では、優先順位が割り当てられ、通信チャネル
が使用されているとき“通信チャネル使用中”信号を発
生して信号源に知らせる。

【０００４】マーカルド氏が開示した実施例におけるよ
うに、共用通信ラインにアクセスを割り当てる従来の方
法は、高価な回路構成要素を多数必要とし且つ極めて特
殊な信号形成（例えば、チップ選択パルス）を必要とす
る。このような要求により、従来の回路の利用性は望ま
しくないほど制限される。

【０００５】

【発明の概要】本発明の特徴に従い、複数の信号源はイ
ンターフェース回路を介して共用通信ラインに接続さ
れ、少なくとも１つの信号行き先と通信する。通信ライ
ンへのアクセスは、例えば、信号源からの信号のうちの
１つの信号の変移に応答してインターフェース回路を動
作可能にすることにより制御される。更に、信号路の相
対インピーダンスに基づく優先順位方式も含まれる。こ
こに開示されるインターフェース法は非常に少ない構成
要素で実施され、別個のクロック信号源やイネーブル信
号源を必要としない。

【０００６】本発明のもう１つの特徴に従い、ここに開
示されるインターフェース方式は、アナログまたはディ
ジタル信号を含む種々の信号形式を呈する非同期信号源
に用いられる。

【０００７】

【実施例】図１において、信号源Ａと信号源Ｂは、それ
ぞれインターフェース回路１０および１５を介して共用
通信ライン５０に結合される。インターフェース回路１
０および１５は、共用通信ランイ５０を介して行き先２
０に結合されるのは信号源Ａからの信号であるかそれと
も信号源Ｂからの信号であるかを決定するように動作す
る。以下に更に詳細に述べるように、インターフェース
回路１０および１５の動作には、信号源Ｂからの信号活
動に応答する切り換えすなわち選択機能が含まれる。ま
た切り換え動作では、より高い優先順位が信号源Ｂから
の信号に割り当てられる。この優先順位付けは、信号源
Ａと信号源Ｂからの信号路のインピーダンスと行き先２
０の入力インピーダンスＲＬとの間の相互作用より生じ
る。

【０００８】図１に示すように、信号源Ａおよび信号源
Ｂはそれぞれのソース・インピーダンスＲＡおよびＲＢ
を呈する。インターフェース回路１０は、信号源Ａと通
信ライン５０との間に結合される電流路（例えば、抵抗
Ｒ１０）を含んでいる。図１に示すインターフェース回
路１５の実施例においては、入力が、信号源Ｂとスイッ
チング・トランジスタＱ１のエミッタおよびダイオード
Ｄ１とＤ２のアノードに接続される。ダイオードＤ１の
カソードとトランジスタＱ１のコレクタは通信ライン５
０に接続される。図１に示すように、トランジスタＱ１
は、信号源Ｂと通信ライン５０間でスイッチ制御される
接続を与える。トランジスタＱ１のスイッチング動作
は、コンデンサＣ１に発生され、抵抗Ｒ１を介してトラ
ンジスタＱ１のベース端子に供給される制御電圧により
制御される。

【０００９】コンデンサＣ１に発生する制御電圧は、ダ
イオードＤ２とコンデンサＣ１から成るピーク検出器お
よびコンデンサＣ１と抵抗Ｒ１から成る再トリガ可能な
タイミング回路との組み合わせにより発生される。ピー
ク検出器はダイオードＤ２により一部設定される閾値レ
ベルを超える信号源Ｂからの信号レベルを検出する。ダ
イオードＤ２のカソードはコンデンサＣ１と抵抗Ｒ１の
接続点に接続され、信号源Ｂの信号のピークに応答して
コンデンサＣ１の充電を可能にする。コンデンサＣ１の
放電路は、抵抗Ｒ１とトランジスタＱ１のベース／エミ
ッタ接合部を通る。以下に説明するように、コンデンサ
Ｃ１の充放電周期により、信号源Ｂからの信号のピーク
に応答してトランジスタＱ１の導通状態の最少持続時間
を決定する期間が設定される。追加的な信号のピークが
発生すると、タイミング回路が再びトリガされ、トラン
ジスタＱ１の導通状態を延長しあるいは反復する。

【００１０】図１に示す実施例は、消費者用電子構成要
素間の通信システムに使用できる。更に詳しく言うと、
信号源Ａおよび信号源Ｂは、通信ライン５０に接続され
る種々の電子構成要素の動作を制御することを目的とす
る、ユーザにより作動される制御信号源（例えば、リモ
ートコントロール信号受信機あるいは特殊な電子構成要
素の制御パネル）を含んでいる。消費者用エレクトロニ
クスの場合、図１における行き先２０は、ビデオ、オー
ディオまたはコンピュータ関連の装置を含んでいる。

【００１１】図１に示す実施例の動作は、図２に示す説
明的波形を使用するディジタルシステムに関連して説明
する。以下の説明のために、信号源Ａと信号源Ｂは、図
２に示すように、論理“１”（高いあるいは正の電圧、
例えば、＋５Ｖ）および論理“０”（低いあるいは大地
の電圧）レベルを呈する、ディジタルパルス波形源であ
ると仮定する。また最初に、信号源Ｂは長い間動作して
おらず（論理“０”である）、コンデンサＣ１は放電し
ている（ＶＣ１は約０Ｖ）ものと仮定する。

【００１２】この初期状態において、トランジスタＱ１
のベース／エミッタ電圧（Ｖ_ＢＥはゼロなので、トラン
ジスタＱ１はカットオフになる。また、ダイオードＤ１
は逆バイアスされる。従って、信号源Ｂと通信ライン５
０との間に接続は存在しない。しかしながら、信号源Ａ
は抵抗Ｒ１０を介して通信ライン５０に接続される。そ
の結果、信号源Ａが通信ライン５０を制御するので、信
号源Ａからの信号は通信ライン５０を介して行き先２０
に供給される。この状態は図２に示されており、パルス
Ａ１はパルスＯ１として通信ライン５０に現れる。信号
源Ａは、信号源Ｂが動作していない間、通信ライン５０
を制御し続ける。

【００１３】信号源Ｂが動作する（論理“１”のパルス
を発生する）と、信号源Ｂからの最初のパルスによりコ
ンデンサＣ１は充電され、信号源Ｂからのパルスの電圧
（論理“１”）より低いダイオード（Ｄ２）の降下電圧
に達する。抵抗ＲＢとコンデンサＣ１の値は、充電作用
と関連する時定数が信号源からのパルスの幅と比較して
無視できるようなものである。従って、Ｃ１の充電期間
は、図２におけるＣ１の電圧波形の急速な上昇で描かれ
ているように、比較的急速である。コンデンサＣ１の電
圧は抵抗Ｒ１を介してトランジスタＱ１のベースに接続
される。従って信号源Ｂの出力が論理“０”に戻ると、
トランジスタＱ１のベース／エミッタ電圧は、トランジ
スタＱ１を飽和した導通状態に切り換えるのに十分な正
の値になる。

【００１４】トランジスタＱ１は、論理“０”レベルを
信号源Ｂから通信ライン５０に伝える通路を与える。更
に詳しく言うと、上述のようにトランジスタＱ１が導通
状態になると、電流は通信ライン５０から信号源Ｂに流
れる。従って、トランジスタＱ１により、通信ライン５
０は信号源Ｂからの論理“０”レベルに応答して論理
“０”に近い電圧値になる。その結果、通信ライン５０
に生じる論理“０”の値は、トランジスタＱ１の飽和電
圧だけ、信号源Ｂにおける論理“Ｏ”の値と異なる。

【００１５】信号源Ｂからの論理“１”のレベルは、ダ
イオードＤ１を通る導通路を経て、通信ライン５０に伝
達される。ダイオードＤ１を通る電流路はトランジスタ
Ｑ１を通る電流路と並列である。しかしながら、ダイオ
ードＤ１の構成により、電流はトランジスタＱ１を流れ
る電流と反対方向、すなわち信号源Ｂから通信ライン５
０に流れる。従って、通信ランイ５０は、信号源Ｂから
の論理“１”レベルに応答して論理“１”に近い電圧値
になる。通信ライン５０における論理“１”の電圧は、
ダイオードＤ１両端の電圧降下により、信号源Ｂにおけ
る論理“１”の電圧からオフセットされる。

【００１６】コンデンサＣ１が充電された後、Ｃ１に貯
えられた電圧は、信号源Ｂが論理“０”である時、トラ
ンジスタＱ１を導通状態に切り換える。しかしながら、
信号源Ｂが低い時、コンデンサＣ１は、抵抗Ｒ１および
トランジスタＱ１のベース／エミッタ接合部を通って、
信号源Ｂのソース・インピーダンスＲＢの中にゆっくり
放電する。コンデンサＣ１の放電時間は、コンデンサＣ
１と抵抗Ｒ１の値により決定され、信号源のパルス幅に
対して長くなるように選定される。コンデンサＣ１の比
較的ゆるやかな放電は、図２においてコンデンサＣ１の
電圧の波形で示されている。放電時間は信号源Ｂからの
メッセージの長さに基いて選定され、ひとたび信号源Ｂ
が動作状態になると、メッセージの伝達は信号源Ａから
干渉されずに完了できるようにする。

【００１７】先に述べたように、信号源Ｂからパルスが
発生すると、インターフェース回路１５を動作可能に
し、信号源Ｂと通信ライン５０との間を連結する。しか
しながら、信号源Ｂからの活動により、インターフェー
ス回路１０が動作不能にされたりあるいは信号源Ａが通
信ライン５０から接続を切られたりすることはない。イ
ンターフェース回路１０およびインターフェース回路１
５の両方が動作可能になると、信号源Ａと信号源Ｂから
の信号は相互に作用し、破損したデータの電位を導入す
る。図１の実施例は、優先順位方式を組み入れることに
より、データ破損問題に対処する。この方式は、インピ
ーダンス｛ＲＡ＋Ｒ１０｝、ＲＢおよびＲＬの相対値と
関連して動作する信号源Ｂの活動により開始される、上
述した動作可能化により実行される。抵抗｛ＲＡ＋Ｒ１
０｝とＲＢ、および抵抗｛ＲＡ＋Ｒ１０｝とＲＬとの大
きさの相違により、通信ライン５０における信号源Ｂか
らの信号は信号源Ａからの信号に対して優位を占めるこ
とが示される。

【００１８】相対インピーダンスにより与えられる優先
順位は図２に示されている。信号源Ａが制御している
（信号源Ｂは長い間動作していない）間、信号源Ａから
のパルス通信ライン５０に現れる（パルスＡ１はパルス
Ｏ１に対応する）。同様に、信号源Ａが動作していない
時、信号源Ｂからのパルスは通信ライン５０に現れる
（例えば、パルスＢ１はパルスＯ２に対応する）。しか
しながら、信号源Ｂが支配しており（コンデンサＣ１は
放電していない）、信号源Ａは信号源Ｂと反対の論理状
態のパルスを発生するならば、抵抗｛ＲＡ＋Ｒ１０｝と
ＲＢとの大きさの相違により、信号源Ｂからの論理レベ
ルは信号源Ａからの論理レベルに対し優位を占める。信
号源Ｂが信号源Ａよりも優位にあることは図２で説明さ
れており、パルスＡ２とパルスＢ２の相互作用により、
段階状のパルス波形Ｏ３が通信ライン５０に発生され
る。

【００１９】信号源Ａよりも信号源Ｂからの信号活動の
方が優位を占めることを一層よく理解するため、まず最
初に、信号源Ａが論理“１”であり、信号源Ｂが論理
“０”である状況を考えてみる。信号源Ｂが論理“０”
である時、抵抗ＲＢと飽和トランジスタＱ１の低インピ
ーダンスとの直列の組み合わせは、事実上、抵抗ＲＬと
並列になっている。その結果生じる等価抵抗の大きさ
は、ＲＡとＲ１０の直列の組み合わせよりも小さい。上
述した等価抵抗と、抵抗の組み合わせ｛ＲＡ＋Ｒ１０｝
は分圧器を形成し、信号源Ａからの信号レベルの約１／
１０の信号レベルを通信ライン５０に生じる。従って、
信号源Ａの状態に関係なく、信号源Ｂからの論理“０”
に応答し、論理“０”レベルを設定するのに十分な電圧
が通信ライン５０に発生する。

【００２０】信号源Ｂが論理“１”であり信号源Ａが論
理“０”であるならば、抵抗ＲＡとＲ１０の直列の組み
合わせは、事実上、抵抗ＲＬと並列になっている。その
結果生じる等価抵抗の大きさは、順方向バイアス・ダイ
オードＤ１と直列の抵抗ＲＢの抵抗よりも大きい。信号
源Ｂからの論理“１”の信号レベルを、抵抗ＲＢとダイ
オードＤ１と上述の等価抵抗（ＲＬと並列の｛ＲＡ＋Ｒ
１０｝）で分圧して通信ライン５０に生じる信号レベル
は、信号源Ｂからの論理“１”のレベルの約９／１０で
ある。従って、信号源Ａの状態に関係なく、信号源Ｂか
らの論理“１”に応答して、論理“１”のレベルを設定
するのに十分な電圧が通信ライン５０に発生する。

【００２１】コンデンサＣ１を放電させるように信号源
Ｂが十分に長い期間動作しておらず（論理“０”であ
る）、コンデンサＣ１が放電し、トランジスタＱ１をオ
ンにするのに不十分な電圧になると、信号源Ａは通信ラ
イン５０の制御を取り戻す。通信ライン５０を制御して
いる信号源Ａは図２のパルスＡ３とパルスＯ４で示され
ている。コンデンサＣ１の電圧がトランジスタＱ１の切
り換え点以下に下ると、信号源Ｂの比較的低いインピー
ダンスＲＢは通信ライン５０から接続を切られる（イン
ターフェース回路１５は動作不能となる）。次いで、信
号源Ａは、より高いインピーダンス｛ＲＡ＋Ｒ１０｝を
通して通信ライン５０を制御する。その結果、パルスＡ
３の全振幅は通信ライン５０においてパルスＯ４として
現れる。

【００２２】上述のように、信号源Ｂが動作状態になる
と、共用通信ライン５０の制御は信号源Ｂに切り替わ
る。信号源ＡとＢが非同期ならば、信号源Ａが行き先２
０と活発に通信している間、信号源Ｂは動作状態になり
制御を獲得する。信号源Ａからのメッセージが中断し終
了すると、行き先２０が予想外の行動を起こすことがあ
る。従って、非同期信号源を使用すると、通信システム
内に誤り検出および訂正機能を含める必要がある。例え
ば、信号源ＡおよびＢからの信号は、必要とされる誤り
検出と訂正を行うために、行き先２０における回路で解
釈することのできる情報を含むようにフォーマット化さ
れる。誤り検出と訂正を容易にする種々のメッセージ形
式が知られている。一例として、目的とするメッセージ
データとメッセージデータの論理的相補の両方を表わす
一定の数のパルスを含んでいるメッセージ形式が使用さ
れる。

【００２３】誤りの検出と訂正に加えて、許容できる誤
り率を有する通信システムを形成するには、システムの
雑音余裕条件を満足する信号レベルを維持する必要があ
る。例えば、図１に示す実施例を使用するディジタル・
システムの場合、通信ライン５０における信号源Ａおよ
び信号源Ｂからの論理レベル信号は、行き先２０の論理
レベル雑音余裕仕様に適合しなければならない。図１に
おいて、雑音余裕の問題は、インターフェース回路１０
および１５にわたる電圧降下を考慮する必要がある。特
に、ダイオードＤ１の順方向バイアス電圧降下およびト
ランジスタＱ１の飽和電圧は、適正な構成要素を選択す
ることにより最少限にすべきである。

【００２４】また図１において、信号路のインピーダン
スの値は、雑音余裕を維持するのに重要である。必要と
される信号路のインピーダンスの値を決定するには、行
き先２０の入力インピーダンスＲＬ、およびインピーダ
ンス｛ＲＡ＋Ｒ１０｝とＲＢの値を考慮する必要があ
る。一般に、インピーダンスＲＬの値は、インピーダン
ス｛ＲＡ＋Ｒ１０｝の値よりも相当に大きく、インピー
ダンス｛ＲＡ＋Ｒ１０｝の値はインピーダンスＲＢの値
よりも相当に大きくすべきである。インピーダンスＲ
Ａ，Ｒ１０およびＲＢの望ましい値を決定するのに役立
つ、より明確な設計上の仕様として、インピーダンスＲ
Ｌと｛ＲＡ＋Ｒ１０｝との間、およびインピーダンス
｛ＲＡ＋Ｒ１０｝とＲＢとの間で大きさに差がなければ
ならない。図１に示す構成要素の値はこの指標に従う。

【００２５】雑音余裕以外にシステムを抱束するもの
（例えば、信号レベル、データ速度、パルス幅、パルス
繰返し数およびメッセージ長）は図１で抵抗Ｒ１とコン
デンサＣ１により設定されるタイミング期間の適正な持
続時間の決定に影響を及ぼす。特定の用途では、抵抗Ｒ
１とコンデンサＣ１の値を選定する際に考慮しなければ
ならない要素が示される。例えば、信号源Ｂからの信号
レベルは、コンデンサＣ１の電圧およびＣ１の放電時間
を決定する。従って、信号源Ｂからの信号値の範囲を変
えると、タイミング期間が変化する。図１に示す構成要
素の値は、典型的な５Ｖのディジタル信号値を使用する
消費者用電子構成要素間の通信を伴なう用途に適する値
の一例である。

【００２６】図１と図２は、２個の信号源と１個の行き
先を含んでいる実施例に関する。図３は、追加的信号源
を含む本発明の実施例を示す。図１に示すインターフェ
ース回路の複製回路を縦続接続することにより、入力を
追加することもできる。例えば、図３において、図１に
示すインターフェース回路１０および１５を複製し、イ
ンターフェース回路１０′および１５′をそれぞれ作り
出している。インターフェース回路１０′と１５′をイ
ンターフェース回路１５の入力に接続することにより、
第３の優先順位の入力が得られる。インターフェース回
路１０および１５を更に複製して追加的入力に設けるた
めに図３に示す回路を拡張することもできる。信号源が
追加されると、必要とされる雑音余裕を維持するため
に、種々のインターフェース回路の相対インピーダンス
を調節する必要がある。例えば、信号路の各インピーダ
ンスの大きさの相違を維持することを提案する上述の雑
音余裕設計指標は図３の実施例に適用される。図３にお
いて、各信号源のインピーダンスは５ＫΩであり、行き
先２０の入力インピーダンスＲＬは１ＭΩであると仮定
し、インターフェース回路１０および１０′の抵抗値と
してそれぞれ２００ＫΩと５０ＫΩを選択すると、上に
述べた指標が満足される。

【００２７】複数の行き先を通信ライン５０に接続する
ことも可能である。複数の行き先の場合、すべての行き
先がすべての信号を受け取り解釈するか、あるいは一連
のアドレスビットがデータワードの接頭辞としてメッセ
ージの中に含められる。アドレスビットを使用する場
合、各行き先にアドレスが割り当てられ、正しいアドレ
スを含んでいるメッセージだけを認識する。アドレスビ
ットを信号形式の中に含めると、アドレスビットを発生
し解釈するために符号化回路と復号化回路を付加する必
要がある。また行き先が複数になると、共用通信ライン
のインピーダンス（図１のインピーダンスＲＬ）が変化
する。共用通信ラインのインピーダンスが著しく変化す
ると、図１に示す他のインピーダンスの値を調節する必
要がある。

【００２８】図１に示すインターフェース回路の特定の
実施例では、使用される信号形式は指示されていない。
例えば、図１に示す信号源Ａおよび信号源Ｂはディジタ
ルまたはアナログ信号源である。上述のように、図１の
信号源Ｂからの信号は信号源Ａからの信号よりも優位を
占める。例示的実施例では、信号源Ａの接続は切られて
いない。従って、信号源Ｂが動作している時、信号源Ａ
からの振幅の低下した信号は信号源Ｂからの信号の上に
重ねられる。アナログ信号を使用する場合、信号源Ｂが
動作している間に信号源Ａからの信号が存在すると、雑
音が生じるであろう。信号源Ａからの雑音の許容レベル
はアナログ信号を使用する個別の場合によって異なり、
抵抗Ｒ１０の値を決定する際に考慮すべきである。更
に、上述のように、信号源からの信号レベルは、コンデ
ンサＣ１と抵抗Ｒ１の組み合わせにより与えられるタイ
ミング期間に影響を及ぼす。従って、アナログ信号源か
らの信号の振幅範囲は、抵抗Ｒ１とコンデンサＣ１の選
択される値に影響を与える。上述した変更および他の変
更は特許請求の範囲に含まれるものである。

【図面の簡単な説明】

【図１】本発明の実施例を、一部分はブロック図で示
し、一部分は回路図で示す。

【図２】本発明を理解するのに役立つ信号波形を示す。

【図３】本発明のもう１つの実施例を示す。

【符号の説明】

１０ インターフェース回路Ａ １５ インターフェース回路Ｂ ２０ 行き先 ５０ 共用通信ライン

Claims (1)

【特許請求の範囲】
1. 【請求項１】 特性インピーダンスを呈する出力に結合
   される第１のソース・インピーダンスを呈する第１の入
   力信号源からの第１の入力信号と、 第２のソース・インピーダンスを呈する第２の入力信号
   源からの第２の入力信号を、該第２の入力信号の信号レ
   ベルに応答して、前記出力に選択的に結合させるスイッ
   チ手段と、 閾値レベルを設定する閾値手段と、 タイミング期間を設定する再トリガ可能なタイミング手
   段とを含む、信号源選択装置であって、 前記スイッチ手段は第１の状態を呈し、この第１の状態
   の間に前記第２の入力信号源は前記出力から減結合さ
   れ、その結果、前記出力における出力信号は前記第１の
   入力信号を表わし、 前記スイッチ手段は第２の状態を呈し、この第２の状態
   の間に前記第２の入力信号は前記出力に結合され、その
   結果、前記出力信号は前記第２の入力信号を表わし、 前記スイッチ手段は、前記閾値レベルを超える前記第２
   の入力信号の前記信号レベルに応答して、前記第１の状
   態から出て前記第２の状態に入り、 前記再トリガ可能なタイミング手段は、前記第１の状態
   の間に発生する前記第２の信号源の信号に応答して前記
   タイミング期間のタイミングを開始し、前記第２の状態
   の間に発生する前記第２の信号源の信号に応答して前記
   タイミング期間を延長し、 前記スイッチ手段は、前記第２の入力信号の前記信号レ
   ベルが前記タイミング期間の間に前記閾値レベル以下に
   なった時、前記第２の状態から出て前記第１の状態に入
   り、 前記第１の信号源の前記第１のソース・インピーダンス
   は、前記出力の前記特性インピーダンスよりも相当に小
   さく且つ前記第２の信号源の前記第２のソース・インピ
   ーダンスよりも相当に大きい、前記信号源選択装置。