JPH07154103A - 誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 ストレーキャパシタンスを小さくすること及
びストレーキャパシタンスのバラツキを小さくすること
ができる誘電体フィルタを提供する。 【構成】 基板３の表面にグランド導体層１６と共振器
接続導体層１７、１８を設け、ここに第１及び第２の誘
電体共振器１、２を接続する。基板３の中に入力及び出
力結合コンデンサと相互結合コンデンサを設ける。スト
レーキャパシタンスを小さくするためにグランド導体層
１６を２つの四角形の枠形のパターンとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の誘電体共振器と
これ等の相互結合素子を含む多層基板との組み合せから
成る誘電体フィルタに関する。

【０００２】

【従来の技術】誘電体フィルタを小型化するため又は表
面実装可能にするために、複数の誘電体共振器をコンデ
ンサ又はインダクタンス等の結合素子を有する多層基板
の上に配置することがある。

【０００３】

【発明が解決しようとする課題】ところで、多層基板の
表面には複数の誘電体共振器の外導体を結合するための
グランド導体層が形成されており、このグランド導体層
は多層基板の表面の大部分を覆うように形成されてい
る。このため、多層基板の内部の結合素子の導体層と表
面のグランド導体層との間に比較的に大きいストレーキ
ャパシタンス（浮遊容量）が生じ、挿入損失等の特性劣
化が生じる。また、多層基板を作る時に表面の導体層の
パターンと内部の導体層のパターンとの間にズレが生じ
ると、ストレーキャパシタンスのバラツキが生じる。

【０００４】そこで、本発明の目的は、ストレーキャパ
シタンスを小さくすることができると共にストレーキャ
パシタンスのバラツキを少なくすることができる誘電体
フィルタを提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、貫通孔を有する誘電体と、前記誘電体の貫
通孔に設けられた内導体と、前記誘電体の外周面に設け
られた外導体と、前記内導体に接続された端子手段とか
ら成る誘電体共振器の複数個と、前記複数個の誘電体共
振器を相互に結合する結合素子を含んでいる多層基板と
から成り、前記複数個の誘電体共振器の前記外導体は前
記多層基板の主表面のグランド導体層にそれぞれ結合さ
れ、前記複数個の誘電体共振器の前記端子手段は前記多
層基板の主表面のそれぞれの接続導体層にそれぞれ結合
された誘電体フィルタにおいて、前記グランド導体層は
帯状部分を有するように形成され、前記結合素子は帯状
導体層を有して前記多層基板に埋設され、前記グランド
導体層の帯状部分と前記結合素子の帯状導体層とが前記
主表面の垂直方向から見て互いに交差するように配設さ
れ、前記グランド導体層の帯状部分と前記結合素子の帯
状部分との交差による対向領域以外において、前記結合
素子のための導体層が前記グランド導体層に対向する領
域を有さないか、又は前記交差による対向領域の面積よ
りも小さい面積の対向領域を有するように前記グランド
導体層及び前記結合素子のための導体層が形成されてい
ることを特徴とする誘電体フィルタに係わるものであ
る。

【０００６】

【発明の作用及び効果】本発明は次の作用効果を有す
る。 （イ） グランド導体層の帯状部分と結合素子の帯状導
体層とが多層基板の主表面に垂直な方向から見て互いに
交差するように配設され、この交差領域以外においての
グランド導体層と結合素子の導体層との対向領域の面積
が交差領域の面積よりも小さいか又は零であるので、グ
ランド導体層を表面上の大部分に設けていた従来の誘電
体フィルタに比べてストレーキャパシタンスを小さくす
ることができ、挿入損失が小さくなる。 （ロ） グランド導体層の帯状部分と結合素子の帯状導
体層とが交差するように配設されているので、これ等の
相互間のパターンずれが発生しても対向面積の変動が実
質的に発生せず、ストレーキャパシタンスのバラツキを
防ぐことができる。

【０００７】

【実施例】次に、図１〜図９を参照して本発明の実施例
のＴＥＭモード誘電体共振器を含む誘電体フィルタ（バ
ンドパスフィルタ）を説明する。この誘電体フィルタは
図１に示すようにＴＥＭモード同軸型の第１及び第２の
誘電体共振器１、２と、多層基板３とシールドケース４
との組み合せによって構成されている。第１及び第２の
誘電体共振器１、２は、図１〜図４から明らかなように
それぞれ円筒状磁器から成る誘電体５と、この一方の端
面６から他方の端面７に至るように形成された貫通孔８
の中に配置された内導体９と、この内導体９に接続され
且つ一方の端面６を通って誘電体５の外周面１０に至る
ように形成された端子手段としての接続導体１１と、接
続導体１１との間に分離領域１２を有するように外周面
１０に配置された外導体１３と、内導体９と外導体１３
とを接続するように他方の端面７に設けられた短絡導体
１４とから成る。なお、内導体９、接続導体１１、外導
体１３及び短絡導体１４は、それぞれ銀ペーストを塗布
して焼き付けた導電体膜又は銅メッキ等で構成すること
ができる。

【０００８】この誘電体フィルタ（バンドパスフィル
タ）は図５に示す等価回路が得られるように構成されて
いる。図５において、λ／４型（但し、λは基本波の波
長）の第１及び第２のＴＥＭモード誘電体共振器１、２
はキャパシタンスＣとインダクタンスＬの並列回路でそ
れぞれ示されている。第１及び第２の共振器１、２と入
力及び出力端子Ｔ1 、Ｔ2 との間には入力及び出力結合
コンデンサＣ1 、Ｃ3 が接続され、相互間には相互結合
コンデンサＣ2a、Ｃ2bが接続されている。なお、Ｃ4 、
Ｃ5 はストレーキャパシタンスである。また、図５には
多層基板３の対応関係を明確にするために多層基板３の
各部の符号が記入されている。

【０００９】図５の回路を形成するために、誘電体から
成る基板３の表面１５に図１、図２、図６に示すように
グランド導体層１６と第１及び第２の共振器接続導体層
１７、１８とが設けられ、基板３の内部には図５に示す
コンデンサＣ1 、Ｃ2a、Ｃ2b、Ｃ3 及び所定の接続を得
るための導体層１９〜３５が図７及び図８に示すように
設けられ、基板３の裏面３８には図９に説明的に示すよ
うにグランド導体層３５と入力端子導体層３６と出力端
子導体層３７とが設けられている。なお、図１では図示
を簡単にするために共振器１、２の導体１１、１３及び
基板３の導体層１６、１７、１８が厚みを省いて示され
ている。

【００１０】基板３は導電ペーストを所定パターンに塗
布したグリーンシート（未焼成磁器シート）を積層し、
焼成することによって形成されている。この実施例で
は、３枚のグリーンシートの積層体に基づいて基板３が
形成されている。３枚のグリーンシートの積層体の焼成
後には互いに一体化されるが、ここでは説明の都合上第
１、第２及び第３の誘電体層３ａ、３ｂ、３ｃが存在す
るものと仮定して説明する。なお、この代りに、図６〜
図９に３枚のグリーンシートが示され、導電性ペースト
層に焼成後の電極と同一の符号が付されているものと考
えることもできる。

【００１１】基板３の表面１５即ち第１の誘電体層３ａ
の表面のグランド導体層１６は帯状導体層の８の字のパ
ターンを有する。即ち、第１及び第２の誘電体共振器
１、２に対して四角形の枠状のパターンを有するように
グランド導体層１６が形成されている。更に詳細には、
グランド導体層１６は、誘電体共振器１、２の軸方向に
延びる帯状部分１６ａ、１６ｂ、１６ｃ、１６ｄと、上
記軸方向に対して直角な方向に延びる帯状部分１６ｅ、
１６ｆ、１６ｇ、１６ｈとの組み合せから成る。各帯状
部分１６ａ〜１６ｈの幅は、誘電体共振器１、２の外導
体１３の軸方向の長さよりも狭い。なお、グランド導体
層１６の表面積は、基板３の表面１５の面積の半分（５
０％）以下に設定されている。第１及び第２の接続導体
層１７、１８は第１及び第２の誘電体共振器１、２の接
続導体１１に対応するように配設され、ここには接続導
体１１が半田（図示せず）によって固着されている。グ
ランド導体層１６には、図３に示すように第１及び第２
の誘電体共振器１、２の外導体１３が半田３９によって
固着されている。図２から明らかなように第１の誘電体
共振器１の外導体１３はグランド導体層１６の帯状部分
１６ａ、１６ｂに固着され、第２の誘電体共振器２の外
導体１３はグランド導体層１６の帯状部分１６ｃ、１６
ｄに固定されている。この第１の誘電体層３ａには、図
５の配線を達成するために複数のグランド用貫通孔４０
〜４６と第１及び第２の共振器接続用貫通孔４７、４８
とが設けられ、これ等に導体が充填されている。また、
第１の誘電体層３ａの裏面には貫通孔４０〜４８を囲む
ように導体層（図示せず）が設けられている。

【００１２】第２の誘電体層３ｂには、図７で実線で示
し、図６で点線で示すように、第１及び第２のコンデン
サ用導体層１９、２０と５つのグランド導体層２１、２
２、２３、２４、２５とが設けられている。第１のコン
デンサ用導体層１９は第１の誘電体層３ａの貫通孔４７
の導体によって第１の誘電体層３ａの表面の第１の共振
器接続導体層１７に接続されている。第２のコンデンサ
用導体層２０は第１の誘電体層３ａの貫通孔４８の導体
によって第１の誘電体層３ａの表面の第２の共振器接続
導体層１８に接続されている。第２の誘電体層３ｂのグ
ランド導体層２１〜２５は、第１の誘電体層３ａの貫通
孔４０〜４６の導体によって第１の誘電体層３ａの表面
のグランド導体層１６に接続されている。第１及び第２
のコンデンサ用導体層１９、２０は図７で垂直方向に延
びる帯状部分１９ａ、２０ａと水平方向に延びる帯状部
分１９ｂ、２０ｂとを有する。図６の実線で示すグラン
ド導体層１６と点線で示す第１及び第２のコンデンサ用
導体層１９、２０との関係から明らかなように、表面１
５に対して垂直な方向から見てグランド導体層１６の帯
状部分１６ｇ、１６ａ、１６ｆ、１６ｃがコンデンサ用
導体層１９、２０の帯状部分１９ａ、１９ｂ、２０ａ、
２０ｂに直交するように交差している。グランド導体層
１６と第１及び第２のコンデンサ用導体層１９、２０と
は上述の交差する領域以外では対向していない。上述の
交差する領域の面積はコンデンサ用導体層１９、２０の
全面積の半分（５０％）以下であり、コンデンサ用導体
層１９、２０とグランド導体層１６との間のストレーキ
ャパシタンスは極めて小さい。また、第１及び第２の誘
電体層３ａ、３ｂの相互間のパターンずれが生じ、コン
デンサ用導体層１９、２０のパターンがグランド導体層
１６のパターンに対してＸ軸方向（横方向）とＹ軸方向
（縦方向）とのいずれにずれたとしても、コンデンサ用
導体層１９、２０の帯状部分１９ａ、１９ｂ、２０ａ、
２０ｂとグランド導体層１６の帯状部分１６ｇ、１６
ａ、１６ｆ、１６ｃとの対向領域の面積の変化が発生せ
ず、ストレーキャパシタンスのバラツキが生じない。

【００１３】第２の誘電体層３ｂには、図７で点線で示
すようにグランド接続用の貫通孔４７〜５３が設けら
れ、更にコンデンサ接続用貫通孔５４、５５が設けら
れ、これ等に導体が充填されている。また、第２の誘電
体層３ｂの裏面の貫通孔４７〜５４を囲む領域に貫通孔
による接続を確実にするための導体層（図示せず）が設
けられている。

【００１４】第３の誘電体層３ｃの表面には図８に示す
ように第３〜第６のコンデンサ用導体層２６〜２９とグ
ランド導体層３０〜３４とが設けられている。第３のコ
ンデンサ用導体層２６は図７の第２の誘電体層３ｂの第
１のコンデンサ用導体層１９に対向して入力コンデンサ
Ｃ1 を形成している。図８の第４のコンデンサ用導体層
２７は図７の第２のコンデンサ用導体層２０に対向して
出力結合コンデンサＣ3 を形成している。第５及び第６
のコンデンサ用導体層２８、２９は相互結合素子として
のコンデンサＣ2a、Ｃ2bを形成するためのものであっ
て、図７に示す第２の誘電体層３ｂの帯状部分２０ａ、
１９ａに対向している。また、第５のコンデンサ用導体
層２８は図７に示す貫通孔５４の導体によって第１のコ
ンデンサ用導体層１９に接続され、第６のコンデンサ用
導体層２９は図７に示す貫通孔５５の導体を介して第２
のコンデンサ用導体層２０に接続されている。グランド
導体層３０、３１、３２、３３、３４は図７のグランド
導体層２１、２２、２３、２４、２５に貫通孔４７〜５
３の導体によって接続されている。図８の第３の誘電体
層３ｃにも導体が充填されたグランド接続用貫通孔５６
〜６２及び導体が充填された入出力端子接続用貫通孔６
３、６４が設けられている。

【００１５】図９は第３の誘電体層３ｃの裏面３８のグ
ランド導体層３５と入力及び出力端子導体層３６、３７
のパターンを別の層との位置関係の理解を容易にするた
めに第３の誘電体層３ｃの表面側即ち図３のＣ−Ｃ線か
ら見て示す図である。図９のグランド導体層３５のパタ
ーンは図６の表面１５のグランド導体層１６のパターン
と同一に形成されている。従って、図７に示す第１及び
第２のコンデンサ用導体層１９、２０との相互位置関係
も図６の表面側グランド導体層１６と図９の裏面側導体
層３５とは同一であり、ストレーキャパシタンスＣ2a、
Ｃ2bは従来のグランド導体層３５の大面積のものよりも
小さい。また、図９の裏面側グランド導体層３５と図８
の第５及び第６のコンデンサ用導体層２８、２９とは表
面及び裏面側のグランド導体層１６、３５の帯状部分に
平面的に見て少し交差しているのみであり、ここでのス
トレーキャパシタンスは小さい。なお、第３及び第４の
コンデンサ用導体層２６、２７はグランド導体層１６、
３５に対向していない。図８のグランド導体層３０〜３
４は貫通孔６３〜６２の導体によって図９の裏面のグラ
ンド導体層３５に接続され、図８の第３及び第４のコン
デンサ用導体層２６、２７は貫通孔６３、６４の導体に
よって図９に示す裏面の入力及び出力導体層３６、３７
に接続されている。裏面のグランド導体層３５と、入力
及び出力導体層３６、３７は表面実装方法によって回路
基板（図示せず）の配線導体に半田で接続される。

【００１６】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 実施例では第１及び第３の誘電体層３ａ、３ｃ
の厚みを第２の誘電体層３ｂよりも厚くしてストレーキ
ャパシタンスを小さくしているが、誘電体層３ａ、３ｃ
の誘電率を小さくしてストレーキャパシタンスを小さく
すること、又は第１及び第３の誘電体層３ａ、３ｃをそ
れぞれ複数層の構造とし、例えば基板３を５枚のグリー
ンシートの積層体として、図７の導体層１９〜２５と基
板表面との間隔及び図８の導体層２６〜３４と基板裏面
との間隔を大きくしてストレーキャパシタンスを小さく
してもよい。 （２） 誘電体共振器を３個以上設ける場合にも適用可
能である。 （３） 実施例ではグランド導体層１６、３５とコンデ
ンサ用導体層１９、２０が帯状部分以外で対向していな
いが、交差する領域の面積よりも小さい面積で対向させ
ることができる。交差領域の割合が大きければ、交差に
よる効果を確保することができる。 （４） 短絡導体１４を省いて誘電体共振器１、２をλ
／２型にすることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係わる誘電体フィルタをシー
ルドケースを省いて示す斜視図である。

【図２】図１の誘電体フィルタの平面図である。

【図３】図２のＡ−Ａ線における断面図である。

【図４】誘電体共振器を図２のＢ−Ｂ線に相当する位置
で示す断面図である。

【図５】図１の誘電体フィルタの等価回路図である。

【図６】図１の基板表面（第１の誘電体層表面）を示す
平面図である。

【図７】第２の誘電体層の表面を示す平面図である。

【図８】第３の誘電体層の表面を示す平面図である。

【図９】第３の誘電体層の裏面の導体層を図３のＣ−Ｃ
線から見て説明的に示す図である。

【符号の説明】 １、２ 誘電体共振器 ３ 基板 １６ グランド導体層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 貫通孔を有する誘電体と、前記誘電体の
   貫通孔に設けられた内導体と、前記誘電体の外周面に設
   けられた外導体と、前記内導体に接続された端子手段と
   から成る誘電体共振器の複数個と、 前記複数個の誘電体共振器を相互に結合する結合素子を
   含んでいる多層基板とから成り、前記複数個の誘電体共
   振器の前記外導体は前記多層基板の主表面のグランド導
   体層にそれぞれ結合され、前記複数個の誘電体共振器の
   前記端子手段は前記多層基板の主表面のそれぞれの接続
   導体層にそれぞれ結合された誘電体フィルタにおいて、 前記グランド導体層は帯状部分を有するように形成さ
   れ、 前記結合素子は帯状導体層を有して前記多層基板に埋設
   され、 前記グランド導体層の帯状部分と前記結合素子の帯状導
   体層とが前記主表面の垂直方向から見て互いに交差する
   ように配設され、 前記グランド導体層の帯状部分と前記結合素子の帯状部
   分との交差による対向領域以外において、前記結合素子
   のための導体層が前記グランド導体層に対向する領域を
   有さないか、又は前記交差による対向領域の面積よりも
   小さい面積の対向領域を有するように前記グランド導体
   層及び前記結合素子のための導体層が形成されているこ
   とを特徴とする誘電体フィルタ。