JPH0715395A - 音場制御用デジタル信号処理回路 - Google Patents
音場制御用デジタル信号処理回路Info
- Publication number
- JPH0715395A JPH0715395A JP26032391A JP26032391A JPH0715395A JP H0715395 A JPH0715395 A JP H0715395A JP 26032391 A JP26032391 A JP 26032391A JP 26032391 A JP26032391 A JP 26032391A JP H0715395 A JPH0715395 A JP H0715395A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- circuit
- signal processing
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 音場制御用デジタル信号処理システムにおい
て、複数のサンプリング周波数を取扱う場合に、ハ―ド
ウエア規模を増大させずに構成可能な回路を提供するこ
とである。 【構成】 認識コ―ドｓ4 を変換した記憶領域指定コ―
ドｓ8 が、係数記憶回路４のアドレスデコ―ダ４ｄに入
力される。コ―ドが“００”のときには、記憶領域４ａ
が指定され、サンプリング周波数ｆs1に対応した固定係
数デ―タｓ9 が、シ―ケンス記憶回路５からのシ―ケン
スデ―タｓ7 にしたがって順次出力される。コ―ドが
“０１”のときには４ｂが指定され、ｆs2に対応したデ
―タｓ9 が出力される。コ―ドが“１０”のときには４
ｃが指定され、ｆs3に対応したデ―タｓ9 が出力され
る。演算回路７では、固定係数デ―タｓ9 およびシリア
ルデ―タ記憶回路６からのシリアルデ―タｓ10を受けて
演算処理が行なわる。
て、複数のサンプリング周波数を取扱う場合に、ハ―ド
ウエア規模を増大させずに構成可能な回路を提供するこ
とである。 【構成】 認識コ―ドｓ4 を変換した記憶領域指定コ―
ドｓ8 が、係数記憶回路４のアドレスデコ―ダ４ｄに入
力される。コ―ドが“００”のときには、記憶領域４ａ
が指定され、サンプリング周波数ｆs1に対応した固定係
数デ―タｓ9 が、シ―ケンス記憶回路５からのシ―ケン
スデ―タｓ7 にしたがって順次出力される。コ―ドが
“０１”のときには４ｂが指定され、ｆs2に対応したデ
―タｓ9 が出力される。コ―ドが“１０”のときには４
ｃが指定され、ｆs3に対応したデ―タｓ9 が出力され
る。演算回路７では、固定係数デ―タｓ9 およびシリア
ルデ―タ記憶回路６からのシリアルデ―タｓ10を受けて
演算処理が行なわる。
Description
【０００１】
【産業上の利用分野】本発明は、音場制御用デジタル信
号処理回路に関する。
号処理回路に関する。
【０００２】
【従来の技術】家庭内や自動車内で劇場やコンサ―トホ
―ルにいるかのような雰囲気を得ることを、一般的に音
場制御と呼んでいる。この音場制御の一般的な手法は、
２チャネルのオ―ディオ信号からサラウンド信号を作り
出すことである。このサラウンド信号を作る手段にディ
ジタル信号処理を用いた手法がある。
―ルにいるかのような雰囲気を得ることを、一般的に音
場制御と呼んでいる。この音場制御の一般的な手法は、
２チャネルのオ―ディオ信号からサラウンド信号を作り
出すことである。このサラウンド信号を作る手段にディ
ジタル信号処理を用いた手法がある。
【０００３】１９８２年にＣＤ（コンパクトディスク）
が登場して以来、デジタルのオ―ディオソ―スが増えて
いる。例えば、ＤＡＴ（デジタルオ―ディオテ―プレコ
―ダ）、ＢＳ（衛星放送）、ＶＤ（ビデオディスクプレ
―ヤ）等である。これらのデジタルソ―スは、デジタル
オ―ディオインタ―フェ―スにより、機器間のデ―タ伝
送が可能となっている。このことにより、デジタル入力
を備えるとともにＤ／Ａ変換回路を備えたアンプが出現
している。これによれば、アナログ伝送によりオ―ディ
オ信号を機器間で伝送していたものに比べ、外部ノイズ
の低減や各種のアナログ信号処理に伴う音質劣化の低減
が可能となっている。
が登場して以来、デジタルのオ―ディオソ―スが増えて
いる。例えば、ＤＡＴ（デジタルオ―ディオテ―プレコ
―ダ）、ＢＳ（衛星放送）、ＶＤ（ビデオディスクプレ
―ヤ）等である。これらのデジタルソ―スは、デジタル
オ―ディオインタ―フェ―スにより、機器間のデ―タ伝
送が可能となっている。このことにより、デジタル入力
を備えるとともにＤ／Ａ変換回路を備えたアンプが出現
している。これによれば、アナログ伝送によりオ―ディ
オ信号を機器間で伝送していたものに比べ、外部ノイズ
の低減や各種のアナログ信号処理に伴う音質劣化の低減
が可能となっている。
【０００４】ところで、２チャネルのオ―ディオ信号か
らサラウンド信号を得る方式のひとつに、ドルビ―サラ
ウンドがある。このドルビ―サラウンドは、映画用の音
響システムであり、１９７５年に登場したものである。
これは、前方中央、前方左、前方右の３チャネル並びに
後方１チャネルの合計４チャネルのオ―ディオ信号を２
チャネルにエンコ―ドして映画フィルムのサウンドトラ
ックに記憶し、再生時には専用のデコ―ダによりエンコ
―ド時の４チャネルを復元する、というものである。そ
して、映画館と同じ構成をとるドルビ―プロロジックデ
コ―ダ（詳細は特開昭６１−２５１４００号公報に記載
されている。）が、１９８７年に登場した。このデコ―
ダは、前方２チャネルでは左右スピ―カが離れるにした
がって画像と音像がずれる、という問題点を解消するも
のである。
らサラウンド信号を得る方式のひとつに、ドルビ―サラ
ウンドがある。このドルビ―サラウンドは、映画用の音
響システムであり、１９７５年に登場したものである。
これは、前方中央、前方左、前方右の３チャネル並びに
後方１チャネルの合計４チャネルのオ―ディオ信号を２
チャネルにエンコ―ドして映画フィルムのサウンドトラ
ックに記憶し、再生時には専用のデコ―ダによりエンコ
―ド時の４チャネルを復元する、というものである。そ
して、映画館と同じ構成をとるドルビ―プロロジックデ
コ―ダ（詳細は特開昭６１−２５１４００号公報に記載
されている。）が、１９８７年に登場した。このデコ―
ダは、前方２チャネルでは左右スピ―カが離れるにした
がって画像と音像がずれる、という問題点を解消するも
のである。
【０００５】ドルビ―プロロジックデコ―ダは、通常、
アナログ演算素子およびコンデンサや抵抗等のアナログ
部品を用いたフィルタ回路、並びに検波回路、加算回
路、ＶＣＡ（電圧制御増幅器）等で構成される。そし
て、入力レベル自動補正、方向性強調、チャネルコント
ロ―ル等の信号処理が行われる。上記アナログ回路に
は、各種の時定数を有するフィルタが含まれており、こ
れらの時定数は所定の仕様内に納まらなければならな
い。このドルビ―プロロジックデコ―ダにおける信号処
理（通常はアナログ信号処理）をデジタル信号処理にて
行う場合、２チャネルのオ―ディオ信号Ｌt 、Ｒt は、
所定のサンプリング周波数でＡ／Ｄ変換することによ
り、標本化および量子化されたデジタルデ―タ（通常は
ＰＣＭデ―タ）で表される。
アナログ演算素子およびコンデンサや抵抗等のアナログ
部品を用いたフィルタ回路、並びに検波回路、加算回
路、ＶＣＡ（電圧制御増幅器）等で構成される。そし
て、入力レベル自動補正、方向性強調、チャネルコント
ロ―ル等の信号処理が行われる。上記アナログ回路に
は、各種の時定数を有するフィルタが含まれており、こ
れらの時定数は所定の仕様内に納まらなければならな
い。このドルビ―プロロジックデコ―ダにおける信号処
理（通常はアナログ信号処理）をデジタル信号処理にて
行う場合、２チャネルのオ―ディオ信号Ｌt 、Ｒt は、
所定のサンプリング周波数でＡ／Ｄ変換することによ
り、標本化および量子化されたデジタルデ―タ（通常は
ＰＣＭデ―タ）で表される。
【０００６】上記ドルビ―プロロジックデコ―ダ等の音
場制御用信号処理システムをデジタル信号処理を用いて
構成する場合、処理を実行する場合の基本となる演算シ
ステムとして、ＩＩＲ（Infinite Impulse Response ）
デジタルフィルタがある。以下、２次ＩＩＲフィルタ
（バイカッドフィルタ）を例にとり説明する。２次ＩＩ
Ｒフィルタの伝達関数“Ｈ（ｚ）”は、 Ｈ（ｚ）＝（ａ0 ＋ａ1*ｚ-1＋ａ2*ｚ-2）／（１−ｂ1*ｚ-1−ｂ2*ｚ-2） となる。ここで、 ｚ＝ｅｘｐ（−ｊωＴs ） ω＝２πｆ （“ｆ”はアナログ周波
数） Ｔs ＝１／ｆs （“ｆs ”はサンプリング
周波数） ｊ2 ＝−１ である。また、この２次ＩＩＲフィルタの構成を図５に
示す。上式からわかるように、サンプリング周波数“ｆ
s ”が変化した場合、ある特定のアナログ周波数におけ
る“Ｈ（ｚ）”の値は、“ｚ＝ｅｘｐ（−ｊωＴs ）”
の変化に伴って変化してしまう。つまり、複数のサンプ
リング周波数“ｆs ”に対して“Ｈ（ｚ）”を同様に保
つためには、上式の各固定係数（フィルタ係数）“ａ0
”、“ａ1"、"a2 ”、“ｂ1 ”、“ｂ2 ”を変化させな
ければならない。したがって、例えば３通りの“ｆs ”
（ｆs1、ｆs2、ｆs3）に対応させるためには、 ｆs1に対応した固定係数 ： ａ01、ａ11、ａ21、ｂ1
1、ｂ21 ｆs2に対応した固定係数 ： ａ02、ａ12、ａ22、ｂ1
2、ｂ22 ｆs3に対応した固定係数 ： ａ03、ａ13、ａ23、ｂ1
3、ｂ23 の三つの固定係数セットが必要となる。
場制御用信号処理システムをデジタル信号処理を用いて
構成する場合、処理を実行する場合の基本となる演算シ
ステムとして、ＩＩＲ（Infinite Impulse Response ）
デジタルフィルタがある。以下、２次ＩＩＲフィルタ
（バイカッドフィルタ）を例にとり説明する。２次ＩＩ
Ｒフィルタの伝達関数“Ｈ（ｚ）”は、 Ｈ（ｚ）＝（ａ0 ＋ａ1*ｚ-1＋ａ2*ｚ-2）／（１−ｂ1*ｚ-1−ｂ2*ｚ-2） となる。ここで、 ｚ＝ｅｘｐ（−ｊωＴs ） ω＝２πｆ （“ｆ”はアナログ周波
数） Ｔs ＝１／ｆs （“ｆs ”はサンプリング
周波数） ｊ2 ＝−１ である。また、この２次ＩＩＲフィルタの構成を図５に
示す。上式からわかるように、サンプリング周波数“ｆ
s ”が変化した場合、ある特定のアナログ周波数におけ
る“Ｈ（ｚ）”の値は、“ｚ＝ｅｘｐ（−ｊωＴs ）”
の変化に伴って変化してしまう。つまり、複数のサンプ
リング周波数“ｆs ”に対して“Ｈ（ｚ）”を同様に保
つためには、上式の各固定係数（フィルタ係数）“ａ0
”、“ａ1"、"a2 ”、“ｂ1 ”、“ｂ2 ”を変化させな
ければならない。したがって、例えば３通りの“ｆs ”
（ｆs1、ｆs2、ｆs3）に対応させるためには、 ｆs1に対応した固定係数 ： ａ01、ａ11、ａ21、ｂ1
1、ｂ21 ｆs2に対応した固定係数 ： ａ02、ａ12、ａ22、ｂ1
2、ｂ22 ｆs3に対応した固定係数 ： ａ03、ａ13、ａ23、ｂ1
3、ｂ23 の三つの固定係数セットが必要となる。
【０００７】以上ように、従来主としてアナログ信号処
理によって行なわれていたドルビ―プロロジックデコ―
ダのような音場制御用信号処理システムを、デジタル信
号処理によって行う場合、固定係数（フィルタ係数）を
サンプリング周波数に依存して決定する必要がある。こ
のように、複数のサンプリング周波数に対してデジタル
信号処理を実行する場合、各サンプリング周波数に対応
して複数の信号処理装置を用意し、各サンプリング周波
数に応じてそれらの装置を切り換えて演算出力を得る方
法が、一般的に考えられる。
理によって行なわれていたドルビ―プロロジックデコ―
ダのような音場制御用信号処理システムを、デジタル信
号処理によって行う場合、固定係数（フィルタ係数）を
サンプリング周波数に依存して決定する必要がある。こ
のように、複数のサンプリング周波数に対してデジタル
信号処理を実行する場合、各サンプリング周波数に対応
して複数の信号処理装置を用意し、各サンプリング周波
数に応じてそれらの装置を切り換えて演算出力を得る方
法が、一般的に考えられる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、各サンプリング周波数に対応して複数の
信号処理装置を用意しなければならないため、ハ―ドウ
エアの規模が大きくなるという問題点があった。
来の方法では、各サンプリング周波数に対応して複数の
信号処理装置を用意しなければならないため、ハ―ドウ
エアの規模が大きくなるという問題点があった。
【０００９】本発明の目的は、音場制御用デジタル信号
処理システムにおいて、複数のサンプリング周波数を取
扱う場合に、ハ―ドウエア規模を増大させずに構成可能
な回路を提供することである。
処理システムにおいて、複数のサンプリング周波数を取
扱う場合に、ハ―ドウエア規模を増大させずに構成可能
な回路を提供することである。
【００１０】
【課題を解決するための手段】本発明は、２チャネルの
アナログ−デジタル変換されたオ―ディオ信号をデジタ
ルフィルタ等の演算回路でデジタル演算処理して、３チ
ャネル以上のデジタル出力信号を得る音場制御用デジタ
ル信号処理回路において、デジタルフィルタの伝達関数
における固定係数に対応したデジタルデ―タを上記アナ
ログ−デジタル変換動作における複数のサンプリング周
波数に対応して複数の記憶領域に記憶し、上記複数のサ
ンプリング周波数を識別する識別デ―タに対応して上記
複数の記憶領域が指定される係数記憶回路と、上記記憶
領域に記憶された上記固定係数を読み出すシ―ケンスデ
―タを記憶し、このシ―ケンスデ―タにより上記固定係
数を読み出すシ―ケンス記憶回路とを有することを特徴
とする。
アナログ−デジタル変換されたオ―ディオ信号をデジタ
ルフィルタ等の演算回路でデジタル演算処理して、３チ
ャネル以上のデジタル出力信号を得る音場制御用デジタ
ル信号処理回路において、デジタルフィルタの伝達関数
における固定係数に対応したデジタルデ―タを上記アナ
ログ−デジタル変換動作における複数のサンプリング周
波数に対応して複数の記憶領域に記憶し、上記複数のサ
ンプリング周波数を識別する識別デ―タに対応して上記
複数の記憶領域が指定される係数記憶回路と、上記記憶
領域に記憶された上記固定係数を読み出すシ―ケンスデ
―タを記憶し、このシ―ケンスデ―タにより上記固定係
数を読み出すシ―ケンス記憶回路とを有することを特徴
とする。
【００１１】
【実施例】図１および図２は、音場制御用デジタル信号
処理回路を含むシステムを示したブロック図である。音
場制御用デジタル信号処理回路としては、例えばドルビ
ープロロジックデコーダ（特開昭６１−２５１４００号
公報等に記載されたデコーダをいうが、ここではこれと
等価な構成をデジタル的に構成したものである。）をあ
げることができるが、勿論これに限定されるものではな
く、２チャネルのアナログ−デジタル変換されたオ―デ
ィオ信号をデジタルフィルタ等の演算回路でデジタル演
算処理して、３チャネル以上のデジタル出力信号を得る
ものであればよい。
処理回路を含むシステムを示したブロック図である。音
場制御用デジタル信号処理回路としては、例えばドルビ
ープロロジックデコーダ（特開昭６１−２５１４００号
公報等に記載されたデコーダをいうが、ここではこれと
等価な構成をデジタル的に構成したものである。）をあ
げることができるが、勿論これに限定されるものではな
く、２チャネルのアナログ−デジタル変換されたオ―デ
ィオ信号をデジタルフィルタ等の演算回路でデジタル演
算処理して、３チャネル以上のデジタル出力信号を得る
ものであればよい。
【００１２】図１および図２において、１はデジタルオ
―ディオインタ―フェ―ス回路（デジタルオ―ディオイ
ンタ―フェ―ス（同軸ケ―ブルまたは光ファイバによる
伝送でかつバイフェ―ズマ―クを使用、ＡＥＳ／ＥＢＵ
規格またはＥＩＡＪ規格）の受信／復調用ＩＣで構成さ
れる。）、２は音場制御用デジタル信号処理回路、３は
マイクロコンピュ―タである。デジタルオ―ディオイン
タ―フェ―ス回路１には、ＣＤ（コンパクトディス
ク）、ＶＤ（ビデオディスク）、ＢＳ（衛星放送）等の
信号源からのソ―ス信号ｓ1 が入力され、クロック信号
ｓ2 、シリアルデ―タｓ3 、サンプリング周波数を識別
するための認識コ―ド（図１の場合はｓ4 、図２の場合
はｓ4'）に分離される。認識コ―ド（識別デ―タ）は、
図１のように直接的に音場制御用デジタル信号処理回路
２に入力するようにしてもよいし、図２のようにマイク
ロコンピュ―タ３を介して間接的に音場制御用デジタル
信号処理回路２に入力するようにしてもよい。認識コ―
ドは、デジタルオ―ディオインタ―フェ―スフォ―マッ
トで規定されるコ―ドの中に存在しており、特定のサン
プリング周波数に対して予め決められている。デジタル
オ―ディオで用いられる一般的なサンプリング周波数に
は、４４．１ｋＨｚ、４８ｋＨｚ、３２ｋＨｚがある。
４４．１ｋＨz はコンパクトディスク、ビデオディス
ク、デジタルオ―ディオテ―プレコ―ダ等で用いられ、
４８ｋＨｚ／３２ｋＨｚはデジタルオ―ディオテ―プレ
コ―ダ、衛星放送等で用いられている。３通りのサンプ
リング周波数の認識コ―ドは２ビットで表現することが
でき、デジタルオ―ディオインタ―フェ―ス回路１で
は、この２ビットをそのまま２端子で出力する場合と、
この２ビットをデコ―ドして３端子で出力する場合とが
ある。音場制御用デジタル信号処理回路２では、デジタ
ル信号処理がなされ、その信号処理結果は出力信号ｓ5
として出力される。
―ディオインタ―フェ―ス回路（デジタルオ―ディオイ
ンタ―フェ―ス（同軸ケ―ブルまたは光ファイバによる
伝送でかつバイフェ―ズマ―クを使用、ＡＥＳ／ＥＢＵ
規格またはＥＩＡＪ規格）の受信／復調用ＩＣで構成さ
れる。）、２は音場制御用デジタル信号処理回路、３は
マイクロコンピュ―タである。デジタルオ―ディオイン
タ―フェ―ス回路１には、ＣＤ（コンパクトディス
ク）、ＶＤ（ビデオディスク）、ＢＳ（衛星放送）等の
信号源からのソ―ス信号ｓ1 が入力され、クロック信号
ｓ2 、シリアルデ―タｓ3 、サンプリング周波数を識別
するための認識コ―ド（図１の場合はｓ4 、図２の場合
はｓ4'）に分離される。認識コ―ド（識別デ―タ）は、
図１のように直接的に音場制御用デジタル信号処理回路
２に入力するようにしてもよいし、図２のようにマイク
ロコンピュ―タ３を介して間接的に音場制御用デジタル
信号処理回路２に入力するようにしてもよい。認識コ―
ドは、デジタルオ―ディオインタ―フェ―スフォ―マッ
トで規定されるコ―ドの中に存在しており、特定のサン
プリング周波数に対して予め決められている。デジタル
オ―ディオで用いられる一般的なサンプリング周波数に
は、４４．１ｋＨｚ、４８ｋＨｚ、３２ｋＨｚがある。
４４．１ｋＨz はコンパクトディスク、ビデオディス
ク、デジタルオ―ディオテ―プレコ―ダ等で用いられ、
４８ｋＨｚ／３２ｋＨｚはデジタルオ―ディオテ―プレ
コ―ダ、衛星放送等で用いられている。３通りのサンプ
リング周波数の認識コ―ドは２ビットで表現することが
でき、デジタルオ―ディオインタ―フェ―ス回路１で
は、この２ビットをそのまま２端子で出力する場合と、
この２ビットをデコ―ドして３端子で出力する場合とが
ある。音場制御用デジタル信号処理回路２では、デジタ
ル信号処理がなされ、その信号処理結果は出力信号ｓ5
として出力される。
【００１３】図３は、図１および図２に示した音場制御
用デジタル信号処理回路２の主要部の構成を示したブロ
ック図である。
用デジタル信号処理回路２の主要部の構成を示したブロ
ック図である。
【００１４】係数記憶回路４は、ＲＯＭ（リ―ドオンリ
メモリ）を用いて構成され、デジタルフィルタの伝達関
数における固定係数（フィルタ係数、従来例の項および
図５を参照）に対応したデジタルデ―タを、複数のサン
プリング周波数（ここでは、ｆs1＝４４．１ｋＨｚ、ｆ
s2＝４８ｋＨｚ、ｆs3＝３２ｋＨｚとする。なお、サン
プリング周波数は、図示しないＡ／Ｄ変換回路のサンプ
リング信号の周波数に対応したものである。）に対応し
て、複数の記憶領域４ａ、４ｂおよび４ｃに、それぞれ
記憶するものである。この係数記憶回路４は、記憶領域
４ａ、４ｂおよび４ｃ、アドレスデコ―ダ４ｄ並びにデ
―タ出力部４ｅから構成されている。各記憶領域４ａ、
４ｂおよび４ｃは、認識コ―ドｓ4 （識別デ―タ）に対
応して指定される。
メモリ）を用いて構成され、デジタルフィルタの伝達関
数における固定係数（フィルタ係数、従来例の項および
図５を参照）に対応したデジタルデ―タを、複数のサン
プリング周波数（ここでは、ｆs1＝４４．１ｋＨｚ、ｆ
s2＝４８ｋＨｚ、ｆs3＝３２ｋＨｚとする。なお、サン
プリング周波数は、図示しないＡ／Ｄ変換回路のサンプ
リング信号の周波数に対応したものである。）に対応し
て、複数の記憶領域４ａ、４ｂおよび４ｃに、それぞれ
記憶するものである。この係数記憶回路４は、記憶領域
４ａ、４ｂおよび４ｃ、アドレスデコ―ダ４ｄ並びにデ
―タ出力部４ｅから構成されている。各記憶領域４ａ、
４ｂおよび４ｃは、認識コ―ドｓ4 （識別デ―タ）に対
応して指定される。
【００１５】シ―ケンス記憶回路５は、ＲＯＭを用いて
構成され、各記憶領域４ａ、４ｂおよび４ｃに記憶され
た固定係数を読み出すためのシ―ケンスデ―タを記憶す
るものであり、コントロ―ル信号ｓ6 によって制御され
る。シ―ケンスデ―タｓ7 および後述の変換回路８から
出力される記憶領域指定コ―ドｓ8 は係数記憶回路４の
アドレスデコ―ダ４ｄに入力され、シ―ケンスデ―タｓ
7 はアドレスの下位ビットに、記憶領域指定コ―ドｓ8
は上位ビットになる。
構成され、各記憶領域４ａ、４ｂおよび４ｃに記憶され
た固定係数を読み出すためのシ―ケンスデ―タを記憶す
るものであり、コントロ―ル信号ｓ6 によって制御され
る。シ―ケンスデ―タｓ7 および後述の変換回路８から
出力される記憶領域指定コ―ドｓ8 は係数記憶回路４の
アドレスデコ―ダ４ｄに入力され、シ―ケンスデ―タｓ
7 はアドレスの下位ビットに、記憶領域指定コ―ドｓ8
は上位ビットになる。
【００１６】シリアルデ―タ記憶回路６は、ＲＡＭ（ラ
ンダムアクセスメモリ）を用いて構成され、デジタルオ
―ディオインタ―フェ―ス回路（図１および図２を参
照）からのシリアルデ―タｓ3 を入力してこれを記憶す
るとともに、後述の演算回路７からの演算処理デ―タｓ
11を入力してこれ記憶するものである。
ンダムアクセスメモリ）を用いて構成され、デジタルオ
―ディオインタ―フェ―ス回路（図１および図２を参
照）からのシリアルデ―タｓ3 を入力してこれを記憶す
るとともに、後述の演算回路７からの演算処理デ―タｓ
11を入力してこれ記憶するものである。
【００１７】演算回路７は、乗算および加算減を行う回
路であり、係数記憶回路４のデ―タ出力部４ｅからの固
定係数デ―タｓ9 およびシリアルデ―タ記憶回路６から
のシリアルデ―タｓ10を受けて演算処理（デジタルフィ
ルタとしての演算処理であり、例えば従来例の項で示し
た式および図５に対応した演算処理である。）を行い、
その演算結果デ―タｓ１２を出力するものである。
路であり、係数記憶回路４のデ―タ出力部４ｅからの固
定係数デ―タｓ9 およびシリアルデ―タ記憶回路６から
のシリアルデ―タｓ10を受けて演算処理（デジタルフィ
ルタとしての演算処理であり、例えば従来例の項で示し
た式および図５に対応した演算処理である。）を行い、
その演算結果デ―タｓ１２を出力するものである。
【００１８】変換回路８は、認識コ―ドｓ4 をエンコ―
ドまたはデコ―ドして、２ビットの記憶領域指定コ―ド
ｓ8 を出力するものである。記憶領域指定コ―ドｓ8
は、各サンプリング周波数ｆs1、ｆs2およびｆs3に対応
して定められ、ｆs1にはコ―ド“００”が、ｆ2 にはコ
―ド“０１”が、ｆ3 にはコ―ド“１０”が、それぞれ
対応する。そして、コ―ド“００”のときには記憶領域
４ａが、コ―ド“０１”のときには記憶領域４ｂが、コ
―ド“１０”のときには記憶領域４ｃが、それぞれ指定
される。認識コ―ドｓ4 と記憶領域指定コ―ドｓ8 との
対応関係は、デジタルオ―ディオインタ―フェ―ス回路
１（図１および図２を参照）における認識コ―ドｓ4 の
出力形式（すでに述べたように、２ビットの認識コ―ド
をそのまま２端子で出力する場合と、この２ビットをデ
コ―ドして３端子で出力する場合とがある。）によって
異なる。２端子で出力する場合には、認識コ―ドｓ4 の
“００”、“０１”、“１０または１１”が、記憶領域
指定コ―ドｓ8 の“００”、“０１”、“１０”に、そ
れぞれ対応する。３端子で出力する場合には、認識コ―
ドｓ4 の“００１”、“０１０”、“１００”が、記憶
領域指定コ―ドｓ8 の“００”、“０１”、“１０”
に、それぞれ対応する。図２のようにマイクロコンピュ
―タ３を介して認識コ―ドｓ4 が出力される場合には、
上記のような変換動作（エンコ―ドまたはデコ―ド）を
マイクロコンピュ―タ３内で行ってもよく、この場合に
は変換回路８は省略可能である。なお、上記の認識コ―
ドｓ4 および記憶領域指定コ―ドｓ8 に示した具体的な
コードは単なる一例であり、これら以外のコードで表現
することも、もちろん可能である。
ドまたはデコ―ドして、２ビットの記憶領域指定コ―ド
ｓ8 を出力するものである。記憶領域指定コ―ドｓ8
は、各サンプリング周波数ｆs1、ｆs2およびｆs3に対応
して定められ、ｆs1にはコ―ド“００”が、ｆ2 にはコ
―ド“０１”が、ｆ3 にはコ―ド“１０”が、それぞれ
対応する。そして、コ―ド“００”のときには記憶領域
４ａが、コ―ド“０１”のときには記憶領域４ｂが、コ
―ド“１０”のときには記憶領域４ｃが、それぞれ指定
される。認識コ―ドｓ4 と記憶領域指定コ―ドｓ8 との
対応関係は、デジタルオ―ディオインタ―フェ―ス回路
１（図１および図２を参照）における認識コ―ドｓ4 の
出力形式（すでに述べたように、２ビットの認識コ―ド
をそのまま２端子で出力する場合と、この２ビットをデ
コ―ドして３端子で出力する場合とがある。）によって
異なる。２端子で出力する場合には、認識コ―ドｓ4 の
“００”、“０１”、“１０または１１”が、記憶領域
指定コ―ドｓ8 の“００”、“０１”、“１０”に、そ
れぞれ対応する。３端子で出力する場合には、認識コ―
ドｓ4 の“００１”、“０１０”、“１００”が、記憶
領域指定コ―ドｓ8 の“００”、“０１”、“１０”
に、それぞれ対応する。図２のようにマイクロコンピュ
―タ３を介して認識コ―ドｓ4 が出力される場合には、
上記のような変換動作（エンコ―ドまたはデコ―ド）を
マイクロコンピュ―タ３内で行ってもよく、この場合に
は変換回路８は省略可能である。なお、上記の認識コ―
ドｓ4 および記憶領域指定コ―ドｓ8 に示した具体的な
コードは単なる一例であり、これら以外のコードで表現
することも、もちろん可能である。
【００１９】つぎに、図１、図２および図３に示した実
施例の動作を、図４に示したフロ―チャ―トを参照して
説明する。なお、このフロ―チャ―トはシステムの機能
を説明するためのものであり、ハ―ドウエア処理とシ―
ケンス処理とを混在させて示してある。
施例の動作を、図４に示したフロ―チャ―トを参照して
説明する。なお、このフロ―チャ―トはシステムの機能
を説明するためのものであり、ハ―ドウエア処理とシ―
ケンス処理とを混在させて示してある。
【００２０】認識コ―ドｓ4 （識別デ―タ）をエンコ―
ドまたはデコ―ドした記憶領域指定コ―ドｓ8 が、係数
記憶回路４のアドレスデコ―ダ４ｄに入力されると、そ
のコ―ドが“００”、“０１”、“１０”のいずれであ
るかが判断される。実際には、これらのコ―ドはハ―ド
ウエアで判断される。記憶領域指定コ―ドが“００”の
ときには、記憶領域４ａが指定され、サンプリング周波
数ｆs1に対応した固定係数デ―タｓ9 （フィルタ係数デ
―タ）が、シ―ケンス記憶回路５からのシ―ケンスデ―
タｓ7 にしたがって、順次出力される。記憶領域指定コ
―ドが“０１”のときには、記憶領域４ｂが指定され、
サンプリング周波数ｆs2に対応した固定係数デ―タｓ9
が、同様にして出力される。記憶領域指定コ―ドが“１
０”のときには、記憶領域４ｃが指定され、サンプリン
グ周波数ｆs3に対応した固定係数デ―タｓ9 が、同様に
して出力される。演算回路７では、係数記憶回路４から
の固定係数デ―タｓ9 およびシリアルデ―タ記憶回路６
からのシリアルデ―タｓ10を受けて演算処理が行なわ
れ、その演算結果デ―タｓ１２を出力する。演算結果デ
―タｓ１２に基き、音場制御用デジタル信号処理回路か
らは最終的に出力信号ｓ5 が出力される（図１および図
２を参照）。
ドまたはデコ―ドした記憶領域指定コ―ドｓ8 が、係数
記憶回路４のアドレスデコ―ダ４ｄに入力されると、そ
のコ―ドが“００”、“０１”、“１０”のいずれであ
るかが判断される。実際には、これらのコ―ドはハ―ド
ウエアで判断される。記憶領域指定コ―ドが“００”の
ときには、記憶領域４ａが指定され、サンプリング周波
数ｆs1に対応した固定係数デ―タｓ9 （フィルタ係数デ
―タ）が、シ―ケンス記憶回路５からのシ―ケンスデ―
タｓ7 にしたがって、順次出力される。記憶領域指定コ
―ドが“０１”のときには、記憶領域４ｂが指定され、
サンプリング周波数ｆs2に対応した固定係数デ―タｓ9
が、同様にして出力される。記憶領域指定コ―ドが“１
０”のときには、記憶領域４ｃが指定され、サンプリン
グ周波数ｆs3に対応した固定係数デ―タｓ9 が、同様に
して出力される。演算回路７では、係数記憶回路４から
の固定係数デ―タｓ9 およびシリアルデ―タ記憶回路６
からのシリアルデ―タｓ10を受けて演算処理が行なわ
れ、その演算結果デ―タｓ１２を出力する。演算結果デ
―タｓ１２に基き、音場制御用デジタル信号処理回路か
らは最終的に出力信号ｓ5 が出力される（図１および図
２を参照）。
【００２１】
【発明の効果】本発明では、各サンプリング周波数に対
応して複数の信号処理装置を用意する必要がないため、
ハ―ドウエア規模を増大させずに音場制御用デジタル信
号処理回路を構成可能である。
応して複数の信号処理装置を用意する必要がないため、
ハ―ドウエア規模を増大させずに音場制御用デジタル信
号処理回路を構成可能である。
【図１】本発明の実施例を示したブロック図である。
【図２】本発明の実施例を示したブロック図である。
【図３】図１および図２の要部を示したブロック図であ
る。
る。
【図４】図１、図２および図３の動作を示したフロ―チ
ャ―トである。
ャ―トである。
【図５】デジタルフィルタの演算処理を示した説明図で
ある。
ある。
２……音場制御用デジタル信号処理回路 ４……係数記憶回路 ５……シ―ケンス記憶回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 秀男 東京都渋谷区渋谷２丁目17番５号 株式会 社ケンウッド内 (72)発明者 林 範行 東京都渋谷区渋谷２丁目17番５号 株式会 社ケンウッッド内
Claims (2)
- 【請求項１】 ２チャネルのアナログ−デジタル変換さ
れたオ―ディオ信号をデジタルフィルタ等の演算回路で
デジタル演算処理して、３チャネル以上のデジタル出力
信号を得る音場制御用デジタル信号処理回路において、 デジタルフィルタの伝達関数における固定係数に対応し
たデジタルデ―タを上記アナログ−デジタル変換動作に
おける複数のサンプリング周波数に対応して複数の記憶
領域に記憶し、上記複数のサンプリング周波数を識別す
る識別デ―タに対応して上記複数の記憶領域が指定され
る係数記憶回路と、 上記記憶領域に記憶された上記固定係数を読み出すシ―
ケンスデ―タを記憶し、このシ―ケンスデ―タにより上
記固定係数を読み出すシ―ケンス記憶回路とを有するこ
とを特徴とする音場制御用デジタル信号処理回路。 - 【請求項２】 ２チャネルのアナログ−デジタル変換さ
れたオ―ディオ信号をデジタルフィルタ等の演算回路で
デジタル演算処理して、３チャネル以上のデジタル出力
信号を得る音場制御用デジタル信号処理回路において、 デジタルフィルタの伝達関数における固定係数に対応し
たデジタルデ―タを上記アナログ−デジタル変換動作に
おける複数のサンプリング周波数に対応して複数の記憶
領域に記憶し、上記複数のサンプリング周波数を識別す
る識別デ―タに対応して上記複数の記憶領域が指定され
る係数記憶回路と、 上記記憶領域に記憶された上記固定係数を読み出すシ―
ケンスデ―タを記憶し、このシ―ケンスデ―タにより上
記固定係数を読み出すシ―ケンス記憶回路とを有し、 上記識別デ―タおよび上記シ―ケンスデ―タを直接的ま
たは間接的に上記係数記憶回路のアドレスデ―タとして
用い、このアドレスデ―タに対応したアドレスから上記
固定係数を読み出すことを特徴とする音場制御用デジタ
ル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26032391A JPH0715395A (ja) | 1991-10-08 | 1991-10-08 | 音場制御用デジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26032391A JPH0715395A (ja) | 1991-10-08 | 1991-10-08 | 音場制御用デジタル信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715395A true JPH0715395A (ja) | 1995-01-17 |
Family
ID=17346419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26032391A Pending JPH0715395A (ja) | 1991-10-08 | 1991-10-08 | 音場制御用デジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715395A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804358B1 (en) | 1998-01-08 | 2004-10-12 | Sanyo Electric Co., Ltd | Sound image localizing processor |
| US7133730B1 (en) | 1999-06-15 | 2006-11-07 | Yamaha Corporation | Audio apparatus, controller, audio system, and method of controlling audio apparatus |
| JP2007057584A (ja) * | 2005-08-22 | 2007-03-08 | Kenwood Corp | オーディオ装置および音響効果設定方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323824B2 (ja) * | 1979-09-13 | 1988-05-18 | Ciba Geigy | |
| JPH02254900A (ja) * | 1989-03-28 | 1990-10-15 | Pioneer Electron Corp | プログラム内容変更方法 |
-
1991
- 1991-10-08 JP JP26032391A patent/JPH0715395A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323824B2 (ja) * | 1979-09-13 | 1988-05-18 | Ciba Geigy | |
| JPH02254900A (ja) * | 1989-03-28 | 1990-10-15 | Pioneer Electron Corp | プログラム内容変更方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804358B1 (en) | 1998-01-08 | 2004-10-12 | Sanyo Electric Co., Ltd | Sound image localizing processor |
| US7133730B1 (en) | 1999-06-15 | 2006-11-07 | Yamaha Corporation | Audio apparatus, controller, audio system, and method of controlling audio apparatus |
| JP2007057584A (ja) * | 2005-08-22 | 2007-03-08 | Kenwood Corp | オーディオ装置および音響効果設定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748835A (en) | Audio signal decoding apparatus and method for a disc driving system | |
| KR100238668B1 (ko) | 디지털 비디오 재생장치 | |
| KR100465567B1 (ko) | 신호 처리 장치, 신호 처리 방법, 프로그램 및, 기록 매체 | |
| EP0956668B1 (en) | Method & apparatus for decoding multi-channel audio data | |
| EP1768452A1 (en) | Acoustic device and reproduction mode setting method | |
| JPH07282540A (ja) | 記録媒体再生装置及び記録媒体再生方法 | |
| KR20040005025A (ko) | 다채널 입체음향 사운드 생성방법 및 장치 | |
| EP0892582B1 (en) | Method and apparatus for error masking in multi-channel audio signals | |
| US6122382A (en) | System for processing audio surround signal | |
| JPH0715395A (ja) | 音場制御用デジタル信号処理回路 | |
| KR100372904B1 (ko) | 신호 처리 장치 | |
| JP4835644B2 (ja) | 音声符号化方法及び音声復号方法 | |
| CN1312961C (zh) | 音频信号处理器和音频信号处理方法 | |
| US6925184B2 (en) | Method for converting two-channel audio system into multichannel audio system and an audio processor thereof | |
| KR100516733B1 (ko) | 돌비 프로로직 오디오 장치 | |
| JP3013380B2 (ja) | データ圧縮符号化装置 | |
| JP3169667B2 (ja) | 音声信号選択回路 | |
| JP2003195893A (ja) | 音声再生装置及び音声再生方法 | |
| JP2992994B2 (ja) | デジタルオーディオデータのエンコード方法 | |
| JPH10191203A (ja) | 音声再生回路 | |
| JPH09325797A (ja) | マルチチャンネルオーディオデータの符号化方法及びその符号化装置 | |
| KR0175377B1 (ko) | 컴팩트 디스크의 서브코드 영역을 서라운드 기능에 적용하기 위한 장치 | |
| JPH01128623A (ja) | ディジタル信号伝送装置 | |
| JPH04281700A (ja) | 多チャンネル再生装置 | |
| JPH05225712A (ja) | Ｃｄ‐ｒｏｍのａｄｐｃｍデコーダ |