JPH0715052A - 超伝導素子の製造方法 - Google Patents

超伝導素子の製造方法

Info

Publication number
JPH0715052A
JPH0715052A JP5152045A JP15204593A JPH0715052A JP H0715052 A JPH0715052 A JP H0715052A JP 5152045 A JP5152045 A JP 5152045A JP 15204593 A JP15204593 A JP 15204593A JP H0715052 A JPH0715052 A JP H0715052A
Authority
JP
Japan
Prior art keywords
barrier layer
layer
film
tunnel barrier
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5152045A
Other languages
English (en)
Other versions
JP2785647B2 (ja
Inventor
Hideaki Numata
秀昭 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5152045A priority Critical patent/JP2785647B2/ja
Publication of JPH0715052A publication Critical patent/JPH0715052A/ja
Application granted granted Critical
Publication of JP2785647B2 publication Critical patent/JP2785647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】 ジョセフソン素子のトンネル障壁層を現像液
による溶液から保護し、超伝導素子の微細化、高集積化
を可能にする。 【構成】 第2の超伝導体24を所望の形状に加工後、
試料全面にSiO2 などの耐アルカリ性の保護層26を
設け、その上に、レジストパターン27を形成する。さ
らに、このレジストパターン27をマスクとして、保護
層26およびトンネル障壁層23を加工する。トンネル
障壁層を保護層によりアルカリ性溶液から保護し、いか
なる現像液を用いても、トンネル障壁層が現像液に溶解
されて接合特性が劣化することが無くなった。また、障
壁層の大きさを目合わせマージンの限度まで小さくする
ことが可能で、超伝導素子を高集積化することが可能に
なった。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はNb/Al−AlOx
Nbジョセフソン接合の製造方法において、特にバリヤ
層の加工方法に関する。
【0002】
【従来の技術】Nb/Al−AlOx /Nbジョセフソ
ン接合の実現により超伝導エレクトロニクスは発展して
来た。Nb/Al−AlOx /Nbジョセフソン接合の
製造方法の従来例の1つを図2に示す。
【0003】図2(a)に示すように、例えばSiなど
の基板11上に下部電極層12、トンネルバリヤ層1
3、上部電極層14の三層膜を同一真空中で成膜する。
【0004】次に、例えば、アプライド フィジックス
レターズ(Appl.Phys.Letts.)誌、
42巻、第5号、472頁に述べられているSNEP法
と同様に、CF4 ガスを用いた反応性イオンエッチング
法(RIE)を用いて、上部電極層14を所望の形状に
加工し、素子面積を規定する。
【0005】(b)図において、14は上部電極、15
は上部電極のレジストパターンを示す。この製造方法に
おいて、接合面積を決定づけるのは、レジストパターン
15である。
【0006】フォトリソグラフィー技術の発達により、
微細レジストパターンを容易に形成できるようになっ
た。しかし、一般的なフォトレジストの現像液は強アル
カリ性である。一方、昨今の超伝導素子の発達は、超伝
導体であるNbと、障害層であるAl−AlOx の組み
合わせに負う所が大きいが、Alは強アルカリ、すなわ
ち現像液に溶解する。特にジョセフソン接合の障壁層に
用いるAl膜は10nm以下と非常に薄く、僅かな時間
現像液に触れただけで完全に溶解する。しかも、フォト
レジストに覆われたAl膜もサイドから溶解される場合
も有り、良好な接合電気特性が得られないという問題を
生じる。したがって、(C)図に示すように、障壁層上
に所望の形状のフォトレジストパターン16を形成する
時には、現像液サイドからの侵入領域17を見越して障
壁層のレジストパターン16を、上部電極14よりも十
分大きくすることが望ましい。レジストパターン16を
形成後、障壁層13を加工する。
【0007】(d)図に示すように、下部電極の加工、
層間絶縁層18の成膜、コンタクトホール19の形成、
上部配線層20の形成を行い、ジョセフソン接合は製造
される。
【0008】
【発明が解決しようとする課題】ジョセフソン素子の微
細化、集積化に伴い、より高解像度のパターン形成が可
能なフォトレジスト、現像液の使用が要求される。しか
し、フォトレジスト、現像液の選定において、Alの溶
解速度の小さい現像液という条件をつけると、より微細
なパターンの形成を可能とするフォトレジスト、現像液
の使用が困難になる。微細なパターンが必要な上部電極
と、強アルカリに弱い障壁層とを、それぞれ異なるフォ
トレジスト、現像液でパターン形成を行うことは、無駄
が多く、事実上不可能に近い。また、現像液によるAl
膜溶解の影響を小さくするために、必要な目合わせマー
ジン以上に障壁層パターンを大きくすることは、素子面
積を無駄に増加させ、より大規模な集積化を妨げること
になる。
【0009】本発明の目的は、現像液による障壁層Al
膜の溶解を防ぎ、超伝導集積回路製造上の制約を取り除
き、微細かつ高品質なジョセフソン素子、および高集積
化されたジョセフソン集積回路の製造方法を提供するこ
とにある。
【0010】
【課題を解決するための手段】本発明によれば、Nb/
Al−AlOx /Nbジョセフソン接合の製造方法にお
いて、基板上に、第1の超伝導金属膜、トンネルバリヤ
層、第2の超伝導膜を順次重ねて成膜する工程と、ジョ
セフソン接合の上部電極となるべき領域を残して、前記
第2の超伝導体膜をドライエッチングする工程と、さら
に、耐アルカリ性の保護層を設ける工程と、前記保護層
上にレジストパターンを形成する工程と、前記保護層
と、前記トンネルバリヤ層を所望の形状に加工する工程
とを含むことを特徴とする超伝導素子の製造方法が得ら
れる。
【0011】
【作用】ジョセフソン接合の接合面積は、通常、接合上
部電極により規定される。したがって、接合の微細化、
接合特性の均一性向上のためには上部電極のパターン形
成は非常に重要である。フォトリソグラフィー技術の発
達により微細なフォトレジストパターンを均一性良く形
成できるようになったが、このフォトリソグラフィーの
工程で用いられる現像液は、強アルカリ性を示し、障壁
層のAlを溶解してしまう。しかも、レジストに覆われ
た障壁層Al膜もサイドから溶解される場合が有り、接
合電気特性が著しく劣化する。高品質なジョセフソン接
合を得るには、障壁層の現像液による溶解を防ぐ必要が
ある。
【0012】本発明の超伝導素子の製造方法では、障壁
層上に薄いSiO2 、SiNx など強アルカリ溶液に耐
性のある絶縁体を保護層として成膜する工程を設けた。
その結果、現像液に障壁層が侵されることがなくなり、
高品質なジョセフソン接合が得られた。フォトリソグラ
フィー工程での、現像液、障壁層パターンの安全マージ
ンの制約がなくなり、接合の微細化、超伝導素子の集積
化が容易になった。
【0013】
【実施例】図1は、本発明の一実施例を説明するための
超伝導素子の製造工程断面図である。
【0014】(a)図に示すように、例えばSiなどの
基板21上に第1の超伝導体22としてNbを成膜す
る。次にAlを成膜し、真空槽内に酸素を導入し、Al
表面を酸化しAl−AlOx トンネル障壁層23を形成
する。さらに第2の超伝導体24としてNbを成膜す
る。
【0015】次に(b)図に示すように第2の超伝導体
24上に所望の形状のフォトレジストパターン25を形
成する。フォトレジストパターン25をマスクとして第
2の超伝導体24を、CF4 ガスあるいはSF6 ガスを
用いた反応性イオンエッチング法(RIE)で加工す
る。この時、下地となる障壁層23は十分エッチングス
トッパーとして機能する。
【0016】第2の超伝導体24の加工後、フォトレジ
ストパターンは、アセトン超音波洗浄などで除去し、
(c)図に示すように、耐アルカリ性の保護層26とし
て例えばSiO2 を試料基板上全面に、成膜する。
【0017】(d)図に示すように、保護層26上にフ
ォトレジストパターン27を形成し、該フォトレジスト
パターン27をマスクとして、保護層26および、障壁
層23を加工する。尚、保護層26の加工にCF4 又は
CHF3 ガスを用いたRIEを用いると、下地となる障
壁層23は十分エッチングストッパーとして機能する。
また、障壁層23の加工に塩素ガスRIE又は、アルゴ
ンミリング法などを用いると、下地となる第2の超伝導
体22は、エッチングストッパーとして十分機能する。
障壁層23と保護層26の密着性がよい場合には、前記
障壁層の加工において、リン酸または、強アルカリ性溶
液などによるウェットエッチングも可能である。加工後
フォトレジストパターン27を除去する。
【0018】次に(e)図に示すようにフォトレジスト
パターン28を形成し、該フォトレジストパターン28
をマスクとして第1の超伝導体22を加工する。
【0019】次に(f)図に示すように、例えばバイア
ススパッタ法で層間絶縁膜29としてSiO2 を成膜
し、該SiO2 膜にコンタクトホール30を形成する。
さらに、上部配線層31としてNbを成膜し、RIEで
加工する。尚、保護層26と層間絶縁膜29に同一の物
質を用いておくと、コンタクトホール30の形成時に同
じ条件で加工可能であるので、便利である。
【0020】尚、本実施例の(d)図において、障壁層
23の加工にはフォトレジストパターン27をマスクと
して用いているが、保護層26を加工後フォトレジスト
27を除去し、その後、保護層26をマスクとして障壁
層23を加工することも可能である。
【0021】
【発明の効果】以上説明したように本発明によれば、障
壁層を保護膜によりアルカリ性溶液から保護しているの
で、いかなる現像液を用いても、障壁層が現像液に溶液
されて接合特性が劣化することが無くなった。また、障
壁層の大きさを目合わせマージンの限度まで小さくする
ことが可能で、超伝導素子を高集積化することが可能に
なった。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための超伝導素子
の製造工程断面図である。
【図2】従来例の1つを説明するための超伝導素子の製
造工程断面図である。
【符号の説明】
11,21 基板(Si) 12,22 第1の超伝導体(Nb) 13,23 トンネル障壁層(Al−AlOx ) 14 第2の超伝導体(Nb) 15,16,25,27,28 フォトレジストパター
ン 17 現像液の侵入領域 18,29 層間絶縁膜(SiO2 ) 19,30 コンタクトホール 20,31 上部配線層(Nb) 26 保護層(SiO2

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 Nb膜を上部電極、下部電極、Al酸化
    膜をトンネルバリヤ層とするジョセフソン接合の製造方
    法において、 基板上に、第1の超伝導金属膜、トンネルバリヤ層、第
    2の超伝導膜を順次重ねて成膜する工程と、 ジョセフソン接合の上部電極となる領域を残して、前記
    第2の超伝導体膜をドライエッチングする工程と、 その直後に、耐アルカリ性の保護層を設ける工程と、 前記保護層上にレジストパターンを形成する工程と、 前記保護膜と、前記トンネルバリヤ層を前記レジストパ
    ターンをマスクとして加工する工程とを含むことを特徴
    とするジョセフソン接合の製造方法。
JP5152045A 1993-06-23 1993-06-23 超伝導素子の製造方法 Expired - Lifetime JP2785647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5152045A JP2785647B2 (ja) 1993-06-23 1993-06-23 超伝導素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5152045A JP2785647B2 (ja) 1993-06-23 1993-06-23 超伝導素子の製造方法

Publications (2)

Publication Number Publication Date
JPH0715052A true JPH0715052A (ja) 1995-01-17
JP2785647B2 JP2785647B2 (ja) 1998-08-13

Family

ID=15531854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5152045A Expired - Lifetime JP2785647B2 (ja) 1993-06-23 1993-06-23 超伝導素子の製造方法

Country Status (1)

Country Link
JP (1) JP2785647B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394692A (ja) * 1986-10-09 1988-04-25 Agency Of Ind Science & Technol ジヨセフソン接合素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394692A (ja) * 1986-10-09 1988-04-25 Agency Of Ind Science & Technol ジヨセフソン接合素子の製造方法

Also Published As

Publication number Publication date
JP2785647B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
US4767724A (en) Unframed via interconnection with dielectric etch stop
EP0630044B1 (en) Forming a prescribed pattern on a semiconducor device layer
US20090081873A1 (en) Methods of Patterning Insulating Layers Using Etching Techniques that Compensate for Etch Rate Variations
US20040192062A1 (en) Process to pattern thick TiW metal layers using uniform and selective etching
US20040155237A1 (en) Self-aligned junction passivation for superconductor integrated circuit
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
US5915198A (en) Contact process using taper contact etching and polycide step
US5668053A (en) Method for fabricating multilayer semiconductor device
JPH07235590A (ja) 半導体装置の製造方法
JP2932488B2 (ja) ドライエッチング方法
JPH0715052A (ja) 超伝導素子の製造方法
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JPH05343363A (ja) ドライエッチング方法
US6548413B1 (en) Method to reduce microloading in metal etching
JPS63271958A (ja) 多層配線形成方法
US20020039837A1 (en) Method of manufacturing a semiconductor device
JPS59167021A (ja) 半導体装置の製造方法
JP2695249B2 (ja) 半導体装置の製造方法
JPH02134818A (ja) 配線構造体の形成法
JPH05217961A (ja) シリコンの精密加工方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPH1022271A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980428