JPH0714980A - 半導体パッケージの積層モジュール - Google Patents

半導体パッケージの積層モジュール

Info

Publication number
JPH0714980A
JPH0714980A JP5195967A JP19596793A JPH0714980A JP H0714980 A JPH0714980 A JP H0714980A JP 5195967 A JP5195967 A JP 5195967A JP 19596793 A JP19596793 A JP 19596793A JP H0714980 A JPH0714980 A JP H0714980A
Authority
JP
Japan
Prior art keywords
holes
module according
semiconductor package
plate
large number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5195967A
Other languages
English (en)
Inventor
Kyung-Seop Kim
京燮 金
Oh-Sik Kwon
五植 權
Bum-Yul Park
範烈 朴
Gencho Tei
▲げん▼兆 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0714980A publication Critical patent/JPH0714980A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/12Resilient or clamping means for holding component to structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1015Plug-in assemblages of components, e.g. IC sockets having exterior leads
    • H05K7/103Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by sliding, e.g. DIP carriers
    • H05K7/1046J-shaped leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1076Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding
    • H05K7/1084Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding pin grid array package carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 制限された基板面積上に多数の半導体パッケ
ージを高密度で実装するための積層モジュールを提供す
る。 【構成】 積層モジュールは基板上に互いに所定間隔を
もって対抗して垂直に配置された一対のプレート10で
構成され、各プレート10は多数の半導体パッケージ1
をプレート10に垂直に実装するための多数の貫通孔1
1と、貫通孔11を互いに連結するための多数の導電性
ラインとで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージの実
装に関するものであり、特に、高密度実装が可能な積層
モジュールに関するものである。
【0002】
【従来の技術】最近、電子機器に対する軽薄単小化が非
常に強く求められる情勢であり、毎年大型化される半導
体チップを従来より小型、薄型化したパッケージ内に内
蔵するなど、パッケージ開発の傾向は小型、薄型化であ
る。このような要求により提案された各種パッケージを
実装手法に従い区分すると、TSOP(Thin Sm
all Outline Package)、TQFP
(Thin QuadFlat Package)など
のパッケージが注目されており、これらパッケージによ
って、外形が縮小され実装面積もなお大幅縮小された。
【0003】この方式は、配線板の両面から実装可能で
あること、パッケージ自体が軽薄単小化されていること
ばかりでなく、配線板への実装密度もなお大幅に改善さ
れている。最近、表面実装用パッケージ開発が、このよ
うな理由から進んでいる。
【0004】このようなパッケージは、代表的なものと
して、特にリードの形状に従ってカモメの羽リード型と
J字リード型とに区分して、それぞれTSOP、TSO
Jと呼ばれている。これらのパッケージは、よく用いる
印刷回路基板PCBに設ける。
【0005】図1および図2は、印刷回路基板2上にカ
モメの羽リード型のTSOPあるいはTSOJが実装さ
れた例の断面図を示すものである。
【0006】周知のように、予め用意されたこれらのパ
ッケージは、ハンダ付けの印刷回路基板の表面にパッケ
ージの外部リードの下方部分を気相ハンダ付け(Vap
orPhase Soldering;VPS)あるい
は赤外線(Infra−Red;IR)技術によりハン
ダ付けすることにより実装して高密度の1つのモジュー
ルをなす。
【0007】1つの機能を有する電子装置としての回路
部品が実装された基板の実装手順は、次のようである。
メモリモジュールおよびICカードの場合、実装した素
子の端子間電気的連結のための金属ラインが形成された
多層印刷回路基板に、受動素子およびパッケージ化され
たIC装置を取付ける。金属ラインを印刷技法で予め基
板上に形成し、この上にパッケージを実装する前に各パ
ッケージタイプ別にこれに適合するように予めハンダ付
けした回路基板を用意する。
【0008】次いで、図1の円Aの拡大図である図3お
よび図2の円Bの拡大図である図4のように、ハンダ付
けした印刷回路基板2の表面2Aにパッケージ1,3の
外部リード1A,3Aの下端部1B、3Bが仮接着した
状態において、215℃の蒸気を加えてハンダ付けする
VPSあるいはIR方式でパッケージ1,3を実装す
る。
【0009】
【発明が解決しようとする課題】しかしながら、言及し
たパッケージおよび技術動向に関連して、印刷回路基板
の面積は既に限定されているので、実際多数の回路部品
を実装するには制約を受ける。また、複雑で大規模のシ
ステムであるほど占める面積が大きく、実装基板の厚さ
が厚くなる。さらに、異常発見の際、再補修処理が容易
でないなどの問題点がある。
【0010】このような問題点は、印刷回路基板を2次
元的に用いる限り排除できない根本的な問題である。
【0011】したがって、本発明は、前記提起された問
題点において制限されたシステムに最大限まで実装密度
を高めるためなされたものであり、第1目的は、次世代
の主流になるTSOPなどのような表面実装型パッケー
ジを装着するのに適当であるよう貫通孔が形成されたプ
レート上に同一パッケージを多数個3次元積層型で搭載
して外部端子と連結することにより、通常のモジュール
形態を必要としない、高密度、軽量、薄型の半導体パッ
ケージの積層モジュールを提供することである。
【0012】さらに、本発明の第2目的は、3次元的に
一対のプレート内に積層型に形成されたパッケージの放
熱のための放熱孔を適正位置に形成してなるプレートを
提供することである。
【0013】さらに、本発明の第3目的は、立体的に半
導体パッケージを積層、実装したことに伴って、ソケッ
トとの連結状態を効率的にする金属パッド連結部が形成
されたプレートを提供することである。
【0014】
【課題を解決するための手段】請求項1の発明による半
導体パッケージの積層モジュールは、一基板上に多数の
リードを有する多数の半導体パッケージを受容するため
の積層モジュールにおいて、基板上に互いに所定間隔を
もって対向して垂直に配置された一対のプレートで構成
され、各プレートは多数の半導体パッケージをプレート
に垂直に実装するための多数の貫通孔と、貫通孔を互い
に連結するための多数の導電性ラインとで構成されるこ
とを特徴としている。
【0015】請求項2の発明による半導体パッケージの
積層モジュールは、請求項1の発明において、多数の貫
通孔を垂直方向に整列して形成することを特徴としてい
る。
【0016】請求項3の発明による半導体パッケージの
積層モジュールは、請求項2の発明において、垂直方向
に整列される多数の貫通孔を、実装する半導体パッケー
ジのリード間の間隔に対応する間隔をもって形成するこ
とを特徴としている。
【0017】請求項4の発明による半導体パッケージの
積層モジュールは、請求項3の発明において、半導体パ
ッケージを基板と平行に装着することを特徴としてい
る。
【0018】請求項5の発明による半導体パッケージの
積層モジュールは、請求項3の発明において、垂直方向
に整列される各貫通孔列を、実装される半導体パッケー
ジの厚さに応じる間隔をもって形成することを特徴とし
ている。
【0019】請求項6の発明による半導体パッケージの
積層モジュールは、請求項1の発明において、多数の貫
通孔の間に実装される半導体パッケージから発生する熱
を放出するための多数の放熱孔をさらに含むことを特徴
としている。
【0020】請求項7の発明による半導体パッケージの
積層モジュールは、請求項6の発明において、多数の放
熱孔を垂直方向に所定間隔をもって規則的に配列するこ
とを特徴としている。
【0021】請求項8の発明による半導体パッケージの
積層モジュールは、請求項7の発明において、多数のの
放熱孔同士の距離間隔は、多数の貫通孔同士の距離間隔
と同一であることを特徴としている。
【0022】請求項9の発明による半導体パッケージの
積層モジュールは、請求項1の発明において、各プレー
トの下端部に多数の導電性ラインそれぞれに連結される
多数の金属パッドをさらに含むことを特徴としている。
【0023】請求項10の発明による半導体パッケージ
の積層モジュールは、請求項1の発明において、各プレ
ートの下端部に多数の導電性ラインそれぞれに連結され
る多数のピン型リードをさらに含むことを特徴としてい
る。
【0024】請求項11の発明による半導体パッケージ
の積層モジュールは、請求項1の発明において、実装さ
れる半導体パッケージは、カモメの羽形状およびJベン
ド型のうちいずれか1つの形態のリードを有することを
特徴としている。
【0025】請求項12の発明による半導体パッケージ
の積層モジュールは、請求項1の発明において、各プレ
ートは多層基板で構成されることを特徴としている。
【0026】請求項13の発明による半導体パッケージ
の積層モジュールは、請求項1の発明において、各プレ
ートは絶縁材料からなることを特徴としている。
【0027】
【実施例】以下、本発明の好ましい実施例を、添付図面
に基づいて詳細に説明する。
【0028】本発明の説明において、半導体パッケージ
は、半導体基板上に多数の素子が集積された集積回路を
樹脂あるいはセラミック、その他の絶縁材料でパッケー
ジングしたものであり、多数の外部リードを一側、ある
いは両側に有する。
【0029】図6は、本発明の実施例に従うスタック型
半導体パッケージ実装モジュールを示す断面図であり、
図7は図6に示すプレートのうちいずれか1つを一部切
開した部分断斜視図であり、図8は図6の円Cの拡大図
である。
【0030】図6に示すように、本発明の半導体パッケ
ージ実装モジュールは、対向配置する一対のプレート1
0で構成される。この一対の対向したプレート10の間
には、所定間隔Gをもって多数の半導体パッケージ1が
水平状態に積層される。図6は、TSOP型半導体パッ
ケージ1がカモメの羽形状であることを例にして示すも
のである。
【0031】それぞれの半導体パッケージ1は、両側に
形成されたこれらリード端子1Aを図8に示すように、
プレート10の貫通孔に挿入した後、たとえば、ハンダ
付けのような方法で固定する。
【0032】図7を参照すると、プレート10は、たと
えば印刷回路基板に用いられる樹脂のような絶縁性材料
からなり、このプレート10には半導体パッケージ1の
リード端子1Aを挿入する多数の貫通孔11が形成され
ている。
【0033】この多数の貫通孔11を、たとえば、ライ
ンA−A′の横方向およびラインB−B′の垂直方向に
所定の間隔をもってそれぞれ多数列ずつ直線状に整列し
て配置している。
【0034】このとき、垂直方向の貫通孔の間の間隔
は、実装される半導体パッケージ11のリード端子1A
の間の間隔に対応し、横方向の貫通孔の間の間隔は、半
導体パッケージ1の厚さを考慮して設定される。
【0035】さらに、積層されるパッケージ1の数に応
じて単位垂直ライン上のこれら貫通孔11は、横方向に
多数配置できる。そして、水平ライン上の貫通孔の個数
は、標準パッケージ端子数と一致するかあるいはそれ以
上であることもできる。
【0036】さらに、各垂直間貫通孔同士の電気的連結
のため、プレート10上に図7に示すように、金属ライ
ン15を形成する。このとき、プレート10は多層PC
Bで構成することができ、金属ライン15は、プレート
内部に形成することもできる。プレート10の下端部に
は他の回路との連結のための金属ライン15の終端に金
属パッド14を形成する。
【0037】さらに、各プレート10には、実装された
各パッケージごと発熱される熱を放出するため図6に示
すように、パッケージは適正間隔Gをもって隔離されて
おり、また、この間隔に対応するプレート10面には貫
通孔の間に適当な大きさの放熱孔17をたとえば図7の
ラインC−C′のように形成し、前記プレート10は図
7に示す配置方式以外の他の方式で放熱孔を配置するこ
ともできる。
【0038】前記のような図6に示すパッケージ実装モ
ジュールを外部電子機器に連結するため、プレート10
の下部形状と対応する受容構造と、プレート10の金属
パッド14と接触するため対応する接触端子を有するソ
ケットとが必要である。図9では、金属パッド14を有
するプレート10とこれに対応する接触端子19を有す
るソケット16とが結合する状態を示している。
【0039】一方、プレートの下部に形成された金属パ
ッドは、これと結合されるソケットの受容構造に従い、
図10に示すように、金属パッドの代わりにピン型リー
ド21を形成することもできる。
【0040】さらに、前記端子ピンは、ソケットの形態
によっては図10の円Dの拡大図である図11に示すよ
うに、蛇型状リード23に形成することもできる。
【0041】図12には、図10のピン型リードを有す
る一プレート10とこれに対応するソケットあるいはP
CB26とが結合したことを示す。
【0042】そして、前記パッケージは現在TSOPの
カモメの羽形状である場合を説明しているが、Jベンド
型であっても適用できる。
【0043】図13は、Jベンド型パッケージとプレー
トとの結合状態を示す断面図であり、パッケージのJ字
形状に折り曲げられた外部リード1A′を入口が広く形
成されたプレート10の貫通孔11に挿入した後固定す
る。
【0044】前記のように、TSOJの場合、その大き
さが比較的小さいパッケージは、プレートにハンダ付け
の作業の際、パッケージが離脱しないようニッパなどで
プレートの両方を固定して作業を行なえる。
【0045】一方、TQFP型の場合、パッケージを本
発明の手段に適用するときは、多少工程が複雑であるが
適用できる。
【0046】
【発明の効果】以上のように、本発明によれば、多数の
半導体パッケージを積み重ねて配置できるため、実装空
間を高密度に利用できる効果がある。また、モジュール
化された多数のパッケージを一括して着脱するため、組
立と補修が容易である。
【図面の簡単な説明】
【図1】従来の半導体パッケージがPCBに形成される
状態を示す断面図である。
【図2】従来の半導体パッケージがPCBに形成される
状態を示す断面図である。
【図3】図1の円Aの拡大図である。
【図4】図2の円Bの拡大図である。
【図5】従来PCBとソケットとの連結関係を示す斜視
図である。
【図6】本発明の実施例に従い一対のプレート内に積層
型に半導体パッケージを装着した状態を示す断面図であ
る。
【図7】一部切開したプレートの正面斜視図である。
【図8】図6の円Cの拡大図である。
【図9】図7に示す本発明のプレートをソケットに取付
ける状態を示す組立図である。
【図10】本発明の変形例に従うピン型のリードを採用
したプレートの斜視図である。
【図11】図10の円Dの拡大図である。
【図12】ピン型のリードを有するプレートがソケット
あるいはPCBに取付けられた状態を示す組立図であ
る。
【図13】Jベンド型パッケージを本発明のプレートに
実装する方法を示す組立断面図である。
【符号の説明】
1 半導体パッケージ 1A リード端子 1A′ 外部リード 10 プレート 11 貫通孔 14 金属パッド 15 金属ライン 16 ソケット 17 放熱孔 19 接触端子 21 ピン型リード 23 蛇型状リード なお、各図中、同一符号は同一または相当部分を示す。
フロントページの続き (72)発明者 鄭 ▲げん▼兆 大韓民国仁川直轄市北區富開2洞477−2 大進アパートナ棟513号

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 一基板上に多数のリードを有する多数の
    半導体パッケージを受容するための積層モジュールにお
    いて、 前記基板上に互いに所定間隔をもって対向して垂直に配
    置された一対のプレートで構成され、前記各プレートは
    前記多数の半導体パッケージを前記プレートに垂直に実
    装するための多数の貫通孔と、前記貫通孔を互いに連結
    するための多数の導電性ラインとで構成されることを特
    徴とする、積層モジュール。
  2. 【請求項2】 前記多数の貫通孔を垂直方向に整列して
    形成することを特徴とする、請求項1に記載の積層モジ
    ュール。
  3. 【請求項3】 前記垂直方向に整列される多数の貫通孔
    を前記実装する半導体パッケージのリード間の間隔に対
    応する間隔を持って形成することを特徴とする、請求項
    2に記載の積層モジュール。
  4. 【請求項4】 前記半導体パッケージを前記基板と平行
    に装着することを特徴とする、請求項3に記載の積層モ
    ジュール。
  5. 【請求項5】 前記垂直方向に整列される各貫通孔列を
    実装される半導体パッケージの厚さに応じる間隔をもっ
    て形成することを特徴とする、請求項3に記載の積層モ
    ジュール。
  6. 【請求項6】 前記多数の貫通孔の間に実装される半導
    体パッケージから発生する熱を放出するための多数の放
    熱孔をさらに含むことを特徴とする、請求項1に記載の
    積層モジュール。
  7. 【請求項7】 前記多数の放熱孔を垂直方向に所定間隔
    をもって規則的に配列することを特徴とする、請求項6
    に記載の積層モジュール。
  8. 【請求項8】 前記多数の放熱孔同士の距離間隔は前記
    多数の貫通孔同士の距離間隔と同一であることを特徴と
    する、請求項7に記載の積層モジュール。
  9. 【請求項9】 前記各プレートの下端部に前記多数の導
    電性ラインそれぞれに連結される多数の金属パッドをさ
    らに含むことを特徴とする、請求項1に記載の積層モジ
    ュール。
  10. 【請求項10】 前記各プレートの下端部に前記多数の
    導電性ラインそれぞれに連結される多数のピン型リード
    をさらに含むことを特徴とする、請求項1に記載の積層
    モジュール。
  11. 【請求項11】 前記実装される半導体パッケージはカ
    モメの羽形状およびJベンド型のうちいずれか1つの形
    態のリードを有することを特徴とする、請求項1に記載
    の積層モジュール。
  12. 【請求項12】 前記各プレートは多層基板で構成され
    ることを特徴とする、請求項1に記載の積層モジュー
    ル。
  13. 【請求項13】 前記各プレートは絶縁材料からなるこ
    とを特徴とする、請求項1に記載の積層モジュール。
JP5195967A 1992-08-11 1993-08-06 半導体パッケージの積層モジュール Withdrawn JPH0714980A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92P14432 1992-08-11
KR1019920014432A KR940005204A (ko) 1992-08-11 1992-08-11 반도체 패키지의 적층형 실장 시스템

Publications (1)

Publication Number Publication Date
JPH0714980A true JPH0714980A (ja) 1995-01-17

Family

ID=19337818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195967A Withdrawn JPH0714980A (ja) 1992-08-11 1993-08-06 半導体パッケージの積層モジュール

Country Status (2)

Country Link
JP (1) JPH0714980A (ja)
KR (1) KR940005204A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670701B2 (en) 2001-02-01 2003-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor module and electronic component
US7902651B2 (en) 2001-05-25 2011-03-08 Stec, Inc. Apparatus and method for stacking integrated circuits

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410193B (zh) * 2021-05-27 2024-05-03 元成科技(苏州)有限公司 一种8+1堆叠式芯片封装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670701B2 (en) 2001-02-01 2003-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor module and electronic component
US7902651B2 (en) 2001-05-25 2011-03-08 Stec, Inc. Apparatus and method for stacking integrated circuits
US8344518B2 (en) 2001-05-25 2013-01-01 Stec, Inc. Apparatus for stacking integrated circuits
US8686572B2 (en) 2001-05-25 2014-04-01 Stec, Inc. Apparatus for stacking integrated circuits

Also Published As

Publication number Publication date
KR940005204A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
US5279029A (en) Ultra high density integrated circuit packages method
US6521984B2 (en) Semiconductor module with semiconductor devices attached to upper and lower surface of a semiconductor substrate
US7282789B2 (en) Back-to-back semiconductor device assemblies
US5910885A (en) Electronic stack module
JP2716012B2 (ja) 半導体パッケージ及びその実装方法
JPS5896756A (ja) マルチチップパッケージ
US20060138630A1 (en) Stacked ball grid array packages
JP2799472B2 (ja) 電子部品搭載用基板
JP2000031617A (ja) メモリモジュールおよびその製造方法
US3515949A (en) 3-d flatpack module packaging technique
JP3016910B2 (ja) 半導体モジュール構造
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
JPH0714980A (ja) 半導体パッケージの積層モジュール
JPH06177501A (ja) メモリモジュール
JPH06334294A (ja) プリント配線構造
JP2821315B2 (ja) シングルインラインモジュール
JPH09199665A (ja) 実装装置
JP2503873B2 (ja) 集積回路パッケ―ジの構造
JP2002231761A (ja) 電子部品実装体および電子部品
JPS5996759A (ja) 半導体装置
JPS60160641A (ja) リ−ドレスパツケ−ジicの基板実装方法
KR0163868B1 (ko) 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈
US6033936A (en) Method of mounting an LSI package
US5699228A (en) Method of interconnecting leadless devices to printed wiring boards and apparatus produced thereby
JPH0653628A (ja) 表面実装素子を取り付けた回路基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001031