JPH0714504A - 電界放出素子の製造方法 - Google Patents
電界放出素子の製造方法Info
- Publication number
- JPH0714504A JPH0714504A JP15353493A JP15353493A JPH0714504A JP H0714504 A JPH0714504 A JP H0714504A JP 15353493 A JP15353493 A JP 15353493A JP 15353493 A JP15353493 A JP 15353493A JP H0714504 A JPH0714504 A JP H0714504A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- insulating layer
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 再現性・均一性・量産性に優れた電界放出素
子の製造方法を提供する。 【構成】 （ａ）Ｓｉ基板１上に、絶縁層２・ゲート層
３・剥離層４を順次積層させる。（ｂ）剥離層４上に、
開口部６を有するレジスト層５を設ける。（ｃ）ガスク
ラスターインビームによって、Ｓｉ基板があらわれるま
で剥離層とゲート層と絶縁層に連続した孔を形成する。
（ｄ）Ｓｉ基板の上方からエミッタ材料を蒸着し、絶縁
層の空孔７内のＳｉ基板上にエミッタ９を形成する。
（ｅ）剥離層と共にエミッタ材料を除去する。回転する
基板の斜め上方から剥離物質を蒸着させる従来の斜め蒸
着法では、特に基板が広い場合に膜質の制御が困難だ
が、ガスクラスタイオンビームによれば膜質・開口形状
の均一な剥離層を形成できる。無害な不活性ガスを使う
ので、ゲート層や絶縁層の孔内を洗浄する必要がない。
子の製造方法を提供する。 【構成】 （ａ）Ｓｉ基板１上に、絶縁層２・ゲート層
３・剥離層４を順次積層させる。（ｂ）剥離層４上に、
開口部６を有するレジスト層５を設ける。（ｃ）ガスク
ラスターインビームによって、Ｓｉ基板があらわれるま
で剥離層とゲート層と絶縁層に連続した孔を形成する。
（ｄ）Ｓｉ基板の上方からエミッタ材料を蒸着し、絶縁
層の空孔７内のＳｉ基板上にエミッタ９を形成する。
（ｅ）剥離層と共にエミッタ材料を除去する。回転する
基板の斜め上方から剥離物質を蒸着させる従来の斜め蒸
着法では、特に基板が広い場合に膜質の制御が困難だ
が、ガスクラスタイオンビームによれば膜質・開口形状
の均一な剥離層を形成できる。無害な不活性ガスを使う
ので、ゲート層や絶縁層の孔内を洗浄する必要がない。
Description
【０００１】
【産業上の利用分野】本発明は、発光型表示装置、プリ
ンタ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ
用電子銃、マイクロ波増幅管、センサーなど各種電子ビ
ーム応用装置の電子源として利用することができる電界
放出素子の製造方法に関するものである。
ンタ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ
用電子銃、マイクロ波増幅管、センサーなど各種電子ビ
ーム応用装置の電子源として利用することができる電界
放出素子の製造方法に関するものである。
【０００２】
【従来の技術】従来の電界放出素子としては、アメリカ
のＳＲＩやフランスのＬＥＴＩがマイクロチップディス
プレイとして発表した通称Ｓｐｉｎｄｔ型カソードが知
られている。図３（ａ）〜（ｆ）に、Ｓｐｉｎｄｔ型カ
ソードの作製手順の一例を示す。
のＳＲＩやフランスのＬＥＴＩがマイクロチップディス
プレイとして発表した通称Ｓｐｉｎｄｔ型カソードが知
られている。図３（ａ）〜（ｆ）に、Ｓｐｉｎｄｔ型カ
ソードの作製手順の一例を示す。
【０００３】図３（ａ）に示すように、Ｓｉ基板１００
上に熱酸化膜からなる絶縁層１０１を形成し、その上に
Ｎｂからなるゲート層１０２を形成する。
上に熱酸化膜からなる絶縁層１０１を形成し、その上に
Ｎｂからなるゲート層１０２を形成する。
【０００４】図３（ｂ）に示すように、前記ゲート層１
０２の上にレジスト１０３を塗布し、図示しないマスク
を介して露光した後に現像を行ない、所定パターンの孔
１０４を形成する。
０２の上にレジスト１０３を塗布し、図示しないマスク
を介して露光した後に現像を行ない、所定パターンの孔
１０４を形成する。
【０００５】図３（ｃ）に示すように、ＳＦ6 等を用い
たＲＩＥによりゲート層１０２に開口１０５を形成し、
続けてＢＨＦで絶縁層１０１をエッチングしてＳｉ基板
１００に達する空孔１０６を形成する。
たＲＩＥによりゲート層１０２に開口１０５を形成し、
続けてＢＨＦで絶縁層１０１をエッチングしてＳｉ基板
１００に達する空孔１０６を形成する。
【０００６】図３（ｄ）に示すように、ゲート層１０２
上にＡｌの剥離層１０７を斜め蒸着で形成する。即ち、
Ｓｉ基板１００に垂直な開口１０５乃至空孔１０６の中
心軸Ｘに対してＳｉ基板１００にほぼ平行の浅い入射角
でＡｌを斜め蒸着させてゲート層１０２上に剥離層１０
７を形成する。
上にＡｌの剥離層１０７を斜め蒸着で形成する。即ち、
Ｓｉ基板１００に垂直な開口１０５乃至空孔１０６の中
心軸Ｘに対してＳｉ基板１００にほぼ平行の浅い入射角
でＡｌを斜め蒸着させてゲート層１０２上に剥離層１０
７を形成する。
【０００７】図３（ｅ）に示すように、Ｓｉ基板１００
の垂直上方からエミッタ材料であるＭｏを蒸着させ、空
孔１０６内のＳｉ基板１００上にコーン形状のエミッタ
１０８を形成する。
の垂直上方からエミッタ材料であるＭｏを蒸着させ、空
孔１０６内のＳｉ基板１００上にコーン形状のエミッタ
１０８を形成する。
【０００８】図３（ｆ）に示すように、剥離層１０７と
ともにゲート層１０２上に堆積したＭｏを除去し、電界
放出素子が完成する。
ともにゲート層１０２上に堆積したＭｏを除去し、電界
放出素子が完成する。
【０００９】
【発明が解決しようとする課題】前述した従来の製造方
法には次のような問題があった。 １）Ａｌの剥離層１０７を斜め蒸着で形成しなければな
らない。これはゲート層１０２の開口１０５から空孔１
０６内にＡｌが入らないようにするためである。もしＡ
ｌが空孔１０６内に蒸着されると、エミッタ１０８を作
製した後のＡｌ剥離の工程で、エミッタ１０８も一緒に
剥離してしまうからである。しかしこの斜め蒸着法は、
その角度によりＡｌの膜質を変化させ、特に開口部の結
晶状態が変化すると、それが電界放出特性を決めるエミ
ッタ１０８の形成に影響を与える為、カソードのエミッ
ション特性の均一性、再現性、絶縁歩留まりに影響し、
極めて再現性が悪い。またディスプレイ用電子源等、大
型電界放出基板を作製する際には、その原理上、蒸着装
置を極めて大型にし、蒸着源と基板との距離を十分にと
らなければ、Ａｌを均一な角度で斜め蒸着することはで
きない。このため、斜め蒸着法は、蒸着材料の使用量が
多く、装置の大型化の点で量産化には不向きである。
法には次のような問題があった。 １）Ａｌの剥離層１０７を斜め蒸着で形成しなければな
らない。これはゲート層１０２の開口１０５から空孔１
０６内にＡｌが入らないようにするためである。もしＡ
ｌが空孔１０６内に蒸着されると、エミッタ１０８を作
製した後のＡｌ剥離の工程で、エミッタ１０８も一緒に
剥離してしまうからである。しかしこの斜め蒸着法は、
その角度によりＡｌの膜質を変化させ、特に開口部の結
晶状態が変化すると、それが電界放出特性を決めるエミ
ッタ１０８の形成に影響を与える為、カソードのエミッ
ション特性の均一性、再現性、絶縁歩留まりに影響し、
極めて再現性が悪い。またディスプレイ用電子源等、大
型電界放出基板を作製する際には、その原理上、蒸着装
置を極めて大型にし、蒸着源と基板との距離を十分にと
らなければ、Ａｌを均一な角度で斜め蒸着することはで
きない。このため、斜め蒸着法は、蒸着材料の使用量が
多く、装置の大型化の点で量産化には不向きである。
【００１０】２）従来のゲート層１０２の開口１０５の
加工工程では、開口１０５の穴径をパターニングし、Ｎ
ｂ膜をＳＦ6 等を用いたＲＩＥにより穴を開け、続いて
ウエットエッチング法では緩衝フッ酸等により、または
ドライエッチング法ではＣＨＦ3 により、ＳｉＯ2 の絶
縁層１０１にＳｉ基板１００まで空孔１０６を立て彫り
していた。しかしこの工程では、ゲート層１０２上、ゲ
ート層１０２の結晶粒界中および空孔１０６内部の絶縁
層１０１等の表面に、Ｆおよびそれらの化合物が残存す
る。これらの物質は、複雑なカソード基板の構造上、後
工程で完全に除去することが困難であり、最終的にカソ
ードの電子線放出時にそれらの各部分から放出され、エ
ミッタへのガス吸着汚染物質となり、電界放出素子の寿
命特性に悪影響を及ぼす。
加工工程では、開口１０５の穴径をパターニングし、Ｎ
ｂ膜をＳＦ6 等を用いたＲＩＥにより穴を開け、続いて
ウエットエッチング法では緩衝フッ酸等により、または
ドライエッチング法ではＣＨＦ3 により、ＳｉＯ2 の絶
縁層１０１にＳｉ基板１００まで空孔１０６を立て彫り
していた。しかしこの工程では、ゲート層１０２上、ゲ
ート層１０２の結晶粒界中および空孔１０６内部の絶縁
層１０１等の表面に、Ｆおよびそれらの化合物が残存す
る。これらの物質は、複雑なカソード基板の構造上、後
工程で完全に除去することが困難であり、最終的にカソ
ードの電子線放出時にそれらの各部分から放出され、エ
ミッタへのガス吸着汚染物質となり、電界放出素子の寿
命特性に悪影響を及ぼす。
【００１１】本発明は、大型の基板上においても、再現
性、均一性、量産性に優れた電界放出素子を製造できる
電界放出素子の製造方法を提供することを目的としてい
る。
性、均一性、量産性に優れた電界放出素子を製造できる
電界放出素子の製造方法を提供することを目的としてい
る。
【００１２】
【課題を解決するための手段】請求項１に記載された電
界放出素子の製造方法は、基板と、前記基板上に設けら
れた絶縁層と、前記絶縁層に形成された空孔の内部にお
いて前記基板上に設けられたエミッタ電極と、前記絶縁
層の上面に形成されて前記空孔に対応したゲート孔を有
するゲート電極を備えた電界放出素子の製造方法におい
て、前記基板上に絶縁層とゲート電極と剥離層を順次積
層して形成する工程と、前記剥離層の表面にレジスト層
を形成して該レジスト層に開口部を形成する工程と、前
記剥離層とゲート電極と絶縁層をガスクラスタイオンビ
ームで加工して前記ゲート孔及び空孔を形成する工程
と、前記剥離層側からエミッタ材料を蒸着して前記空孔
内にエミッタ電極を形成する工程と、前記剥離層上に被
着したエミッタ材料を該剥離層とともに除去する工程を
有することを特徴としている。
界放出素子の製造方法は、基板と、前記基板上に設けら
れた絶縁層と、前記絶縁層に形成された空孔の内部にお
いて前記基板上に設けられたエミッタ電極と、前記絶縁
層の上面に形成されて前記空孔に対応したゲート孔を有
するゲート電極を備えた電界放出素子の製造方法におい
て、前記基板上に絶縁層とゲート電極と剥離層を順次積
層して形成する工程と、前記剥離層の表面にレジスト層
を形成して該レジスト層に開口部を形成する工程と、前
記剥離層とゲート電極と絶縁層をガスクラスタイオンビ
ームで加工して前記ゲート孔及び空孔を形成する工程
と、前記剥離層側からエミッタ材料を蒸着して前記空孔
内にエミッタ電極を形成する工程と、前記剥離層上に被
着したエミッタ材料を該剥離層とともに除去する工程を
有することを特徴としている。
【００１３】請求項２に記載された電界放出素子の製造
方法は、基板と、前記基板上に設けられた第一の絶縁層
と、前記第一の絶縁層に形成された空孔の内部において
前記基板上に設けられたエミッタ電極と、前記第一の絶
縁層の上面に形成されて前記空孔に対応したゲート孔を
有するゲート電極と、前記ゲート電極の上面に形成され
て前記ゲート孔に対応する空孔が形成された第二の絶縁
層と、前記第二の絶縁層の上面に形成された集束電極を
備えた電界放出素子の製造方法において、前記基板上に
第一の絶縁層とゲート電極と第二の絶縁層と集束電極と
剥離層を順次積層して形成する工程と、前記剥離層の表
面にレジスト層を形成して該レジスト層に開口部を形成
する工程と、前記剥離層と集束電極と第二の絶縁層とゲ
ート電極と第一の絶縁層をガスクラスタイオンビームで
加工して前記空孔を形成する工程と、前記剥離層側から
エミッタ材料を蒸着して前記空孔内にエミッタ電極を形
成する工程と、前記剥離層上に被着したエミッタ材料を
該剥離層とともに除去する工程を有することを特徴とし
ている。
方法は、基板と、前記基板上に設けられた第一の絶縁層
と、前記第一の絶縁層に形成された空孔の内部において
前記基板上に設けられたエミッタ電極と、前記第一の絶
縁層の上面に形成されて前記空孔に対応したゲート孔を
有するゲート電極と、前記ゲート電極の上面に形成され
て前記ゲート孔に対応する空孔が形成された第二の絶縁
層と、前記第二の絶縁層の上面に形成された集束電極を
備えた電界放出素子の製造方法において、前記基板上に
第一の絶縁層とゲート電極と第二の絶縁層と集束電極と
剥離層を順次積層して形成する工程と、前記剥離層の表
面にレジスト層を形成して該レジスト層に開口部を形成
する工程と、前記剥離層と集束電極と第二の絶縁層とゲ
ート電極と第一の絶縁層をガスクラスタイオンビームで
加工して前記空孔を形成する工程と、前記剥離層側から
エミッタ材料を蒸着して前記空孔内にエミッタ電極を形
成する工程と、前記剥離層上に被着したエミッタ材料を
該剥離層とともに除去する工程を有することを特徴とし
ている。
【００１４】本発明によれば、前記各方法において、基
板はカソード電極を含んでいてもよいし、カソード電極
と抵抗層を含んでいてもよい。
板はカソード電極を含んでいてもよいし、カソード電極
と抵抗層を含んでいてもよい。
【００１５】
【実施例】本発明の一実施例を図１及び図２を参照して
説明する。図１（ａ）に示すように、Ｓｉ基板１の表面
にＳｉＯ2 の酸化膜からなる絶縁層２を形成し、その上
にＮｂ膜からなるゲート電極としてのゲート層３を形成
する。ゲート層３の上には、アルミニウムからなる剥離
層４を真空蒸着又はスパッタ法等により形成する。
説明する。図１（ａ）に示すように、Ｓｉ基板１の表面
にＳｉＯ2 の酸化膜からなる絶縁層２を形成し、その上
にＮｂ膜からなるゲート電極としてのゲート層３を形成
する。ゲート層３の上には、アルミニウムからなる剥離
層４を真空蒸着又はスパッタ法等により形成する。
【００１６】図１（ｂ）に示すように、前記剥離層４の
上にレジスト層５を塗布し、図示しないマスクを介した
露光の後に現像して所定パターンの開口部６を形成す
る。
上にレジスト層５を塗布し、図示しないマスクを介した
露光の後に現像して所定パターンの開口部６を形成す
る。
【００１７】所定パターンの開口部６が形成された前記
レジスト層５をマスクとして、ガスクラスターイオンビ
ームによって、図１（ｃ）に示すようにＳｉ基板１の表
面があらわれるまでエッチングを行い、絶縁層２の空孔
７と該空孔７に対応するゲート層３のゲート孔８を形成
する。なお、レジスト層５がエッチング終了後に剥離層
４の上に残るようにすれば、オーバーエッチングを防止
することができる。
レジスト層５をマスクとして、ガスクラスターイオンビ
ームによって、図１（ｃ）に示すようにＳｉ基板１の表
面があらわれるまでエッチングを行い、絶縁層２の空孔
７と該空孔７に対応するゲート層３のゲート孔８を形成
する。なお、レジスト層５がエッチング終了後に剥離層
４の上に残るようにすれば、オーバーエッチングを防止
することができる。
【００１８】図２は、図１（ｃ）の工程で用いられるガ
スクラスターイオンビーム装置１１を示す。略筒状の本
体１２の内部は、排気手段１３，１４，１５によって高
真空状態に排気されるようになっている。該本体１２の
一端にある導入部１６は、内径０．１ｍｍ程度以下の細
いノズルを有しており、該ノズルから本体１２の内部に
数気圧の圧力でガスが噴射されるようになっている。そ
して、このガスは、クラスター発生部１７及びイオン化
部１８に導かれる。ここで形成されたガスクラスターイ
オンは、偏向系１９，１９、レンズ系２０、質量分離系
２１及び加速管２２を経て加速され、本体１２内の他端
に設けられたターゲットとしての前記Ｓｉ基板１に照射
される。
スクラスターイオンビーム装置１１を示す。略筒状の本
体１２の内部は、排気手段１３，１４，１５によって高
真空状態に排気されるようになっている。該本体１２の
一端にある導入部１６は、内径０．１ｍｍ程度以下の細
いノズルを有しており、該ノズルから本体１２の内部に
数気圧の圧力でガスが噴射されるようになっている。そ
して、このガスは、クラスター発生部１７及びイオン化
部１８に導かれる。ここで形成されたガスクラスターイ
オンは、偏向系１９，１９、レンズ系２０、質量分離系
２１及び加速管２２を経て加速され、本体１２内の他端
に設けられたターゲットとしての前記Ｓｉ基板１に照射
される。
【００１９】ここで、Ｓｉ基板１に照射されるガスクラ
スターイオンにおいて、クラスターを構成している原子
の内、１個の原子が電荷を持っている。すなわち、数百
から数千個の原子の集団の内の１個の原子をイオン化さ
せるので、ガスクラスターイオンはあたかも数百から数
千倍の質量を持った塊としてターゲットに作用する。こ
の場合、クラスターを構成する原子は互いに弱く結合し
ており、その数を今Ｎとすると、エネルギーはＮ分の
１、電荷質量比もＮ分の１になるので、等価的に低エネ
ルギーが得られる。
スターイオンにおいて、クラスターを構成している原子
の内、１個の原子が電荷を持っている。すなわち、数百
から数千個の原子の集団の内の１個の原子をイオン化さ
せるので、ガスクラスターイオンはあたかも数百から数
千倍の質量を持った塊としてターゲットに作用する。こ
の場合、クラスターを構成する原子は互いに弱く結合し
ており、その数を今Ｎとすると、エネルギーはＮ分の
１、電荷質量比もＮ分の１になるので、等価的に低エネ
ルギーが得られる。
【００２０】従って、本製造方法において絶縁層２とゲ
ート層３のエッチング工程にガスクラスターイオンビー
ムを用いると、次のような効果が得られる。 １）数ｅＶから数百ｅＶの低エネルギーのビームで照射
することが出来る。 ２）小電流で多量の原子が輸送出来る。 ３）絶縁物のエッチングが可能。 ４）高いスパッタ率が得られる（百倍以上）。 ５）エッチングガスとしてＡｒ，ＣＯ2 ，Ｎ2 等反応性
や吸着性の弱いガスを用いることが出来る。
ート層３のエッチング工程にガスクラスターイオンビー
ムを用いると、次のような効果が得られる。 １）数ｅＶから数百ｅＶの低エネルギーのビームで照射
することが出来る。 ２）小電流で多量の原子が輸送出来る。 ３）絶縁物のエッチングが可能。 ４）高いスパッタ率が得られる（百倍以上）。 ５）エッチングガスとしてＡｒ，ＣＯ2 ，Ｎ2 等反応性
や吸着性の弱いガスを用いることが出来る。
【００２１】次に残ったレジスト層５を除去した後、図
１（ｄ）に示すように、電子ビーム蒸着法等の手段によ
り、Ｓｉ基板１に対して垂直上方からエミッタ材料とし
てのＭｏを蒸着し、絶縁層２の空孔７内にコーン形状の
エミッタ電極９を形成する。
１（ｄ）に示すように、電子ビーム蒸着法等の手段によ
り、Ｓｉ基板１に対して垂直上方からエミッタ材料とし
てのＭｏを蒸着し、絶縁層２の空孔７内にコーン形状の
エミッタ電極９を形成する。
【００２２】最後に、図１（ｅ）に示すように、剥離層
４とともにゲート層３上のＭｏを除去し、電界放出素子
１０が完成する。
４とともにゲート層３上のＭｏを除去し、電界放出素子
１０が完成する。
【００２３】以上説明した一実施例では、基板としてＳ
ｉ基板を用いたが、ガラス基板も利用できる。その場
合、ガラス基板の上面に金属薄膜からなるエミッタ用電
極を設け、その上にＣＶＤ等によってＳｉＯ2 等の絶縁
層を形成すればよい。さらに、エミッタ用電極と各エミ
ッタの間に抵抗層を設けるようにしてもよい。
ｉ基板を用いたが、ガラス基板も利用できる。その場
合、ガラス基板の上面に金属薄膜からなるエミッタ用電
極を設け、その上にＣＶＤ等によってＳｉＯ2 等の絶縁
層を形成すればよい。さらに、エミッタ用電極と各エミ
ッタの間に抵抗層を設けるようにしてもよい。
【００２４】前記一実施例は、Ｓｉ基板１上にエミッタ
電極９とゲート層３の２極を有する構造の電界放出素子
１０に関するものであったが、本発明の製造方法は３極
構造の素子にも適用しうる。例えば、前記ゲート層３の
上に第２の絶縁層を介して制御電極としての集束電極が
設けられ、ゲート層３のゲート孔８に対応する孔が第２
の絶縁層と集束電極に形成された電界放出素子の製造に
対しても本発明は有用である。
電極９とゲート層３の２極を有する構造の電界放出素子
１０に関するものであったが、本発明の製造方法は３極
構造の素子にも適用しうる。例えば、前記ゲート層３の
上に第２の絶縁層を介して制御電極としての集束電極が
設けられ、ゲート層３のゲート孔８に対応する孔が第２
の絶縁層と集束電極に形成された電界放出素子の製造に
対しても本発明は有用である。
【００２５】このような３極構造の電界放出素子の製造
方法においては、まず、基板上に第一の絶縁層とゲート
電極と第二の絶縁層と集束電極と剥離層を順次積層して
形成する。次に、前記剥離層の表面にレジスト層を形成
して該レジスト層に所定パターンの開口部を形成する。
そして、前記レジスト層をマスクとして、前記剥離層と
集束電極と第二の絶縁層とゲート電極と第一の絶縁層に
対し、前記基板に到達する連続した孔をガスクラスタイ
オンビームで形成する。
方法においては、まず、基板上に第一の絶縁層とゲート
電極と第二の絶縁層と集束電極と剥離層を順次積層して
形成する。次に、前記剥離層の表面にレジスト層を形成
して該レジスト層に所定パターンの開口部を形成する。
そして、前記レジスト層をマスクとして、前記剥離層と
集束電極と第二の絶縁層とゲート電極と第一の絶縁層に
対し、前記基板に到達する連続した孔をガスクラスタイ
オンビームで形成する。
【００２６】上記の工程により、前記第１の絶縁層及び
ゲート電極には、前記第１実施例と同様の空孔及びゲー
ト孔が形成される。さらに第２の絶縁層、集束電極及び
剥離層にも、これら空孔及びゲート孔に対応する孔が形
成される。
ゲート電極には、前記第１実施例と同様の空孔及びゲー
ト孔が形成される。さらに第２の絶縁層、集束電極及び
剥離層にも、これら空孔及びゲート孔に対応する孔が形
成される。
【００２７】次に、前記剥離層側からエミッタ材料を基
板に垂直に蒸着して前記空孔内にエミッタ電極を形成す
る。そして最後に、前記剥離層上に被着したエミッタ材
料を該剥離層とともに除去する。
板に垂直に蒸着して前記空孔内にエミッタ電極を形成す
る。そして最後に、前記剥離層上に被着したエミッタ材
料を該剥離層とともに除去する。
【００２８】
【発明の効果】本発明によれば、基板上に積層させた絶
縁層やゲート電極等に、ガスクラスタイオンビームを用
いて基板に達する連続した開口部を容易に形成できる。
縁層やゲート電極等に、ガスクラスタイオンビームを用
いて基板に達する連続した開口部を容易に形成できる。
【００２９】このため、従来のように、剥離層を膜質制
御の困難な斜め蒸着法で形成する必要がなく、面積の大
きい基板の全面にわたって膜質・開口形状の均一な剥離
層を形成できる。
御の困難な斜め蒸着法で形成する必要がなく、面積の大
きい基板の全面にわたって膜質・開口形状の均一な剥離
層を形成できる。
【００３０】従って、エミッタ電極を再現性よく形成で
き、特性のよい電界放出素子を形成することができる。
また、工程、設備が簡略化されるので、量産性に優れて
いる。さらに、ガスクラスタイオンビームに使用される
ガスが、Ａｒ，ＣＯ2 ，Ｎ2など無害な不活性ガスであ
ることから、ガスを貯蔵するための設備等が簡単で、電
界放出素子の製造工程に容易に組み込むことができる。
き、特性のよい電界放出素子を形成することができる。
また、工程、設備が簡略化されるので、量産性に優れて
いる。さらに、ガスクラスタイオンビームに使用される
ガスが、Ａｒ，ＣＯ2 ，Ｎ2など無害な不活性ガスであ
ることから、ガスを貯蔵するための設備等が簡単で、電
界放出素子の製造工程に容易に組み込むことができる。
【００３１】さらに、ガスクラスタインビームに使用さ
れる前述したような不活性ガスは、ハロゲン等のように
吸着性、反応性の強いガスと異なり、電界放出素子の特
性に悪影響を及ぼすことがないので、開口部の洗浄工程
を簡略化または不要とすることができる。
れる前述したような不活性ガスは、ハロゲン等のように
吸着性、反応性の強いガスと異なり、電界放出素子の特
性に悪影響を及ぼすことがないので、開口部の洗浄工程
を簡略化または不要とすることができる。
【図１】本発明の一実施例を示す工程図である。
【図２】本発明の一実施例で用いられるガスクラスタイ
オンビーム装置の概略図である。
オンビーム装置の概略図である。
【図３】従来の電界放出素子の製造方法の一例を示す工
程図である。
程図である。
１ 基板としてのＳｉ基板 ２ 絶縁層 ３ ゲート電極としてのゲート層 ４ 剥離層 ５ レジスト層 ６ 開口部 ７ 空孔 ８ ゲート孔 ９ エミッタ電極 １０ 電界放出素子
Claims (4)
- 【請求項１】 基板と、前記基板上に設けられた絶縁層
と、前記絶縁層に形成された空孔の内部において前記基
板上に設けられたエミッタ電極と、前記絶縁層の上面に
形成されて前記空孔に対応したゲート孔を有するゲート
電極を備えた電界放出素子の製造方法において、 前記基板上に絶縁層とゲート電極と剥離層を順次積層し
て形成する工程と、前記剥離層の表面にレジスト層を形
成して該レジスト層に開口部を形成する工程と、前記剥
離層とゲート電極と絶縁層をガスクラスタイオンビーム
で加工して前記ゲート孔及び空孔を形成する工程と、前
記剥離層側からエミッタ材料を蒸着して前記空孔内にエ
ミッタ電極を形成する工程と、前記剥離層上に被着した
エミッタ材料を該剥離層とともに除去する工程を有する
ことを特徴とする電界放出素子の製造方法。 - 【請求項２】 基板と、前記基板上に設けられた第一の
絶縁層と、前記第一の絶縁層に形成された空孔の内部に
おいて前記基板上に設けられたエミッタ電極と、前記第
一の絶縁層の上面に形成されて前記空孔に対応したゲー
ト孔を有するゲート電極と、前記ゲート電極の上面に形
成されて前記ゲート孔に対応する空孔が形成された第二
の絶縁層と、前記第二の絶縁層の上面に形成された集束
電極を備えた電界放出素子の製造方法において、 前記基板上に第一の絶縁層とゲート電極と第二の絶縁層
と集束電極と剥離層を順次積層して形成する工程と、前
記剥離層の表面にレジスト層を形成して該レジスト層に
開口部を形成する工程と、前記剥離層と集束電極と第二
の絶縁層とゲート電極と第一の絶縁層をガスクラスタイ
オンビームで加工して前記空孔を形成する工程と、前記
剥離層側からエミッタ材料を蒸着して前記空孔内にエミ
ッタ電極を形成する工程と、前記剥離層上に被着したエ
ミッタ材料を該剥離層とともに除去する工程を有するこ
とを特徴とする電界放出素子の製造方法。 - 【請求項３】 前記基板がエミッタ電極に通電するため
のカソード電極を含むことを特徴とする請求項１または
請求項２記載の電界放出素子の製造方法。 - 【請求項４】 前記基板がエミッタ電極に通電するため
のカソード電極と該カソード電極の上面または側面に形
成された抵抗層を含むことを特徴とする請求項１または
請求項２記載の電界放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15353493A JP3152018B2 (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15353493A JP3152018B2 (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714504A true JPH0714504A (ja) | 1995-01-17 |
| JP3152018B2 JP3152018B2 (ja) | 2001-04-03 |
Family
ID=15564624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15353493A Expired - Fee Related JP3152018B2 (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152018B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759251B2 (en) * | 2004-06-03 | 2010-07-20 | Tel Epion Corporation | Dual damascene integration structure and method for forming improved dual damascene integration structure |
| US8172634B2 (en) | 2009-12-15 | 2012-05-08 | Honda Motor Co., Ltd. | Manufacturing method of field emission cathode |
| US8242009B2 (en) | 2004-11-30 | 2012-08-14 | Spire Corporation | Nanophotovoltaic devices |
-
1993
- 1993-06-24 JP JP15353493A patent/JP3152018B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759251B2 (en) * | 2004-06-03 | 2010-07-20 | Tel Epion Corporation | Dual damascene integration structure and method for forming improved dual damascene integration structure |
| US8242009B2 (en) | 2004-11-30 | 2012-08-14 | Spire Corporation | Nanophotovoltaic devices |
| US8172634B2 (en) | 2009-12-15 | 2012-05-08 | Honda Motor Co., Ltd. | Manufacturing method of field emission cathode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152018B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274138B2 (en) | Spacers for field emission displays | |
| CA2034481C (en) | Self-aligned gate process for fabricating field emitter arrays | |
| EP1221710B1 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
| US5509840A (en) | Fabrication of high aspect ratio spacers for field emission display | |
| JPH09221309A (ja) | カーボンナノチューブを表面に有する炭素質物及びその製造方法 | |
| US5675210A (en) | Method of fabricating a field emission device | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| KR100314830B1 (ko) | 전계방출표시장치의제조방법 | |
| JPH1186719A (ja) | 電界放射型素子の製造方法 | |
| JP3152018B2 (ja) | 電界放出素子の製造方法 | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| JP3079352B2 (ja) | ＮｂＮ電極を用いた真空気密素子 | |
| JPH0594765A (ja) | パターニング方法 | |
| JPH0644893A (ja) | 陰極構造体 | |
| JP3546606B2 (ja) | 電界放出素子の製造方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| JP3044603B2 (ja) | 電界放出素子の製造方法 | |
| Gotoh et al. | Fabrication of gated niobium nitride field emitter array | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH09283063A (ja) | 電界放出形ディスプレイ及びその製造方法、並びにディスプイレイ用金属膜の製造方法 | |
| JP2890946B2 (ja) | その場形成マスクを用いた加工法 | |
| JP2000297360A (ja) | 成膜装置 | |
| JPH1167057A (ja) | 微小冷陰極 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |