JPH07143791A - モータ速度制御回路 - Google Patents
モータ速度制御回路Info
- Publication number
- JPH07143791A JPH07143791A JP5289361A JP28936193A JPH07143791A JP H07143791 A JPH07143791 A JP H07143791A JP 5289361 A JP5289361 A JP 5289361A JP 28936193 A JP28936193 A JP 28936193A JP H07143791 A JPH07143791 A JP H07143791A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- speed
- motor
- speed control
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/20—Arrangements for starting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/06—Arrangements for speed regulation of a single motor wherein the motor speed is measured and compared with a given physical value so as to adjust the motor speed
Abstract
(57)【要約】
【目的】 比較的素子数の少ない回路でもってモータの
速度制御を高精度に行わせるとともに、モータの起動を
確実かつ円滑に行わせる。 【構成】 モータから検出される速度信号と基準時間に
基づいて増減される速度制御電圧によって上記モータの
駆動量を制御させることにより上記モータの速度をフィ
ードバック制御させる一方、上記モータの停止時に上記
モータを起動させるための電圧を上記フィードバック制
御ループ内に印加させる。 【効果】 モータが停止して速度信号が検出されなくな
っても、そのモータを起動させて上記速度信号と基準時
間に基づくフィードバック制御を開始させることができ
る。
速度制御を高精度に行わせるとともに、モータの起動を
確実かつ円滑に行わせる。 【構成】 モータから検出される速度信号と基準時間に
基づいて増減される速度制御電圧によって上記モータの
駆動量を制御させることにより上記モータの速度をフィ
ードバック制御させる一方、上記モータの停止時に上記
モータを起動させるための電圧を上記フィードバック制
御ループ内に印加させる。 【効果】 モータが停止して速度信号が検出されなくな
っても、そのモータを起動させて上記速度信号と基準時
間に基づくフィードバック制御を開始させることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、モータ速度制御回路、
さらにはスピンドル・モータの速度制御に適用して有効
な技術に関するものであって、たとえばフロッピィディ
スク・ドライブやハードディスク・ドライブあるいは光
ディスク・ドライブの機構制御部をなす半導体集積回路
装置（ＩＣ）に利用して有効な技術に関するものであ
る。
さらにはスピンドル・モータの速度制御に適用して有効
な技術に関するものであって、たとえばフロッピィディ
スク・ドライブやハードディスク・ドライブあるいは光
ディスク・ドライブの機構制御部をなす半導体集積回路
装置（ＩＣ）に利用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】たとえばフロッピィディスク・ドライブ
やハードディスク・ドライブでは、記憶媒体であるディ
スクを回転駆動するモータの回転速度を速度発電機（い
わゆるタコ・ゼネレータ）により周波数の形で検出し、
この検出に基づいて上記モータの速度をフィードバック
制御することが行われる。
やハードディスク・ドライブでは、記憶媒体であるディ
スクを回転駆動するモータの回転速度を速度発電機（い
わゆるタコ・ゼネレータ）により周波数の形で検出し、
この検出に基づいて上記モータの速度をフィードバック
制御することが行われる。
【０００３】上記方式のモータ速度制御装置としては、
モータから周波数の形で検出される速度信号の周期と、
カウンタによって高精度に計時される基準時間との間の
時間長差を検出し、この検出に基づいて上記モータの速
度制御電圧を増減させることにより、上記モータの速度
を上記基準時間にしたがってフィードバック制御するこ
とが提案されている（たとえば、特開昭６１−１５４４
９２号公報参照）。
モータから周波数の形で検出される速度信号の周期と、
カウンタによって高精度に計時される基準時間との間の
時間長差を検出し、この検出に基づいて上記モータの速
度制御電圧を増減させることにより、上記モータの速度
を上記基準時間にしたがってフィードバック制御するこ
とが提案されている（たとえば、特開昭６１−１５４４
９２号公報参照）。
【０００４】一方、情報機器などにおいて、モータおよ
びその周辺回路におけるコストおよび消費電力は少なか
らぬ割合を占めており、これらを縮小することが大きな
課題となっている。上述したモータ速度制御回路の場合
は、速度基準となる時間基準を生成するカウンタが回路
コストおよび消費電力などにおいて大きな割合を占めて
いる。
びその周辺回路におけるコストおよび消費電力は少なか
らぬ割合を占めており、これらを縮小することが大きな
課題となっている。上述したモータ速度制御回路の場合
は、速度基準となる時間基準を生成するカウンタが回路
コストおよび消費電力などにおいて大きな割合を占めて
いる。
【０００５】そこで、本発明者らは、次に示すように、
多くの回路素子を要するカウンタを１つだけにしたモー
タ速度制御回路を検討した。
多くの回路素子を要するカウンタを１つだけにしたモー
タ速度制御回路を検討した。
【０００６】図１３は本発明者らによって検討されたモ
ータ速度制御回路の概略構成を示す。
ータ速度制御回路の概略構成を示す。
【０００７】同図において、１１は基準クロックφの入
力回路を形成するアンプ、１２はその基準クロックφを
所定数ｎだけ計数することにより所定の基準時間（ｔ
ｎ）を計時するカウンタ、１４はコンパレータ回路、１
５は１／２分周回路、１６は誤差検出回路、１７はコン
トロールアンプ、１８は回転位相検出回路（ホールアン
プ）、１９はコミュテーション制御機能などを含むモー
タ駆動回路（ドライバ）、２０は回路の動作／非動作を
制御するためのバイアス電圧を出力するバイアス回路、
２２は３相ブラシレス・モータ、２３はモータ２２に連
結された速度発電機、３１は制御電圧発生回路、３２は
時定数回路である。
力回路を形成するアンプ、１２はその基準クロックφを
所定数ｎだけ計数することにより所定の基準時間（ｔ
ｎ）を計時するカウンタ、１４はコンパレータ回路、１
５は１／２分周回路、１６は誤差検出回路、１７はコン
トロールアンプ、１８は回転位相検出回路（ホールアン
プ）、１９はコミュテーション制御機能などを含むモー
タ駆動回路（ドライバ）、２０は回路の動作／非動作を
制御するためのバイアス電圧を出力するバイアス回路、
２２は３相ブラシレス・モータ、２３はモータ２２に連
結された速度発電機、３１は制御電圧発生回路、３２は
時定数回路である。
【０００８】１１〜１９および３１は同一半導体集積回
路１内に集積形成されている。バイアス回路２０は、そ
の半導体集積回路１の外部から与えられる制御信号（チ
ップ選択信号）ＣＳが能動レベルになったときに、その
半導体集積回路１内の回路（１１〜１９，３１）を、電
源をほとんど消費しない非動作状態から動作状態にする
ためのバイアス電圧を発生する。
路１内に集積形成されている。バイアス回路２０は、そ
の半導体集積回路１の外部から与えられる制御信号（チ
ップ選択信号）ＣＳが能動レベルになったときに、その
半導体集積回路１内の回路（１１〜１９，３１）を、電
源をほとんど消費しない非動作状態から動作状態にする
ためのバイアス電圧を発生する。
【０００９】図１４は上述したモータ速度制御回路の概
略動作を示す波形チャートである。
略動作を示す波形チャートである。
【００１０】図１３および図１４において、速度発電機
２３はモータ２２の回転速度を周波数の形にて検出す
る。この速度発電機２３からの速度信号Ｖｆは、コンパ
レータ回路１４によりＨ（高レベル）とＬ（低レベル）
の２値論理だけをとる速度パルス信号Ｖ１に整形され、
さらに１／２分周回路１５によりＨ期間（ｔｆ）とＬ期
間（ｔｆ）が同じに揃えられた速度パルス信号Ｖ２に加
工される。
２３はモータ２２の回転速度を周波数の形にて検出す
る。この速度発電機２３からの速度信号Ｖｆは、コンパ
レータ回路１４によりＨ（高レベル）とＬ（低レベル）
の２値論理だけをとる速度パルス信号Ｖ１に整形され、
さらに１／２分周回路１５によりＨ期間（ｔｆ）とＬ期
間（ｔｆ）が同じに揃えられた速度パルス信号Ｖ２に加
工される。
【００１１】カウンタ１２は、上記速度パルス信号Ｖ２
がＬからＨに立ち上がるごとに、その立ち上がりに同期
して所定数ｎの基準クロックφの計数を開始し、この計
数が完了するまでＨを出力する。これにより、カウンタ
１２は、上記速度パルス信号Ｖ２がＬからＨに立ち上が
るごとに、所定の基準時間ｔｎの幅（デューティ）をも
つ時間パルス信号Ｖｔを出力する。
がＬからＨに立ち上がるごとに、その立ち上がりに同期
して所定数ｎの基準クロックφの計数を開始し、この計
数が完了するまでＨを出力する。これにより、カウンタ
１２は、上記速度パルス信号Ｖ２がＬからＨに立ち上が
るごとに、所定の基準時間ｔｎの幅（デューティ）をも
つ時間パルス信号Ｖｔを出力する。
【００１２】誤差検出回路１６は、上記速度パルス信号
Ｖ２のＨ論理期間と上記基準時間ｔｎとの時間長差（ｔ
ｆ−ｔｎ）または（ｔｎ−ｔｆ）を論理検出し、その時
間長差に相当するパルス幅（ｔｆ−ｔｎ）をもつ誤差パ
ルス信号Ｖ３を出力する。このとき、その誤差パルス信
号Ｖ３は、ｔｆ＞ｔｎの場合とｔｎ＞ｔｆの場合とで２
通り（Ｖ３１とＶ３２）に分けて出力される。すなわ
ち、モータ２２が低速であって、速度パルス信号Ｖ２の
Ｈ論理期間ｔｆが上記基準時間ｔｎよりも長い（ｔｎ＜
ｔｆ）場合は、その時間長差に応じたパルス幅（ｔｆ−
ｔｎ）をもつ第１の誤差パルスＶ３１が出力される。反
対に、モータ２２が高速であって、速度パルス信号Ｖ２
のＨ論理期間ｔｆが上記基準時間ｔｎよりも短い（ｔｆ
＜ｔｎ）場合は、その時間長差に応じたパルス幅（ｔｎ
−ｔｆ）をもつ第２の誤差パルスＶ３２が出力される。
Ｖ２のＨ論理期間と上記基準時間ｔｎとの時間長差（ｔ
ｆ−ｔｎ）または（ｔｎ−ｔｆ）を論理検出し、その時
間長差に相当するパルス幅（ｔｆ−ｔｎ）をもつ誤差パ
ルス信号Ｖ３を出力する。このとき、その誤差パルス信
号Ｖ３は、ｔｆ＞ｔｎの場合とｔｎ＞ｔｆの場合とで２
通り（Ｖ３１とＶ３２）に分けて出力される。すなわ
ち、モータ２２が低速であって、速度パルス信号Ｖ２の
Ｈ論理期間ｔｆが上記基準時間ｔｎよりも長い（ｔｎ＜
ｔｆ）場合は、その時間長差に応じたパルス幅（ｔｆ−
ｔｎ）をもつ第１の誤差パルスＶ３１が出力される。反
対に、モータ２２が高速であって、速度パルス信号Ｖ２
のＨ論理期間ｔｆが上記基準時間ｔｎよりも短い（ｔｆ
＜ｔｎ）場合は、その時間長差に応じたパルス幅（ｔｎ
−ｔｆ）をもつ第２の誤差パルスＶ３２が出力される。
【００１３】制御電圧発生回路３１は、外付けの容量回
路（時定数回路）３２に対して、上記第１の誤差パルス
信号Ｖ３１が入力されたときにはそのパルス幅（ｔｆ−
ｔｎ）に応じた充電を行い、上記第２の誤差パルス３２
が入力されたときにはそのパルス幅（ｔｎ−ｔｆ）に応
じた放電を行う。これにより、容量回路３２内の容量素
子の充電電圧は、上記基準時間ｔｎに対するモータ速度
の高低によって増減させられる。そして、このようにし
て増減させられる容量回路３２の充電電圧がモータ２２
の速度制御電圧Ｖｃｐとして、コントロールアンプ１７
を介してドライバ１９へ与えられる。ドライバ１９は、
その速度制御電圧Ｖｃｐによって定められる駆動量（駆
動パワー）でモータを駆動する。
路（時定数回路）３２に対して、上記第１の誤差パルス
信号Ｖ３１が入力されたときにはそのパルス幅（ｔｆ−
ｔｎ）に応じた充電を行い、上記第２の誤差パルス３２
が入力されたときにはそのパルス幅（ｔｎ−ｔｆ）に応
じた放電を行う。これにより、容量回路３２内の容量素
子の充電電圧は、上記基準時間ｔｎに対するモータ速度
の高低によって増減させられる。そして、このようにし
て増減させられる容量回路３２の充電電圧がモータ２２
の速度制御電圧Ｖｃｐとして、コントロールアンプ１７
を介してドライバ１９へ与えられる。ドライバ１９は、
その速度制御電圧Ｖｃｐによって定められる駆動量（駆
動パワー）でモータを駆動する。
【００１４】以上のようにして、モータ２２の速度は、
カウンタ１つで作成される上記基準時間ｔｎに基づいて
高精度にフィードバック制御される。
カウンタ１つで作成される上記基準時間ｔｎに基づいて
高精度にフィードバック制御される。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１６】すなわち、上述したモータ速度制御回路に
おいて、モータの速度はそのモータに与えられる駆動パ
ワーの増減によって調整され、その駆動パワーの増減は
上記モータから検出される速度信号Ｖｆとカウンタが生
成する時間パルス信号Ｖｔに基づいて生成される速度制
御電圧Ｖｃｐの増減によって行われる。
おいて、モータの速度はそのモータに与えられる駆動パ
ワーの増減によって調整され、その駆動パワーの増減は
上記モータから検出される速度信号Ｖｆとカウンタが生
成する時間パルス信号Ｖｔに基づいて生成される速度制
御電圧Ｖｃｐの増減によって行われる。
【００１７】ところが、節電などのためにモータをいっ
たん停止させてしまうと、そのモータから速度信号Ｖｆ
が検出されなくなる。これにより、図１５に示すよう
に、その速度信号Ｖｆに基づく速度制御電圧Ｖｃｐの生
成が行われなくなり、このためモータを起動させるため
の駆動パワーが立ち上がらず、結局、モータは再起動さ
れなくなってしまう、という場合も生じることが判明し
た。
たん停止させてしまうと、そのモータから速度信号Ｖｆ
が検出されなくなる。これにより、図１５に示すよう
に、その速度信号Ｖｆに基づく速度制御電圧Ｖｃｐの生
成が行われなくなり、このためモータを起動させるため
の駆動パワーが立ち上がらず、結局、モータは再起動さ
れなくなってしまう、という場合も生じることが判明し
た。
【００１８】図１３に示したモータ速度制御回路の場
合、モータを停止状態から起動させることができるかど
うかは、そのモータ２２が停止させられたときの１／２
分周回路１５の状態に依存する。
合、モータを停止状態から起動させることができるかど
うかは、そのモータ２２が停止させられたときの１／２
分周回路１５の状態に依存する。
【００１９】すなわち、図１４に示すように、モータが
停止させられたときの１／２分周回路１５の出力論理状
態（Ｖ２）がたまたまＨならば、そのＨによって速度制
御電圧Ｖｃｐを立ち上げさせることができ、これによっ
てモータの駆動パワーを立ち上げさせてモータを起動さ
せることができる。
停止させられたときの１／２分周回路１５の出力論理状
態（Ｖ２）がたまたまＨならば、そのＨによって速度制
御電圧Ｖｃｐを立ち上げさせることができ、これによっ
てモータの駆動パワーを立ち上げさせてモータを起動さ
せることができる。
【００２０】しかし、図１５に示すように、モータが停
止させられたときの１／２分周回路１５の出力論理状態
（Ｖ２）がＬだったならば、速度制御電圧Ｖｃｐを立ち
上げさせることはできず、したがってモータの駆動パワ
ーを立ち上げさせることもできず、結局、モータを起動
させることはできない。
止させられたときの１／２分周回路１５の出力論理状態
（Ｖ２）がＬだったならば、速度制御電圧Ｖｃｐを立ち
上げさせることはできず、したがってモータの駆動パワ
ーを立ち上げさせることもできず、結局、モータを起動
させることはできない。
【００２１】つまり、図１３に示した回路では、１／２
の確率でモータを起動させられなくなってしまう。
の確率でモータを起動させられなくなってしまう。
【００２２】一方、フロッピィディスク・ドライブやハ
ードディスク・ドライブなどの記憶ドライブ装置あるい
はこれらのドライブ装置を用いる情報機器において、一
層の節電効果を達成するためには、比較的消費電力の大
きなモータおよびその周辺回路を必要時だけ限定的に動
作させるようにし、不要時には実質的に電源供給を断つ
ようにすることが非常に有効であることが、本発明者ら
によって確認された。だが、その節電効果を達成するた
めには、モータの起動を確実かつ円滑に行えるようにす
ることが必要となる。
ードディスク・ドライブなどの記憶ドライブ装置あるい
はこれらのドライブ装置を用いる情報機器において、一
層の節電効果を達成するためには、比較的消費電力の大
きなモータおよびその周辺回路を必要時だけ限定的に動
作させるようにし、不要時には実質的に電源供給を断つ
ようにすることが非常に有効であることが、本発明者ら
によって確認された。だが、その節電効果を達成するた
めには、モータの起動を確実かつ円滑に行えるようにす
ることが必要となる。
【００２３】本発明の目的は、比較的素子数の少ない回
路でもってモータの速度制御を高精度に行わせるととも
に、モータの起動を確実かつ円滑に行わせる、という技
術を提供することにある。
路でもってモータの速度制御を高精度に行わせるととも
に、モータの起動を確実かつ円滑に行わせる、という技
術を提供することにある。
【００２４】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００２５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２６】すなわち、モータから検出される速度信号
の周期と基準時間の時間長差に基づいて増減される速度
制御電圧を生成し、この速度制御電圧によって上記モー
タの駆動量を制御させることにより上記モータの速度を
フィードバック制御させる一方、上記モータの停止時に
上記モータを起動させるための電圧を上記フィードバッ
ク制御ループ内に印加させる、というものである。
の周期と基準時間の時間長差に基づいて増減される速度
制御電圧を生成し、この速度制御電圧によって上記モー
タの駆動量を制御させることにより上記モータの速度を
フィードバック制御させる一方、上記モータの停止時に
上記モータを起動させるための電圧を上記フィードバッ
ク制御ループ内に印加させる、というものである。
【００２７】
【作用】上述した手段によれば、モータが停止して速度
信号が検出されなくなっても、そのモータを起動させて
上記速度信号と基準時間に基づくフィードバック制御を
開始させることができる。
信号が検出されなくなっても、そのモータを起動させて
上記速度信号と基準時間に基づくフィードバック制御を
開始させることができる。
【００２８】これにより、比較的素子数の少ない回路で
もってモータの速度制御を高精度に行わせるとともに、
モータの起動を確実かつ円滑に行わせる、という目的が
達成される。
もってモータの速度制御を高精度に行わせるとともに、
モータの起動を確実かつ円滑に行わせる、という目的が
達成される。
【００２９】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００３０】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００３１】図１は本発明の技術が適用されたモータ速
度制御回路の一実施例を示す。
度制御回路の一実施例を示す。
【００３２】同図において、１１は基準クロックφの入
力回路を形成するアンプ、１２はその基準クロックφを
所定数ｎだけ計数することにより所定の基準時間（ｔ
ｎ）を計時するカウンタ、１４はコンパレータ回路、１
５は１／２分周回路、１６は誤差検出回路、１７はコン
トロールアンプ、１８は回転位相検出回路（ホールアン
プ）、１９はコミュテーション制御機能などを含むモー
タ駆動回路（ドライバ）、２０は回路の動作／非動作を
制御するためのバイアス電圧ＶＢを出力するバイアス回
路、２１は起動回路、２２は３相ブラシレス・モータ、
２３はモータ２２の出力軸に連結された速度発電機、３
１は制御電圧発生回路、３２は時定数回路である。
力回路を形成するアンプ、１２はその基準クロックφを
所定数ｎだけ計数することにより所定の基準時間（ｔ
ｎ）を計時するカウンタ、１４はコンパレータ回路、１
５は１／２分周回路、１６は誤差検出回路、１７はコン
トロールアンプ、１８は回転位相検出回路（ホールアン
プ）、１９はコミュテーション制御機能などを含むモー
タ駆動回路（ドライバ）、２０は回路の動作／非動作を
制御するためのバイアス電圧ＶＢを出力するバイアス回
路、２１は起動回路、２２は３相ブラシレス・モータ、
２３はモータ２２の出力軸に連結された速度発電機、３
１は制御電圧発生回路、３２は時定数回路である。
【００３３】ここで、１１〜２１および３１は同一半導
体集積回路１内に集積形成されている。
体集積回路１内に集積形成されている。
【００３４】バイアス回路２０は、その半導体集積回路
１の外部から与えられるチップ選択信号ＣＳが能動レベ
ル（Ｌ）になったときに、その半導体集積回路１内の回
路（１１〜２１，３１）を、電源をほとんど消費しない
非動作状態から動作状態にするためのバイアス電圧ＶＢ
を発生する。
１の外部から与えられるチップ選択信号ＣＳが能動レベ
ル（Ｌ）になったときに、その半導体集積回路１内の回
路（１１〜２１，３１）を、電源をほとんど消費しない
非動作状態から動作状態にするためのバイアス電圧ＶＢ
を発生する。
【００３５】速度発電機２３はモータ２２の回転速度を
周波数に変換して検出する。
周波数に変換して検出する。
【００３６】コンパレータ回路１４は、速度発電機２３
によって検出されたモータ速度信号Ｖｆを所定のレベル
でレベル比較することにより、Ｈ（高レベル）とＬ（低
レベル）の２値論理レベルを交互にとる速度パルス信号
Ｖ１にデジタル変換する。
によって検出されたモータ速度信号Ｖｆを所定のレベル
でレベル比較することにより、Ｈ（高レベル）とＬ（低
レベル）の２値論理レベルを交互にとる速度パルス信号
Ｖ１にデジタル変換する。
【００３７】１／２分周回路１５は、上記速度パルス信
号Ｖ１を１／２の周波数の速度パルス信号Ｖ２に分周す
る。
号Ｖ１を１／２の周波数の速度パルス信号Ｖ２に分周す
る。
【００３８】カウンタ１２は、１／２周波数に分周され
た速度パルス信号Ｖ２のＨ論理期間ｔｆだけに同期して
所定の基準時間ｔｎを計数し、その基準時間ｔｎの間だ
けＨとなる時間パルス信号Ｖｔを出力する。この場合、
上記基準時間ｔｎの計数は基準クロックパルスφを所定
数ｎだけ計数することにより行なわれ、その動作は上記
速度パルス信号Ｖ２がＬからＨに立ち上がるごとに開始
される。
た速度パルス信号Ｖ２のＨ論理期間ｔｆだけに同期して
所定の基準時間ｔｎを計数し、その基準時間ｔｎの間だ
けＨとなる時間パルス信号Ｖｔを出力する。この場合、
上記基準時間ｔｎの計数は基準クロックパルスφを所定
数ｎだけ計数することにより行なわれ、その動作は上記
速度パルス信号Ｖ２がＬからＨに立ち上がるごとに開始
される。
【００３９】誤差検出回路１６は、図２にその具体的な
構成例を示すように、インバータ１６１，１６２および
ＡＮＤ論理ゲート１６３，１６４によって構成され、上
記速度パルス信号Ｖ２と時間パルス信号Ｖｔの時間長差
を論理検出し、この検出により得られる誤差パルス信号
Ｖ３を出力する。この場合、モータ２２が低速であっ
て、速度パルス信号Ｖ２のＨ論理期間ｔｆが上記基準時
間ｔｎよりも長い（ｔｎ＜ｔｆ）場合は、その時間長差
に応じたパルス幅（ｔｆ−ｔｎ）をもつ第１の誤差パル
スＶ３１を出力する。反対に、モータ２２が高速であっ
て、速度パルス信号Ｖ２のＨ論理期間ｔｆが上記基準時
間ｔｎよりも短い（ｔｆ＜ｔｎ）場合は、その時間長差
に応じたパルス幅（ｔｎ−ｔｆ）をもつ第２の誤差パル
スＶ３２を出力する。
構成例を示すように、インバータ１６１，１６２および
ＡＮＤ論理ゲート１６３，１６４によって構成され、上
記速度パルス信号Ｖ２と時間パルス信号Ｖｔの時間長差
を論理検出し、この検出により得られる誤差パルス信号
Ｖ３を出力する。この場合、モータ２２が低速であっ
て、速度パルス信号Ｖ２のＨ論理期間ｔｆが上記基準時
間ｔｎよりも長い（ｔｎ＜ｔｆ）場合は、その時間長差
に応じたパルス幅（ｔｆ−ｔｎ）をもつ第１の誤差パル
スＶ３１を出力する。反対に、モータ２２が高速であっ
て、速度パルス信号Ｖ２のＨ論理期間ｔｆが上記基準時
間ｔｎよりも短い（ｔｆ＜ｔｎ）場合は、その時間長差
に応じたパルス幅（ｔｎ−ｔｆ）をもつ第２の誤差パル
スＶ３２を出力する。
【００４０】制御電圧発生回路３１は、図２にその具体
的な構成例を示すように、能動素子によるスイッチング
回路Ｓ１，Ｓ２を用いたチャージポンプ回路３１１によ
って構成され、外付けの容量回路（時定数回路）３２に
対して、上記第１の誤差パルス信号Ｖ３１が入力された
ときにはそのパルス幅（ｔｆ−ｔｎ）に応じた充電を行
い、上記第２の誤差パルス３２が入力されたときにはそ
のパルス幅（ｔｎ−ｔｆ）に応じた放電を行う。これに
より、容量回路３２内の容量素子の充電電圧は、上記基
準時間ｔｎに対するモータ速度の高低によって増減させ
られる。そして、このようにして増減させられる容量回
路３２の充電電圧がモータ２２の速度制御電圧Ｖｃｐと
して、コントロールアンプ１７を介してドライバ１９へ
与えられるようになっている。
的な構成例を示すように、能動素子によるスイッチング
回路Ｓ１，Ｓ２を用いたチャージポンプ回路３１１によ
って構成され、外付けの容量回路（時定数回路）３２に
対して、上記第１の誤差パルス信号Ｖ３１が入力された
ときにはそのパルス幅（ｔｆ−ｔｎ）に応じた充電を行
い、上記第２の誤差パルス３２が入力されたときにはそ
のパルス幅（ｔｎ−ｔｆ）に応じた放電を行う。これに
より、容量回路３２内の容量素子の充電電圧は、上記基
準時間ｔｎに対するモータ速度の高低によって増減させ
られる。そして、このようにして増減させられる容量回
路３２の充電電圧がモータ２２の速度制御電圧Ｖｃｐと
して、コントロールアンプ１７を介してドライバ１９へ
与えられるようになっている。
【００４１】ドライバ１９は、上記速度制御電圧Ｖｃｐ
によって定められる駆動量（駆動パワー）でモータを駆
動する。したがって、速度制御電圧Ｖｃｐを増大させる
と、それに応じてモータ２２を駆動する電気的パワーも
増大させられて、モータ２２は加速駆動される。反対
に、速度制御電圧Ｖｃｐを減少させると、それに応じて
モータ２２を駆動する電気的パワーも減少させられて、
モータ２２は減速駆動される。
によって定められる駆動量（駆動パワー）でモータを駆
動する。したがって、速度制御電圧Ｖｃｐを増大させる
と、それに応じてモータ２２を駆動する電気的パワーも
増大させられて、モータ２２は加速駆動される。反対
に、速度制御電圧Ｖｃｐを減少させると、それに応じて
モータ２２を駆動する電気的パワーも減少させられて、
モータ２２は減速駆動される。
【００４２】これにより、モータ２２の速度を、そのモ
ータ２３から検出される速度信号Ｖｆと、カウンタ１２
によって計時される基準時間ｔｎに基づいて制御する、
フィードバック制御ループが形成されるようになってい
る。
ータ２３から検出される速度信号Ｖｆと、カウンタ１２
によって計時される基準時間ｔｎに基づいて制御する、
フィードバック制御ループが形成されるようになってい
る。
【００４３】起動回路２１は、図３にその具体的な構成
例を示すように、第１，第２の２つのレベル検出器２１
１，２１２、否定論理入力端子をもつＡＮＤ論理ゲート
２１３、ＲＳ（セット／リセット）フリップフロップ２
１４、出力用トランジスタＱ１によって構成される。
例を示すように、第１，第２の２つのレベル検出器２１
１，２１２、否定論理入力端子をもつＡＮＤ論理ゲート
２１３、ＲＳ（セット／リセット）フリップフロップ２
１４、出力用トランジスタＱ１によって構成される。
【００４４】その動作は、図４に示すように、上記バイ
アス回路２０から出力されるバイアス電圧ＶＢのレベル
が第１のレベル検出器２１１の検出しきい値Ｖｔｈ１を
越えて第２のレベル検出器２１２の検出しきい値Ｖｔｈ
２になるまでの期間だけ、フリップフロップ２１４のセ
ット出力（Ｑ）からトランジスタＱ１を介して起動電圧
Ｖｉを出力する。
アス回路２０から出力されるバイアス電圧ＶＢのレベル
が第１のレベル検出器２１１の検出しきい値Ｖｔｈ１を
越えて第２のレベル検出器２１２の検出しきい値Ｖｔｈ
２になるまでの期間だけ、フリップフロップ２１４のセ
ット出力（Ｑ）からトランジスタＱ１を介して起動電圧
Ｖｉを出力する。
【００４５】バイアス回路２０は、前述したように、半
導体集積回路１の外部から与えられるチップ選択信号Ｃ
Ｓが能動レベル（Ｌ）になったときに、その半導体集積
回路１内の回路（１１〜１９，３１）を、電源をほとん
ど消費しない非動作状態から動作状態にするためのバイ
アス電圧ＶＢを発生する。
導体集積回路１の外部から与えられるチップ選択信号Ｃ
Ｓが能動レベル（Ｌ）になったときに、その半導体集積
回路１内の回路（１１〜１９，３１）を、電源をほとん
ど消費しない非動作状態から動作状態にするためのバイ
アス電圧ＶＢを発生する。
【００４６】したがって、起動回路２１は、回路の動作
／非動作を制御するチップ選択信号ＣＳが能動レベル
（Ｌ）になったときに一時的に起動電圧Ｖｉを発生す
る。この起動電圧Ｖｉは、上記フィードバック制御ルー
プ内にてモータ速度制御電圧Ｖｃｐを伝達する経路に印
加されるようになっている。
／非動作を制御するチップ選択信号ＣＳが能動レベル
（Ｌ）になったときに一時的に起動電圧Ｖｉを発生す
る。この起動電圧Ｖｉは、上記フィードバック制御ルー
プ内にてモータ速度制御電圧Ｖｃｐを伝達する経路に印
加されるようになっている。
【００４７】図５は上述したモータ速度制御回路（図
１）の概略動作を示す波形チャートである。
１）の概略動作を示す波形チャートである。
【００４８】まず、モータが回転している定常運転状態
について説明する。
について説明する。
【００４９】同図において、モータ２２の回転速度が基
準よりも遅い低速時には、そのモータから検出される速
度信号Ｖｆの周期が長くなり、その速度信号Ｖｆから得
られる速度パルス信号Ｖ２のＨ期間（ｔｆ）は時間パル
ス信号ＶｔのＨ期間（ｔｎ）よりも長くなる（ｔｆ＞ｔ
ｎ）。この場合、その時間長差（ｔｆ−ｔｎ）に相当す
るパルス幅をもつ第１の誤差パルス信号Ｖ３１が出力さ
れて速度制御電圧Ｖｃｐを増大させる。
準よりも遅い低速時には、そのモータから検出される速
度信号Ｖｆの周期が長くなり、その速度信号Ｖｆから得
られる速度パルス信号Ｖ２のＨ期間（ｔｆ）は時間パル
ス信号ＶｔのＨ期間（ｔｎ）よりも長くなる（ｔｆ＞ｔ
ｎ）。この場合、その時間長差（ｔｆ−ｔｎ）に相当す
るパルス幅をもつ第１の誤差パルス信号Ｖ３１が出力さ
れて速度制御電圧Ｖｃｐを増大させる。
【００５０】反対に、モータ２２の回転速度が基準より
も速い高速時には、そのモータから検出される速度信号
Ｖｆの周期が短くなり、その速度信号Ｖｆから得られる
速度パルス信号Ｖ２のＨ期間（ｔｆ）は時間パルス信号
ＶｔのＨ期間（ｔｎ）よりも短くなる（ｔｎ＞ｔｆ）。
この場合、その時間長差（ｔｎ−ｔｆ）に相当するパル
ス幅をもつ第２の誤差パルス信号Ｖ３２が出力されて速
度制御電圧Ｖｃｐを減少させる。
も速い高速時には、そのモータから検出される速度信号
Ｖｆの周期が短くなり、その速度信号Ｖｆから得られる
速度パルス信号Ｖ２のＨ期間（ｔｆ）は時間パルス信号
ＶｔのＨ期間（ｔｎ）よりも短くなる（ｔｎ＞ｔｆ）。
この場合、その時間長差（ｔｎ−ｔｆ）に相当するパル
ス幅をもつ第２の誤差パルス信号Ｖ３２が出力されて速
度制御電圧Ｖｃｐを減少させる。
【００５１】以上のようにして、モータ２２の回転速度
は、速度パルス信号Ｖ２のＨ期間（ｔｆ）と時間パルス
信号ＶｔのＨ期間（ｔｎ）とが等しくなるようにフィー
ドバック制御される。
は、速度パルス信号Ｖ２のＨ期間（ｔｆ）と時間パルス
信号ＶｔのＨ期間（ｔｎ）とが等しくなるようにフィー
ドバック制御される。
【００５２】次に、モータが停止させられた場合につい
て説明する。
て説明する。
【００５３】チップ選択信号ＣＳを非能動レベル（Ｈ）
に設定すると、半導体集積回路１内の回路は電力をほと
んど消費しない非動作状態になって、当然、モータ２２
の回転は停止する。このあと、上記チップ選択信号ＣＳ
を能動レベル（Ｌ）を戻して半導体集積回路１内の回路
を動作状態に復帰させても、いったん停止したモータ２
２からは速度信号Ｖｆが検出されず、したがってその速
度信号Ｖｆに基づく速度制御電圧Ｖｃｐも出力されなく
なり、モータ２２は停止したままとなる。この状態は１
／２分周回路１５の出力論理状態により、１／２の確率
で生じる。
に設定すると、半導体集積回路１内の回路は電力をほと
んど消費しない非動作状態になって、当然、モータ２２
の回転は停止する。このあと、上記チップ選択信号ＣＳ
を能動レベル（Ｌ）を戻して半導体集積回路１内の回路
を動作状態に復帰させても、いったん停止したモータ２
２からは速度信号Ｖｆが検出されず、したがってその速
度信号Ｖｆに基づく速度制御電圧Ｖｃｐも出力されなく
なり、モータ２２は停止したままとなる。この状態は１
／２分周回路１５の出力論理状態により、１／２の確率
で生じる。
【００５４】しかし、上記チップ選択信号ＣＳが能動レ
ベル（Ｌ）になると、バイアス回路２０がバイアス電圧
ＶＢの出力動作を開始する。このバイアス電圧ＶＢの立
ち上がりにより、上記起動回路２１が上記速度制御電圧
Ｖｃｐの伝達経路に起動電圧Ｖｉを印加する。この起動
電圧Ｖｉによってモータ２２が回転駆動される。これに
よってモータ２２がいったん回転を開始すると、今度
は、そのモータ２２の回転によって速度信号Ｖｆが検出
されるようになる。このあとは、そのモータ２２から検
出される速度信号Ｖｆに基づいて生成される速度制御電
圧Ｖｃｐによりモータ２２の回転が持続され、上述した
フィードバック制御が行われるようになる。
ベル（Ｌ）になると、バイアス回路２０がバイアス電圧
ＶＢの出力動作を開始する。このバイアス電圧ＶＢの立
ち上がりにより、上記起動回路２１が上記速度制御電圧
Ｖｃｐの伝達経路に起動電圧Ｖｉを印加する。この起動
電圧Ｖｉによってモータ２２が回転駆動される。これに
よってモータ２２がいったん回転を開始すると、今度
は、そのモータ２２の回転によって速度信号Ｖｆが検出
されるようになる。このあとは、そのモータ２２から検
出される速度信号Ｖｆに基づいて生成される速度制御電
圧Ｖｃｐによりモータ２２の回転が持続され、上述した
フィードバック制御が行われるようになる。
【００５５】以上のようにして、モータ２２が停止して
速度信号Ｖｆが検出されなくなっても、そのモータ２２
を起動させて速度信号Ｖｆと基準時間ｔｎに基づくフィ
ードバック制御を開始させることができる。これによ
り、基準時間ｔｎを計時するためのカウンタ１２が１つ
だけの比較的素子数の少ない回路でもって、モータ２２
の速度制御を高精度に行わせるとともに、そのモータ２
２の起動を確実かつ円滑に行わせることができる。
速度信号Ｖｆが検出されなくなっても、そのモータ２２
を起動させて速度信号Ｖｆと基準時間ｔｎに基づくフィ
ードバック制御を開始させることができる。これによ
り、基準時間ｔｎを計時するためのカウンタ１２が１つ
だけの比較的素子数の少ない回路でもって、モータ２２
の速度制御を高精度に行わせるとともに、そのモータ２
２の起動を確実かつ円滑に行わせることができる。
【００５６】図６は上記起動回路２１の別の構成例を示
す。
す。
【００５７】同図に示す起動回路２１は、図３に示した
ものと同様、第１，第２の２つのレベル検出器２１１，
２１２、否定論理入力端子をもつＡＮＤ論理ゲート２１
３、ＲＳフリップフロップ２１４、出力用トランジスタ
Ｑ１によって構成されるが、起動電圧Ｖｉの出力タイミ
ングを定めるための信号源として、バイアス回路２０か
らのバイアス電圧ＶＢのほかに、制御電圧発生回路３１
からの速度制御電圧Ｖｃｐを用いている。
ものと同様、第１，第２の２つのレベル検出器２１１，
２１２、否定論理入力端子をもつＡＮＤ論理ゲート２１
３、ＲＳフリップフロップ２１４、出力用トランジスタ
Ｑ１によって構成されるが、起動電圧Ｖｉの出力タイミ
ングを定めるための信号源として、バイアス回路２０か
らのバイアス電圧ＶＢのほかに、制御電圧発生回路３１
からの速度制御電圧Ｖｃｐを用いている。
【００５８】すなわち、第１のレベル検出器２１１はバ
イアス回路２０から出力されるバイアス電圧ＶＢのレベ
ルが第１のしきい値Ｖｔｈ１を越えたどうかを検出し、
これを検出した時点から起動電圧Ｖｉの出力を開始す
る。
イアス回路２０から出力されるバイアス電圧ＶＢのレベ
ルが第１のしきい値Ｖｔｈ１を越えたどうかを検出し、
これを検出した時点から起動電圧Ｖｉの出力を開始す
る。
【００５９】第２のレベル検出器２１２は、制御電圧発
生回路３１からの速度制御電圧Ｖｃｐが第２のしきい値
Ｖｔｈ２を越えたかどうかを検出し、これを検出した時
点で起動電圧Ｖｉの出力を停止する。
生回路３１からの速度制御電圧Ｖｃｐが第２のしきい値
Ｖｔｈ２を越えたかどうかを検出し、これを検出した時
点で起動電圧Ｖｉの出力を停止する。
【００６０】これにより、モータ２２は、速度信号Ｖｆ
に基づく速度制御電圧Ｖｃｐが生成されて、その生成さ
れた速度制御電圧Ｖｃｐによる速度フィードバック制御
が順調に働くようになるところまで、過不足無く確実に
起動されるようになる。、図７は上記起動回路２１のさ
らに別の構成例を示す。
に基づく速度制御電圧Ｖｃｐが生成されて、その生成さ
れた速度制御電圧Ｖｃｐによる速度フィードバック制御
が順調に働くようになるところまで、過不足無く確実に
起動されるようになる。、図７は上記起動回路２１のさ
らに別の構成例を示す。
【００６１】同図に示す起動回路２１も、図３または図
６に示したものと同様、第１，第２の２つのレベル検出
器２１１Ｎ，２１２、否定論理入力端子をもつＡＮＤ論
理ゲート２１３、ＲＳフリップフロップ２１４、出力用
トランジスタＱ１によって構成される。
６に示したものと同様、第１，第２の２つのレベル検出
器２１１Ｎ，２１２、否定論理入力端子をもつＡＮＤ論
理ゲート２１３、ＲＳフリップフロップ２１４、出力用
トランジスタＱ１によって構成される。
【００６２】ただし、第１のレベル検出器２１１Ｎは、
入力レベルが検出しきい値以下のときに出力が能動レベ
ル（Ｈ）となるように構成されている。また、第１，第
２のレベル検出器２１１Ｎ，２１２の各入力は共通接続
され、この共通入力に速度制御電圧Ｖｃｐが与えられる
ようになっている。
入力レベルが検出しきい値以下のときに出力が能動レベ
ル（Ｈ）となるように構成されている。また、第１，第
２のレベル検出器２１１Ｎ，２１２の各入力は共通接続
され、この共通入力に速度制御電圧Ｖｃｐが与えられる
ようになっている。
【００６３】これにより、図８に示すように、、速度制
御電圧Ｖｃｐが第１のレベル検出器２１１Ｎの検出しき
い値Ｖｔｈ１以下になると、フリップフロップ２１４を
セットして起動電圧Ｖｉの出力を開始する。そして、速
度制御電圧Ｖｃｐが第２のレベル検出器２１２の検出し
きい値Ｖｔｈ２を越えると、フリップフロップ２１４を
リセットして起動電圧Ｖｉの出力を停止させる。したが
って、モータ２２は、チップ選択信号ＣＳの非能動レベ
ル（Ｈ）以外の原因で停止させられることがあっても、
確実に起動されるようになる。
御電圧Ｖｃｐが第１のレベル検出器２１１Ｎの検出しき
い値Ｖｔｈ１以下になると、フリップフロップ２１４を
セットして起動電圧Ｖｉの出力を開始する。そして、速
度制御電圧Ｖｃｐが第２のレベル検出器２１２の検出し
きい値Ｖｔｈ２を越えると、フリップフロップ２１４を
リセットして起動電圧Ｖｉの出力を停止させる。したが
って、モータ２２は、チップ選択信号ＣＳの非能動レベ
ル（Ｈ）以外の原因で停止させられることがあっても、
確実に起動されるようになる。
【００６４】図９は、上記誤差検出回路１６をＩＩＬ
（インテグレーテッド・インジェクション・ロジック）
を用いて構成した例を示す。
（インテグレーテッド・インジェクション・ロジック）
を用いて構成した例を示す。
【００６５】同図において、誤差検出論理は、ＩＩＬ１
６６〜１６９とエッジ検出回路１７０によって構成され
ている。ＩＩＬ１６６〜１６９は一種のバイポーラトラ
ンジスタ構造を有する論理素子であって、出力同士を接
続することによるワイヤード論理が可能であるととも
に、高集積密度化および低消費電力化に有利であり、さ
らにモータ２２の駆動段をなすパワー・バイポーラトラ
ンジスタと一緒に半導体集積回路化する場合は、その半
導体集積回路の工程の多くの部分を共通化できるという
利点もある。
６６〜１６９とエッジ検出回路１７０によって構成され
ている。ＩＩＬ１６６〜１６９は一種のバイポーラトラ
ンジスタ構造を有する論理素子であって、出力同士を接
続することによるワイヤード論理が可能であるととも
に、高集積密度化および低消費電力化に有利であり、さ
らにモータ２２の駆動段をなすパワー・バイポーラトラ
ンジスタと一緒に半導体集積回路化する場合は、その半
導体集積回路の工程の多くの部分を共通化できるという
利点もある。
【００６６】さらに、図９に示した実施例では、速度制
御電圧Ｖｃｐをドライバ１９へ伝達するコントロールア
ンプ１７に差動増幅回路を使用し、その非反転入力から
速度制御電圧Ｖｃｐを同相伝達させるとともに、その反
転入力に一定の基準電圧Ｖｒｅｆを与え、さらにその差
動増幅出力を制御電圧発生回路３１にフィードバックさ
せることにより、起動回路２１を構成している。
御電圧Ｖｃｐをドライバ１９へ伝達するコントロールア
ンプ１７に差動増幅回路を使用し、その非反転入力から
速度制御電圧Ｖｃｐを同相伝達させるとともに、その反
転入力に一定の基準電圧Ｖｒｅｆを与え、さらにその差
動増幅出力を制御電圧発生回路３１にフィードバックさ
せることにより、起動回路２１を構成している。
【００６７】すなわち、モータ２２の回転停止によっ
て、コントロールアンプ１７をなす差動増幅回路の非反
転入力に与えられる速度制御電圧Ｖｃｐが、その反転入
力に与えられる基準電圧Ｖｒｅｆ以下になると、そのと
きのコントロールアンプ１７の出力が制御電圧発生回路
３１を強制的に充電モードに設定するようになってい
る。これにより、容量回路３２は急速に充電され、この
充電によって増大させられた速度制御電圧Ｖｃｐがドラ
イバ１９へ与えられてモータ２２を起動する。
て、コントロールアンプ１７をなす差動増幅回路の非反
転入力に与えられる速度制御電圧Ｖｃｐが、その反転入
力に与えられる基準電圧Ｖｒｅｆ以下になると、そのと
きのコントロールアンプ１７の出力が制御電圧発生回路
３１を強制的に充電モードに設定するようになってい
る。これにより、容量回路３２は急速に充電され、この
充電によって増大させられた速度制御電圧Ｖｃｐがドラ
イバ１９へ与えられてモータ２２を起動する。
【００６８】図１０および図１１は本発明の第２の実施
例による速度制御回路の構成およびその動作の概略を示
したものであって、上述した実施例との相違について説
明すると、この第２の実施例では、周波数変換されて検
出された速度信号Ｖｆをコンパレータで比較しただけの
速度パルス信号Ｖ１に対して、そのＨ論理期間ｔｆ／２
をカウンタ１２で計数される基準時間ｔｎ／２と論理比
較させることにより、フィードバック制御のための誤差
パルス信号Ｖ３（Ｖ３１，Ｖ３２）を得るようにしてい
る。
例による速度制御回路の構成およびその動作の概略を示
したものであって、上述した実施例との相違について説
明すると、この第２の実施例では、周波数変換されて検
出された速度信号Ｖｆをコンパレータで比較しただけの
速度パルス信号Ｖ１に対して、そのＨ論理期間ｔｆ／２
をカウンタ１２で計数される基準時間ｔｎ／２と論理比
較させることにより、フィードバック制御のための誤差
パルス信号Ｖ３（Ｖ３１，Ｖ３２）を得るようにしてい
る。
【００６９】１／２周波数の分周処理を行なっていない
速度パルス信号Ｖ１は、そのＨ論理期間とＬ論理期間の
各デューティ幅が必ずしも揃わないが、その一方の特定
論理期間ｔｆ／２だけについて基準時間ｔｎ／２との比
較を行なうことで、上記デューティ幅の不揃にかかわら
ず、検出速度と目標速度との差を正確に反映した誤差パ
ルス信号Ｖ３を得ることができる。また、これは両エッ
ジ検出することにより、デューティ比をそろえることが
できる。
速度パルス信号Ｖ１は、そのＨ論理期間とＬ論理期間の
各デューティ幅が必ずしも揃わないが、その一方の特定
論理期間ｔｆ／２だけについて基準時間ｔｎ／２との比
較を行なうことで、上記デューティ幅の不揃にかかわら
ず、検出速度と目標速度との差を正確に反映した誤差パ
ルス信号Ｖ３を得ることができる。また、これは両エッ
ジ検出することにより、デューティ比をそろえることが
できる。
【００７０】さらに、その誤差パルス信号Ｖ３の間隔
（周期）は、上記速度パルス信号Ｖ１が分周されていな
いことにより、第１の実施例の場合よりも半分に短縮さ
れ、これにより容量回路２内の時定数を小さくするこ
と、および制御の応答を速めることができる。
（周期）は、上記速度パルス信号Ｖ１が分周されていな
いことにより、第１の実施例の場合よりも半分に短縮さ
れ、これにより容量回路２内の時定数を小さくするこ
と、および制御の応答を速めることができる。
【００７１】そして、この場合も、上述した起動回路２
１を設けることにより、モータ２２の速度制御を高精度
に行わせるとともに、そのモータ２２の起動を確実かつ
円滑に行わせることができる。
１を設けることにより、モータ２２の速度制御を高精度
に行わせるとともに、そのモータ２２の起動を確実かつ
円滑に行わせることができる。
【００７２】図１２は本発明によるモータ速度制御回路
を使用した記憶ドライブ装置の実施例を示す。
を使用した記憶ドライブ装置の実施例を示す。
【００７３】同図に示す記憶ドライブ装置は記憶媒体に
磁気ディスクを用いるハードディスク・ドライブであっ
て、スピンドルモータ２２によって回転駆動されている
磁気ディスク２００に対して情報の読取／書込を行う磁
気ヘッド３００、読取データおよび書込データの処理を
行う信号処理系４００、外部に対して読取／書込データ
のやりとりを行うインターフェイス系５００、上記モー
タ２２および磁気ヘッド３００を駆動する機構駆動系６
００などによって構成されている。そして、上記機構制
御系６００の中に上述したモータ速度制御回路６０１が
スピンドルモータ制御部として組み込まれ、上記モータ
２２の速度制御および起動制御を担っている。
磁気ディスクを用いるハードディスク・ドライブであっ
て、スピンドルモータ２２によって回転駆動されている
磁気ディスク２００に対して情報の読取／書込を行う磁
気ヘッド３００、読取データおよび書込データの処理を
行う信号処理系４００、外部に対して読取／書込データ
のやりとりを行うインターフェイス系５００、上記モー
タ２２および磁気ヘッド３００を駆動する機構駆動系６
００などによって構成されている。そして、上記機構制
御系６００の中に上述したモータ速度制御回路６０１が
スピンドルモータ制御部として組み込まれ、上記モータ
２２の速度制御および起動制御を担っている。
【００７４】この記憶ドライブ装置では、消費電力にお
いて大きな割合を占めるモータ２２を停止から確実かつ
円滑に起動させることができるため、モータ２２を不要
時に停止させることによる大幅な節電も可能である。
いて大きな割合を占めるモータ２２を停止から確実かつ
円滑に起動させることができるため、モータ２２を不要
時に停止させることによる大幅な節電も可能である。
【００７５】なお、図１２において、信号処理系４００
は、リード／ライト・アンプ４０１、データ再生回路４
０２、エンコーダ／デコーダ４０３などを有する。イン
ターフェイス系５００は、ファイルデータプロセッサ５
０１、ＳＣＳＩ（スモール・コンピュータ・システム・
インターフェイス）コントローラ５０２、ＣＰＵ（中央
処理装置５０３）などを有する。機構制御系６００は、
上記モータ速度制御回路６０１に加えて、磁気ヘッド３
００を駆動するボイスコイルモータ・ドライバ６０２を
有する。
は、リード／ライト・アンプ４０１、データ再生回路４
０２、エンコーダ／デコーダ４０３などを有する。イン
ターフェイス系５００は、ファイルデータプロセッサ５
０１、ＳＣＳＩ（スモール・コンピュータ・システム・
インターフェイス）コントローラ５０２、ＣＰＵ（中央
処理装置５０３）などを有する。機構制御系６００は、
上記モータ速度制御回路６０１に加えて、磁気ヘッド３
００を駆動するボイスコイルモータ・ドライバ６０２を
有する。
【００７６】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００７７】たとえば、速度信号Ｖｆはモータ２２の逆
起電力から取り出すこともできる。
起電力から取り出すこともできる。
【００７８】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるハー
ドディスク・ドライブのモータ制御に適用した場合につ
いて説明したが、それに限定されるものではなく、たと
えば光ディスク・ドライブのモータ制御あるいは記憶ド
ライブ装置以外のモータ制御にも適用できる。
てなされた発明をその背景となった利用分野であるハー
ドディスク・ドライブのモータ制御に適用した場合につ
いて説明したが、それに限定されるものではなく、たと
えば光ディスク・ドライブのモータ制御あるいは記憶ド
ライブ装置以外のモータ制御にも適用できる。
【００７９】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【００８０】すなわち、比較的素子数の少ない回路でも
ってモータの速度制御を高精度に行わせるとともに、モ
ータの起動を確実かつ円滑に行わせることができる、と
いう効果が得られる。
ってモータの速度制御を高精度に行わせるとともに、モ
ータの起動を確実かつ円滑に行わせることができる、と
いう効果が得られる。
【図１】本発明の技術が適用されたモータ速度制御回路
の第１の実施例を示すブロック図
の第１の実施例を示すブロック図
【図２】誤差検出回路および制御電圧発生回路の具体的
な構成例を示す回路図
な構成例を示す回路図
【図３】起動回路の具体的な構成例を示す回路図
【図４】図３に示した起動回路の動作を示す波形チャー
ト
ト
【図５】図１に示したモータ速度制御回路の概略動作を
示す波形チャート
示す波形チャート
【図６】起動回路の第２の構成例を示す回路図
【図７】起動回路の第３の構成例を示す回路図
【図８】図７に示した起動回路の動作を示す波形チャー
ト
ト
【図９】誤差検出回路および起動回路のさらに別の構成
例を示す回路図
例を示す回路図
【図１０】本発明の第２の実施例によるモータ速度制御
回路の概略構成を示すブロック図
回路の概略構成を示すブロック図
【図１１】図１０に示したモータ速度制御回路の概略動
作を示す波形チャート
作を示す波形チャート
【図１２】本発明のモータ速度制御回路を使用した記憶
ドライブ装置のブロック図
ドライブ装置のブロック図
【図１３】本発明に先立って検討されたモータ速度制御
回路のブロック図
回路のブロック図
【図１４】図１３に示したモータ速度制御回路の一動作
例を示す波形チャート
例を示す波形チャート
【図１５】図１３に示したモータ速度制御回路の別の動
作例を示す波形チャート
作例を示す波形チャート
Ｖｆ 速度信号 Ｖ１，Ｖ２ 速度パルス信号 φ 基準クロック ｔｎ 基準時間 Ｖｔ 時間パルス信号 ＣＳ チップ選択信号 Ｖｃｐ 制御電圧 Ｖｉ 起動電圧 １ 半導体集積回路 １２ カウンタ １４ ゼロクロス検出回路 １５ １／２分周回路 １６ 誤差検出回路 １７ コントロールアンプ １８ 回転位相検出回路（ホールアンプ） １９ モータ駆動回路（ドライバ） ２０ バイアス回路 ２１ 起動回路 ２１１，２１２．２１１Ｎ レベル検出器 ２２ モータ ２３ 速度発電機 ３１ 制御電圧発生回路 ３１１ チャージポンプ回路 ３２ 容量回路 ２００ ディスク ６００ 機構制御系 ６０１ モータ速度制御回路
Claims (9)
- 【請求項１】 モータから周波数の形で検出される速度
信号の周期と基準時間の時間長差を検出する誤差検出回
路と、この誤差検出回路の検出内容に基づいて加減され
る電圧を上記モータの速度制御電圧として出力する制御
電圧発生回路とにより、上記モータの速度を上記基準時
間にしたがってフィードバック制御する制御ループを形
成する一方、上記モータの停止時に上記モータを起動さ
せる起動回路を備えたことを特徴とするモータ速度制御
回路。 - 【請求項２】 起動回路は、速度フィードバック制御ル
ープ内にてモータ速度制御電圧を伝達する経路に起動電
圧を印加する回路であることを特徴とする請求項１に記
載のモータ速度制御回路。 - 【請求項３】 周波数変換されて検出された速度信号を
Ｈ（高レベル）とＬ（低レベル）の２値論理を交互にと
る速度パルス信号にデジタル変換する信号処理回路と、
上記速度パルス信号のＨまたはＬのいずれか一方の特定
論理期間だけに同期して所定の基準時間を計数するカウ
ンタと、上記特定論理期間と上記基準時間の時間長差を
論理検出してその時間長差に相当するパルス幅をもつ誤
差パルス信号を出力する誤差検出回路と、この誤差パル
ス信号に基づいて加減される電圧を上記モータの速度制
御電圧として出力する制御電圧発生回路とを有すること
により、上記モータの速度を上記基準時間にしたがって
フィードバック制御する制御ループを形成する一方、上
記モータの停止時に上記モータを起動させる起動回路を
備えたことを特徴とするモータ速度制御回路。 - 【請求項４】 起動回路は、速度フィードバック制御ル
ープ内にてモータ速度制御電圧を伝達する経路に起動電
圧を印加する回路であることを特徴とする請求項３に記
載のモータ速度制御回路。 - 【請求項５】 起動回路は、回路の動作／非動作を制御
する制御信号が能動レベルになったときに、速度フィー
ドバック制御ループ内にてモータ速度制御電圧を伝達す
る経路に起動電圧を印加する回路であることを特徴とす
る請求項３または４に記載のモータ速度制御回路。 - 【請求項６】 制御電圧発生回路は、速度信号の周期が
基準時間よりも長いときに充電または放電動作を行う一
方、速度信号の周期が基準時間よりも短いときに放電ま
たは充電動作を行うチャージポンプ回路を有し、このチ
ャージポンプ回路によって充放電される容量の充電電圧
をモータ速度制御電圧とすることを特徴とする請求項３
から５のいずれかに記載のモータ速度制御回路。 - 【請求項７】 信号処理回路は、周波数変換されて検出
された速度信号をコンパレートすることによりＨ（高レ
ベル）とＬ（低レベル）の２値論理を交互にとる速度パ
ルス信号にデジタル変換するコンパレータ回路と、この
コンパレータ出力を分周する分周回路とによって構成さ
れ、この分周回路で分周された速度パルス信号の特定論
理期間が基準時間と比較されることを特徴とする請求項
３から６のいずれかに記載の速度制御回路。 - 【請求項８】 信号処理回路は、周波数変換されて検出
された速度信号をコンパレートすることによりＨ（高レ
ベル）とＬ（低レベル）の２値論理を交互にとる速度パ
ルス信号にデジタル変換するコンパレータ回路によって
構成され、このコンパレータ回路から出力される速度パ
ルス信号の特定論理期間が基準時間と比較されることを
特徴とする請求項３から７のいずれかに記載の速度制御
回路。 - 【請求項９】 記憶媒体であるディスクを回転駆動する
モータと、回転駆動される上記ディスクに対して情報の
読取および／または書込を行うリード／ライト手段と、
上記モータから周波数の形で検出される速度信号の周期
と基準時間の時間長差を検出する誤差検出回路と、この
誤差検出回路の検出内容に基づいて加減される電圧を上
記モータの速度制御電圧として出力する制御電圧発生回
路とにより、上記モータの速度を上記基準時間にしたが
ってフィードバック制御する制御ループを形成する一
方、上記モータの停止時に上記モータを起動させる起動
回路を備えたことを特徴とする記憶ドライブ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289361A JPH07143791A (ja) | 1993-11-18 | 1993-11-18 | モータ速度制御回路 |
| US08/340,372 US5621288A (en) | 1993-11-18 | 1994-11-14 | Motor speed regulating circuit with starter and storage medium drive using the same |
| KR1019940029911A KR950015953A (ko) | 1993-11-18 | 1994-11-15 | 기동회로를 구비한 모터 속도제어회로 및 그것을 이용한 기억매체 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289361A JPH07143791A (ja) | 1993-11-18 | 1993-11-18 | モータ速度制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07143791A true JPH07143791A (ja) | 1995-06-02 |
Family
ID=17742215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5289361A Pending JPH07143791A (ja) | 1993-11-18 | 1993-11-18 | モータ速度制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5621288A (ja) |
| JP (1) | JPH07143791A (ja) |
| KR (1) | KR950015953A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9523256D0 (en) * | 1995-11-14 | 1996-01-17 | Switched Reluctance Drives Ltd | Phase energization controller and method for controlling switched reluctance machines using simple angular position sensors with improved angle interpolation |
| TW440817B (en) * | 1999-05-20 | 2001-06-16 | Asustek Comp Inc | Method for controlling the rotating speed of compact disk player and device thereof |
| US6392375B1 (en) * | 2000-04-04 | 2002-05-21 | Stmicroelectronics S.R.L. | Method of driving with high precision a voice coil motor and related architecture |
| JP2002199692A (ja) * | 2000-12-27 | 2002-07-12 | Minebea Co Ltd | ステッピングモータ及び、ステッピングモータ装置とその駆動方法 |
| JP4629331B2 (ja) * | 2003-12-24 | 2011-02-09 | 株式会社日立製作所 | 光ディスク装置 |
| JP2006149141A (ja) * | 2004-11-24 | 2006-06-08 | Nippon Densan Corp | モータ駆動制御方法及びモータ駆動制御装置 |
| US20140097777A1 (en) * | 2012-10-04 | 2014-04-10 | Marvell World Trade Ltd. | Driving a rotating device based on a combination of speed detection by a sensor and sensor-less speed detection |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700986A (en) * | 1971-01-18 | 1972-10-24 | Gen Electric | Co-ordinated voltage control for induction servomotors |
| IT955221B (it) * | 1972-05-04 | 1973-09-29 | Honeywell Inf Systems | Sistema di regolazione di velocita di un motore a corrente continua mediante controllo di fase e cir cuito di aggancio di fase |
| US3859581A (en) * | 1974-01-11 | 1975-01-07 | Gen Electric | Analog to digital to analog rate control circuit for traction motor control systems |
| US4027217A (en) * | 1975-02-12 | 1977-05-31 | Pertec Computer Corporation | Speed control for a motor |
| JPS55109183A (en) * | 1979-02-09 | 1980-08-22 | Matsushita Electric Ind Co Ltd | Motor speed controller |
| JPS57129198A (en) * | 1981-01-30 | 1982-08-11 | Hitachi Ltd | Controlling method and device for ac motor |
| US4879501A (en) * | 1982-12-10 | 1989-11-07 | Commercial Shearing, Inc. | Constant speed hydrostatic drive system |
| JP2516900B2 (ja) * | 1984-12-26 | 1996-07-24 | 株式会社日立製作所 | モ−タ制御回路 |
| DE3609566A1 (de) * | 1986-03-21 | 1987-10-08 | Pfaff Haushaltmasch | Drehzahlsteuerung eines elektromotors |
| JPS63310391A (ja) * | 1987-06-09 | 1988-12-19 | Toshiba Corp | 周波数比較回路 |
| US4967123A (en) * | 1990-01-30 | 1990-10-30 | The United States Of America As Represented By The Secretary Of The Army | Gyro control and monitor circuit |
-
1993
- 1993-11-18 JP JP5289361A patent/JPH07143791A/ja active Pending
-
1994
- 1994-11-14 US US08/340,372 patent/US5621288A/en not_active Expired - Fee Related
- 1994-11-15 KR KR1019940029911A patent/KR950015953A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US5621288A (en) | 1997-04-15 |
| KR950015953A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831432B2 (en) | Motor driving device and motor driving method | |
| US5543697A (en) | Circuit and method for controlling the speed of a motor | |
| KR0158614B1 (ko) | 모오스-스타트 회로 및 그 제어 방법 | |
| US6566827B2 (en) | Disk drive apparatus and motor | |
| JPH07143791A (ja) | モータ速度制御回路 | |
| JPH07250494A (ja) | 直流ブラシレスモータの駆動停止装置 | |
| KR100214786B1 (ko) | 디스크 드라이브 장치 | |
| US7855523B2 (en) | Motor driving circuit and disc apparatus using the same | |
| JP3382405B2 (ja) | 振動型モーター装置 | |
| JP3136321B2 (ja) | モータ制御回路およびモータ制御装置 | |
| US4477750A (en) | Multi-level disk drive motor speed control | |
| US5150340A (en) | Disc apparatus for reading out information from disc recording medium | |
| US5808436A (en) | Starting circuit and starting method for a brushless motor | |
| US5630008A (en) | Control circuit for driving motor with reduced power consumption and disk unit having the control circuit | |
| JP3513765B2 (ja) | センサレス・ブラシレスｄｃモータ駆動回路 | |
| JP2584009B2 (ja) | フロッピディスク駆動装置 | |
| JP2874508B2 (ja) | ディスク装置の制御装置 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JP2008228474A (ja) | モータ駆動装置 | |
| JPH0696517A (ja) | 磁気ディスク装置 | |
| JP2822831B2 (ja) | ステッピングモ−タ制御装置 | |
| JPH0710405Y2 (ja) | 冷却用送風機の制御回路 | |
| JP2507726Y2 (ja) | テ―プ走行状態判別装置 | |
| KR100337840B1 (ko) | 디스크구동장치에서스핀들모터의구동상태감지회로 | |
| JP3609891B2 (ja) | マイクロコンピュータ |