JPH07143112A - ハイウェイ周波数自動判定方法とその装置 - Google Patents
ハイウェイ周波数自動判定方法とその装置Info
- Publication number
- JPH07143112A JPH07143112A JP5283811A JP28381193A JPH07143112A JP H07143112 A JPH07143112 A JP H07143112A JP 5283811 A JP5283811 A JP 5283811A JP 28381193 A JP28381193 A JP 28381193A JP H07143112 A JPH07143112 A JP H07143112A
- Authority
- JP
- Japan
- Prior art keywords
- frame pulse
- frame
- frequency
- pulse signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】簡単な回路構成でハイウェイ周波数の判定を行
うことができる。 【構成】フレームパルス作成部１は入力のＨＷとＣＬＫ
とからＦＰを作成する。パターン信号作成部２ではＦＰ
を受信した後、クロック数をカウントアップし、パタ
ーン信号作成部２はｃビット目のカウント時にｃビット
カウント終了信号を、ｄビット目のカウント時にｄビ
ットカウント終了信号を出力する。ＦＰによりパタ
ーン信号作成部２内のクロックカウンタはリセットされ
る。フレームパルスカウント終了信号比較部３は入力さ
れたｃビットカウント終了信号，ｄビットカウント終了
信号とＦＰの位相との論理積を取ってフレームパルス信
号ＦＰ（ｃ），ＦＰ（ｄ）を出力し、周波数判定部４は
パターン信号作成部２からのビット数情報を基にしてＦ
Ｐ（ｃ）とＦＰ（ｄ）とのビット数が大きい方が入力ハ
イウェイ周波数であると判定して周波数判定信号（周波
数Ｄ）を出力する。
うことができる。 【構成】フレームパルス作成部１は入力のＨＷとＣＬＫ
とからＦＰを作成する。パターン信号作成部２ではＦＰ
を受信した後、クロック数をカウントアップし、パタ
ーン信号作成部２はｃビット目のカウント時にｃビット
カウント終了信号を、ｄビット目のカウント時にｄビ
ットカウント終了信号を出力する。ＦＰによりパタ
ーン信号作成部２内のクロックカウンタはリセットされ
る。フレームパルスカウント終了信号比較部３は入力さ
れたｃビットカウント終了信号，ｄビットカウント終了
信号とＦＰの位相との論理積を取ってフレームパルス信
号ＦＰ（ｃ），ＦＰ（ｄ）を出力し、周波数判定部４は
パターン信号作成部２からのビット数情報を基にしてＦ
Ｐ（ｃ）とＦＰ（ｄ）とのビット数が大きい方が入力ハ
イウェイ周波数であると判定して周波数判定信号（周波
数Ｄ）を出力する。
Description
【０００１】
【産業上の利用分野】本発明はハイウェイ周波数自動判
定方法とその装置に関し、特に周波数ごとに１フレーム
のビット数が異なる入力ハイウェイの周波数を自動的に
判定するハイウェイ周波数自動判定方法とその装置に関
する。
定方法とその装置に関し、特に周波数ごとに１フレーム
のビット数が異なる入力ハイウェイの周波数を自動的に
判定するハイウェイ周波数自動判定方法とその装置に関
する。
【０００２】
【従来の技術】従来のハイウェイ周波数判定方式として
は、モノマルチバイブレータを用いてクロック周波数に
対応して抵抗・コンデンサ（ＣＲ）時定数を定めて入力
ハイウェイ周波数を判定する周波数簡易判定方式（文
献：富士通ＤＡＴＡ ＢＯＯＫ，１９８９標準ロジッ
ク，ＭＢ７４ＬＳ１２３）がある。
は、モノマルチバイブレータを用いてクロック周波数に
対応して抵抗・コンデンサ（ＣＲ）時定数を定めて入力
ハイウェイ周波数を判定する周波数簡易判定方式（文
献：富士通ＤＡＴＡ ＢＯＯＫ，１９８９標準ロジッ
ク，ＭＢ７４ＬＳ１２３）がある。
【０００３】また、高精度周波数判定方式としては、内
部に基準クロックを持ち、それと入力フレームパルス信
号とを比較して周波数を判定する位相同期発振器（ＰＬ
Ｏ）方式（文献：電子情報通信ハンドブック，Ｐ２２９
１；１９９０年４月オーム社発行）がある。
部に基準クロックを持ち、それと入力フレームパルス信
号とを比較して周波数を判定する位相同期発振器（ＰＬ
Ｏ）方式（文献：電子情報通信ハンドブック，Ｐ２２９
１；１９９０年４月オーム社発行）がある。
【０００４】
【発明が解決しようとする課題】この従来の周波数簡易
判定方式では、抵抗とコンデンサによるＣＲ時定数回路
を用いているため誤差が大きくなり、類似した周波数は
識別できないばかりでなく、コンデンサの経年変化によ
り誤差が増大するという問題点があった。また、クロッ
クごとにモノマルチバイブレータ回路を持たなければな
らないという問題点があった。
判定方式では、抵抗とコンデンサによるＣＲ時定数回路
を用いているため誤差が大きくなり、類似した周波数は
識別できないばかりでなく、コンデンサの経年変化によ
り誤差が増大するという問題点があった。また、クロッ
クごとにモノマルチバイブレータ回路を持たなければな
らないという問題点があった。
【０００５】一方、従来のＰＬＯ方式は高精度の周波数
判定を行うことができるが、回路構成が極めて複雑にな
るという問題点があった。
判定を行うことができるが、回路構成が極めて複雑にな
るという問題点があった。
【０００６】したがって、本発明の目的は、簡単な回路
構成でハイウェイ周波数の判定を行うことができるハイ
ウェイ周波数自動判定方法とその装置を提供することに
ある。
構成でハイウェイ周波数の判定を行うことができるハイ
ウェイ周波数自動判定方法とその装置を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明によれば、周波数
ごとにフレーム長が異なるハイウェイにおいて、入力ハ
イウェイおよび入力クロックから前記フレームの先頭を
示す第１のフレームパルス信号を作成し、この第１のフ
レームパルス信号を起点として前記入力クロック数をカ
ウントアップし、前記周波数ごとの基準ハイウェイの１
フレーム分のビット数のカウントが終了するごとにビッ
トカウント終了信号を順次出力し、前記第１のフレーム
パルス信号に１クロック分を加えた位相位置において前
記入力クロックのカウントをリセットし、前記周波数ご
との前記ビットカウント終了信号と前記第１のフレーム
パルス信号とを比較して位相が一致したときのフレーム
パルス信号を第２のフレームパルス信号として出力し、
前記第１のフレームパルス信号を受信したのち複数の前
記第２のフレームパルス信号のうちビット数情報を基に
して１フレームのビット数が最大の前記第２のフレーム
パルス信号から前記入力ハイウェイの周波数を判定する
ことを特徴とするハイウェイ周波数自動判定方法が得ら
れる。
ごとにフレーム長が異なるハイウェイにおいて、入力ハ
イウェイおよび入力クロックから前記フレームの先頭を
示す第１のフレームパルス信号を作成し、この第１のフ
レームパルス信号を起点として前記入力クロック数をカ
ウントアップし、前記周波数ごとの基準ハイウェイの１
フレーム分のビット数のカウントが終了するごとにビッ
トカウント終了信号を順次出力し、前記第１のフレーム
パルス信号に１クロック分を加えた位相位置において前
記入力クロックのカウントをリセットし、前記周波数ご
との前記ビットカウント終了信号と前記第１のフレーム
パルス信号とを比較して位相が一致したときのフレーム
パルス信号を第２のフレームパルス信号として出力し、
前記第１のフレームパルス信号を受信したのち複数の前
記第２のフレームパルス信号のうちビット数情報を基に
して１フレームのビット数が最大の前記第２のフレーム
パルス信号から前記入力ハイウェイの周波数を判定する
ことを特徴とするハイウェイ周波数自動判定方法が得ら
れる。
【０００８】また、周波数ごとにフレーム長が異なるハ
イウェイにおいて、入力ハイウェイおよび入力クロック
から前記フレームの先頭を示す第１のフレームパルス信
号を作成するフレームパルス作成部と、このフレームパ
ルス作成部からの前記第１のフレームパルス信号を起点
として前記入力クロック数をカウントアップし前記周波
数ごとの基準ハイウェイの１フレーム分のビット数のカ
ウントが終了するごとにビットカウント終了信号を順次
出力するとともに前記各基準ハイウェイの１フレーム分
のビット数情報を出力し前記第１のフレームパルス信号
に１クロック分を加えた位相位置において前記入力クロ
ックのカウントをリセットするパターン信号作成部と、
前記パターン信号作成部からの前記周波数ごとの前記ビ
ットカウント終了信号と前記フレームパルス作成部から
の前記第１のフレームパルス信号とを比較して位相が一
致したときのフレームパルス信号を第２のフレームパル
ス信号として出力するフレームパルスカウント終了信号
比較部と、前記第１のフレームパルス信号を受信したの
ち複数の前記第２のフレームパルス信号のうちビット数
情報を基にして１フレームのビット数が最大の前記第２
のフレームパルス信号から前記入力ハイウェイの周波数
を判定する周波数判定部とを備えることを特徴とするハ
イウェイ周波数自動判定装置が得られる。
イウェイにおいて、入力ハイウェイおよび入力クロック
から前記フレームの先頭を示す第１のフレームパルス信
号を作成するフレームパルス作成部と、このフレームパ
ルス作成部からの前記第１のフレームパルス信号を起点
として前記入力クロック数をカウントアップし前記周波
数ごとの基準ハイウェイの１フレーム分のビット数のカ
ウントが終了するごとにビットカウント終了信号を順次
出力するとともに前記各基準ハイウェイの１フレーム分
のビット数情報を出力し前記第１のフレームパルス信号
に１クロック分を加えた位相位置において前記入力クロ
ックのカウントをリセットするパターン信号作成部と、
前記パターン信号作成部からの前記周波数ごとの前記ビ
ットカウント終了信号と前記フレームパルス作成部から
の前記第１のフレームパルス信号とを比較して位相が一
致したときのフレームパルス信号を第２のフレームパル
ス信号として出力するフレームパルスカウント終了信号
比較部と、前記第１のフレームパルス信号を受信したの
ち複数の前記第２のフレームパルス信号のうちビット数
情報を基にして１フレームのビット数が最大の前記第２
のフレームパルス信号から前記入力ハイウェイの周波数
を判定する周波数判定部とを備えることを特徴とするハ
イウェイ周波数自動判定装置が得られる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すハイウェイ
周波数自動判定装置のブロック図、図２は図１における
各部の出力信号のタイムチャートである。
周波数自動判定装置のブロック図、図２は図１における
各部の出力信号のタイムチャートである。
【００１１】図１を参照すると、本実施例のハイウェイ
周波数自動判定装置は、周波数ごとにフレーム長が異な
るハイウェイにおいて入力ハイウェイ（ＨＷ）および入
力クロック（ＣＬＫ）からフレームの先頭を示す第１の
フレームパルス信号（ＦＰ）を作成するフレームパルス
作成部１と、このフレームパルス作成部１からのＦＰを
起点としてクロック数をカウントアップし周波数ごとの
基準ハイウェイの１フレーム分のビット数のカウントが
終了するごとにｉビットカウント終了信号（パルス性の
信号でｉ＝ａ，…，ｎの整数）を順次出力するとともに
各基準ハイウェイの１フレーム分のビット数情報を出力
しさらにＦＰに１クロック分を加えた位相位置において
ＣＬＫのカウントをリセットするパターン信号作成部２
と、パターン信号作成部２からの周波数ごとのｉビット
カウント終了信号とフレームパルス作成部１からのＦＰ
とを比較して位相が一致したときのフレームパルス信号
を第２のフレームパルス信号（ＦＰ（ｉ））として出力
するフレームパルスカウント終了信号比較部３と、フレ
ームパルス作成部１からのＦＰを受信したのち、フレー
ムパルスカウント終了信号比較部３からの複数のＦＰ
（ｉ）のうちで、パターン信号作成部２からのビット数
情報を基にして１フレームのビット数が最も大きいフレ
ームパルス信号からＨＷの周波数を判定する周波数判定
部４とを備えている。
周波数自動判定装置は、周波数ごとにフレーム長が異な
るハイウェイにおいて入力ハイウェイ（ＨＷ）および入
力クロック（ＣＬＫ）からフレームの先頭を示す第１の
フレームパルス信号（ＦＰ）を作成するフレームパルス
作成部１と、このフレームパルス作成部１からのＦＰを
起点としてクロック数をカウントアップし周波数ごとの
基準ハイウェイの１フレーム分のビット数のカウントが
終了するごとにｉビットカウント終了信号（パルス性の
信号でｉ＝ａ，…，ｎの整数）を順次出力するとともに
各基準ハイウェイの１フレーム分のビット数情報を出力
しさらにＦＰに１クロック分を加えた位相位置において
ＣＬＫのカウントをリセットするパターン信号作成部２
と、パターン信号作成部２からの周波数ごとのｉビット
カウント終了信号とフレームパルス作成部１からのＦＰ
とを比較して位相が一致したときのフレームパルス信号
を第２のフレームパルス信号（ＦＰ（ｉ））として出力
するフレームパルスカウント終了信号比較部３と、フレ
ームパルス作成部１からのＦＰを受信したのち、フレー
ムパルスカウント終了信号比較部３からの複数のＦＰ
（ｉ）のうちで、パターン信号作成部２からのビット数
情報を基にして１フレームのビット数が最も大きいフレ
ームパルス信号からＨＷの周波数を判定する周波数判定
部４とを備えている。
【００１２】ここで、パターン信号作成部２のｉビット
カウント終了信号の出力について例を上げて説明する。
カウント終了信号の出力について例を上げて説明する。
【００１３】例えば、周波数ＣのＨＷの１フレーム間の
ビット数をｃ、周波数ＤのＨＷの１フレーム間のビット
数をｄ（ｃビット＜ｄビット）とし、ＦＰが入力される
とパターン信号作成部２は入力されたクロック数を１，
２，３，…とカウントアップし、カウントがｃ番目にな
るとｃビットカウント終了信号が１クロック間出力され
る。
ビット数をｃ、周波数ＤのＨＷの１フレーム間のビット
数をｄ（ｃビット＜ｄビット）とし、ＦＰが入力される
とパターン信号作成部２は入力されたクロック数を１，
２，３，…とカウントアップし、カウントがｃ番目にな
るとｃビットカウント終了信号が１クロック間出力され
る。
【００１４】さらにカウントアップは続き、カウントが
ｄ番目になるとｄビットカウント終了信号が１クロック
間出力される。また、各基準ハイウェイの１フレーム分
のビット数情報を出力し、例えば周波数ＣのＨＷはｃビ
ット、周波数ＤのＨＷはｄビットの情報を出力する。そ
して、次のＦＰの入力によりクロックのカウントがリセ
ットされる。
ｄ番目になるとｄビットカウント終了信号が１クロック
間出力される。また、各基準ハイウェイの１フレーム分
のビット数情報を出力し、例えば周波数ＣのＨＷはｃビ
ット、周波数ＤのＨＷはｄビットの情報を出力する。そ
して、次のＦＰの入力によりクロックのカウントがリセ
ットされる。
【００１５】続いて、本実施例の動作について図２を併
用して説明する。
用して説明する。
【００１６】例えば、選択されるハイウェイ周波数が
Ｃ，Ｄ，Ｅであり、それぞれ１フレーム長のビット数を
ｃ，ｄ，ｅ（ｃビット＜ｄビット＜ｅビット）とし、Ｈ
Ｗをハイウェイ周波数Ｃとした場合を考える。
Ｃ，Ｄ，Ｅであり、それぞれ１フレーム長のビット数を
ｃ，ｄ，ｅ（ｃビット＜ｄビット＜ｅビット）とし、Ｈ
Ｗをハイウェイ周波数Ｃとした場合を考える。
【００１７】まず、フレームパルス作成部１は図２に示
すＨＷとＣＬＫとからフレーム先頭を示すＦＰを作成す
る。パターン信号作成部２ではＦＰを受信した後、入
力クロック数をカウントアップする。
すＨＷとＣＬＫとからフレーム先頭を示すＦＰを作成す
る。パターン信号作成部２ではＦＰを受信した後、入
力クロック数をカウントアップする。
【００１８】パターン信号作成部２はｃビット目をカウ
ントしたときｃビットカウント終了信号を出力し、続
いてｄビット目にｄビットカウント終了信号を出力す
る。ここで、ＦＰによりパターン信号作成部２内のク
ロックカウンタ（図示省略）はリセットされ、ｄ＋１ビ
ット目以降はカウントされないので、ｅビットカウント
終了信号は出力されない（図２ではｅビットカウント終
了信号を括弧内にて示している）。
ントしたときｃビットカウント終了信号を出力し、続
いてｄビット目にｄビットカウント終了信号を出力す
る。ここで、ＦＰによりパターン信号作成部２内のク
ロックカウンタ（図示省略）はリセットされ、ｄ＋１ビ
ット目以降はカウントされないので、ｅビットカウント
終了信号は出力されない（図２ではｅビットカウント終
了信号を括弧内にて示している）。
【００１９】フレームパルスカウント終了信号比較部３
はパターン信号作成部２からのｃビットカウント終了信
号およびｄビットカウント終了信号を入力され、これと
フレームパルス作成部１からのＦＰの位相との論理積を
取ってフレームパルス信号ＦＰ（ｃ），ＦＰ（ｄ）を出
力する。
はパターン信号作成部２からのｃビットカウント終了信
号およびｄビットカウント終了信号を入力され、これと
フレームパルス作成部１からのＦＰの位相との論理積を
取ってフレームパルス信号ＦＰ（ｃ），ＦＰ（ｄ）を出
力する。
【００２０】周波数判定部４はこのフレームパルス信号
ＦＰ（ｃ），ＦＰ（ｄ）を入力されると、パターン信号
作成部２からのビット数情報を基にしてフレームパルス
信号ＦＰ（ｃ）とフレームパルス信号ＦＰ（ｄ）との関
係が、ｃビット＜ｄビットであると判断し、ビット数が
大きい方を入力ハイウェイ周波数とみなしてＨＷ周波数
ｆｉｎはＤ〔Ｈｚ〕であると判定して周波数判定信号を
出力する。
ＦＰ（ｃ），ＦＰ（ｄ）を入力されると、パターン信号
作成部２からのビット数情報を基にしてフレームパルス
信号ＦＰ（ｃ）とフレームパルス信号ＦＰ（ｄ）との関
係が、ｃビット＜ｄビットであると判断し、ビット数が
大きい方を入力ハイウェイ周波数とみなしてＨＷ周波数
ｆｉｎはＤ〔Ｈｚ〕であると判定して周波数判定信号を
出力する。
【００２１】
【発明の効果】以上説明したように本発明は、入力ハイ
ウェイおよび入力クロックからフレームパルス信号を作
成し、フレームパルス信号を起点として入力クロック数
をカウントすることによって入力ハイウェイの周波数を
自動的かつ簡易的に判定することができ、しかも複数の
ハイウェイ周波数に対して判定することができるという
効果を有する。
ウェイおよび入力クロックからフレームパルス信号を作
成し、フレームパルス信号を起点として入力クロック数
をカウントすることによって入力ハイウェイの周波数を
自動的かつ簡易的に判定することができ、しかも複数の
ハイウェイ周波数に対して判定することができるという
効果を有する。
【図１】本発明の一実施例を示すハイウェイ周波数自動
判定装置のブロック図である。
判定装置のブロック図である。
【図２】図１における各部の出力信号のタイムチャート
である。
である。
１ フレームパルス作成部 ２ パターン信号作成部 ３ フレームパルスカウント終了信号比較部 ４ 周波数判定部 ＣＬＫ 入力クロック ＦＰ 第１のフレームパルス信号 ＦＰ（ｉ） 第２のフレームパルス信号 ＨＷ 入力ハイウェイ
Claims (2)
- 【請求項１】 周波数ごとにフレーム長が異なるハイウ
ェイにおいて、入力ハイウェイおよび入力クロックから
前記フレームの先頭を示す第１のフレームパルス信号を
作成し、この第１のフレームパルス信号を起点として前
記入力クロック数をカウントアップし、前記周波数ごと
の基準ハイウェイの１フレーム分のビット数のカウント
が終了するごとにビットカウント終了信号を順次出力
し、前記第１のフレームパルス信号に１クロック分を加
えた位相位置において前記入力クロックのカウントをリ
セットし、前記周波数ごとの前記ビットカウント終了信
号と前記第１のフレームパルス信号とを比較して位相が
一致したときのフレームパルス信号を第２のフレームパ
ルス信号として出力し、前記第１のフレームパルス信号
を受信したのち複数の前記第２のフレームパルス信号の
うちビット数情報を基にして１フレームのビット数が最
大の前記第２のフレームパルス信号から前記入力ハイウ
ェイの周波数を判定することを特徴とするハイウェイ周
波数自動判定方法。 - 【請求項２】 周波数ごとにフレーム長が異なるハイウ
ェイにおいて、入力ハイウェイおよび入力クロックから
前記フレームの先頭を示す第１のフレームパルス信号を
作成するフレームパルス作成部と、このフレームパルス
作成部からの前記第１のフレームパルス信号を起点とし
て前記入力クロック数をカウントアップし前記周波数ご
との基準ハイウェイの１フレーム分のビット数のカウン
トが終了するごとにビットカウント終了信号を順次出力
するとともに前記各基準ハイウェイの１フレーム分のビ
ット数情報を出力し前記第１のフレームパルス信号に１
クロック分を加えた位相位置において前記入力クロック
のカウントをリセットするパターン信号作成部と、前記
パターン信号作成部からの前記周波数ごとの前記ビット
カウント終了信号と前記フレームパルス作成部からの前
記第１のフレームパルス信号とを比較して位相が一致し
たときのフレームパルス信号を第２のフレームパルス信
号として出力するフレームパルスカウント終了信号比較
部と、前記第１のフレームパルス信号を受信したのち複
数の前記第２のフレームパルス信号のうちビット数情報
を基にして１フレームのビット数が最大の前記第２のフ
レームパルス信号から前記入力ハイウェイの周波数を判
定する周波数判定部とを備えることを特徴とするハイウ
ェイ周波数自動判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283811A JP2531458B2 (ja) | 1993-11-15 | 1993-11-15 | ハイウェイ周波数自動判定方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283811A JP2531458B2 (ja) | 1993-11-15 | 1993-11-15 | ハイウェイ周波数自動判定方法とその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143112A true JPH07143112A (ja) | 1995-06-02 |
| JP2531458B2 JP2531458B2 (ja) | 1996-09-04 |
Family
ID=17670457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5283811A Expired - Lifetime JP2531458B2 (ja) | 1993-11-15 | 1993-11-15 | ハイウェイ周波数自動判定方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531458B2 (ja) |
-
1993
- 1993-11-15 JP JP5283811A patent/JP2531458B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531458B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466772B2 (en) | Decoding coded data streams | |
| JP2009080171A (ja) | 信号処理装置 | |
| US7643598B2 (en) | Frequency lock detector | |
| JPH023210B2 (ja) | ||
| JPH06252747A (ja) | デジタル・フェイズ・ロックド・ループ回路 | |
| US8184391B1 (en) | Phase-adjustment of divided clock in disk head read circuit | |
| JP2003123403A (ja) | 記録クロック生成回路 | |
| JP2531458B2 (ja) | ハイウェイ周波数自動判定方法とその装置 | |
| US6456134B2 (en) | Duty cycle discriminating circuit having variable threshold point | |
| JP2998650B2 (ja) | 分周器用ｄｃ選別回路 | |
| JPH06326697A (ja) | ビットクロック再生装置 | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| US5475715A (en) | Sync data introduction method and system | |
| KR100484133B1 (ko) | 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법 | |
| JP3068425B2 (ja) | ディジタル位相同期回路 | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH07202691A (ja) | 周波数シンセサイジング装置 | |
| US5889418A (en) | Frequency detector of phase locked loop | |
| JPH06104741A (ja) | ディジタルｐｌｌ装置 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JPH06104740A (ja) | 入力信号のエッジ時刻測定回路及びディジタルｐｌｌ装置 | |
| US4543620A (en) | Code generating apparatus | |
| KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
| JP2877433B2 (ja) | 波形生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 14 |