JPH0713805B2 - マイクロプロセッサのリセット方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサ搭載のプロセッサにおい
て、マイクロプロセッサのリセット方式に関する。

〔従来の技術〕 従来の技術は、特開昭59−146354号公報に記載のよう
に、マイクロプロセッサ内蔵のウォッチドックタイマ出
力停止により、前記マイクロプロセッサ暴走を検知する
と同時に、前記マイクロプロセッサのリセットを行い、
動作回復を行う方式が一般的であった。

この方式は、カウンタでウォッチドックタイマの出力停
止時間を計数し、一定カウント数以上連続してウォッチ
ドックタイマから出力されない場合に、該マイクロプロ
セッサが暴走したと判断し、前記マイクロプロセッサに
リセット信号を送信する方式であった。

また上記と似た方式として、特開昭59−106058号公報に
記載の方式が挙げられるが、上記の方式と異なる点は、
ウォッチドックタイマの出力停止だけでなく、出力周期
が通常より短かくなった場合にも、該マイクロプロセッ
サのリセットを行っている所にある。

〔発明が解決しようとする課題〕

上記の従来技術は、マイクロプロセッサのハングアップ
をウォッチドックタイマの出力停止という現象で検知
し、一定時間連続してウォッチドックタイマが出力停止
した時に、マイクロプロセッサのリセットを行う方式で
あった。

しかし、ウォッチドックタイマの出力停止を検知する回
路と、出力停止時間をカウントする回路が必要となり、
複雑な付加回路で構成されている。

本発明は、複雑な付加回路を必要としないで、ハングア
ップしたマイクロプロセッサの動作回復を行う事にあ
る。

〔課題を解決するための手段〕

上記目的は、マイクロプロセッサのリセット信号を出力
するフリップ・フロップを設置し、前記フリップ・フロ
ップのデータセットをハングアップ時にマイクロプロセ
ッサから行えるようにするため、ハングアップ時に起こ
るマイクロプログラム退避の退避先アドレスに、前記フ
リップ・フロップのデータセットを行う処理プログラム
を設ける事により達成される。

〔作用〕

マイクロプロセッサは、ハングアップした場合、マイク
ロプログラムに割込みが生じ、あらかじめに決められた
アドレスにプログラムによる各種データの退避が行なわ
れる。

上記の現象を利用し、マイクロプロセッサのリセット信
号を出力するフリップ・フロップのデータセットを行う
処理プログラムを、割込み処理ルーチンにあらかじめ設
定する事で、マイクロプロセッサに前記フリップ・フロ
ップのセット手段を設ける。これにより、マイクロプロ
セッサがハングアップし、マイクロプログラムに割込み
が発生すると、プログラムによる各種データの退避と同
時に前記フリップ・フロップのデータセットを行う処理
プログラムが実行されるため、マイクロプロセッサハン
グアップ後は、速やかにマイクロプロセッサのリセット
が行なわれる。

〔実施例〕

以下、本発明の一実施例を図面より説明する。

第１図は、本発明の一実施例の回路図を示す。

マイクロプロセッサ１は、タイマを内蔵しており、マイ
クロプログラムでタイマのカウンタを周期的に更新して
いる。ここで、マイクロプロセッサ１がハングアップす
ると、タイマのカウント更新ができなくなるため、一定
時間経過後にタイマオーバーフローによるプログラム割
込みが発生し、既定のアドレスへアドレス退避が行なわ
れる。規定の割込みの処理ルーチンが実行される。規定
の割込みの処理ルーチンには、フリップ・フロップ３の
データセットを行うマイクロプログラムがあらかじめ設
定してあり、割込みによる，割込み処理ルーチンの実行
直後に、フリップ・フロップ３はデータセットされる。
フリップ・フロップ３の出力は、ゲート回路４を経由し
てワンショットマルチ５に送信され、ワンショットマル
チ５はフリップ・フロップ３の出力を受けて、一定のパ
ルス幅に拡張されたパルス信号を出力する。ワンショッ
トマルチ５とフリップ・フロップ６とフリップ・フロッ
プ７は、トリガー入力信号にクロック2cを使用し、マイ
クロプロセッサ１のシステムクロックと同期させたマイ
クロプロセッサ１のリセット信号を一定時定以上送信す
るため一般的に設置されている。前記パルス信号をフリ
ップ・フロップ６にデータ入力すると、マイクロプロセ
ッサのシステムクロックと同期したマイクロプロセッサ
１のリセット信号がフリップ・フロップ７の出力線９を
通して、送信され、マイクロプロセッサ１のハングアッ
プを解除する。

また、フリップ・フロップ６にデータがセットされる
と、フリップ・フロップ３のリセットを出力線８を通し
て行い、以後マイクロプロセッサ１のリセット信号が連
続して送信される事を防止する。

上記実施例においては、タイマオーバーフローによるプ
ログラム割込みについて記述したが、オペコードエラー
によるプログラム割込み等のプログラム割込み時におい
ても同様に適用できる。

〔発明の効果〕

上記で述べたように、本発明によれば、マイクロプロセ
ッサのハングアップ検知回路等を設ける必要がなくな
り、すなわち複雑な付加回路を設ける事なく、マイクロ
プロセッサのハングアップ時に、該マイクロプロセッサ
の回復動作を行う事ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路図である。 １……マイクロプロセッサ、 2a……データ線、 2b……アドレス線、 2c……クロック、 3,6,7……フリップ・フロップ、 ４……ゲート回路、 ５……ワンショットマルチ、 8,9……出力線。

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプロセッサと、当該マイクロプロ
   セッサのリセット信号を出力するフリップ・フロップに
   より構成されるマイクロプロセッサのリセット回路にお
   いて、前記マイクロプロセッサでハングアップ発生時に
   起こるマイクロプログラム割込みの処理ルーチンに、前
   記フリップ・フロップのデータセットを行う処理プログ
   ラムを設け、前記マイクロプロセッサ自身にハングアッ
   プ時の回復手段を設けた事を特徴とするマイクロプロセ
   ッサのリセット方式。