JPH07135306A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ドレインオフセット領域の低オン抵抗を実現
させる。 【構成】 ｐ型領域２を形成したｐ型単結晶シリコン半
導体基板１上にゲート絶縁膜３を形成した後、燐添加多
結晶シリコンを堆積してゲート電極となる燐添加多結晶
シリコン電極４とドレイン電極となるべき上に形成され
たダミードレイン電極５とを残し、燐添加多結晶シリコ
ン電極４とダミードレイン電極５とに挟まれた第１の領
域上に形成された燐添加多結晶シリコンを除去し、第１
の領域にドレインオフセット領域を形成し、第１の領域
上にシリコン酸化膜７を形成した後にダミードレイン電
極５とこのダミードレイン電極５の下のゲート絶縁膜３
とを除去し、除去した第２の領域に不純物を導入しドレ
イン領域１１を形成する工程とを少なくとも有してい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高耐圧および大電流で
用いられる電力用半導体デバイスの分野において低オン
抵抗に特徴を有する絶縁ゲート型電界効果トランジスタ
の製造方法に関するものである。

【０００２】

【従来の技術】図１０〜図１３は、従来のこの種の絶縁
ゲート型電界効果トランジスタの製造方法の一例を説明
する工程の断面図である。まず、図１０に示すように高
抵抗のｐ型単結晶シリコン半導体基板３４を出発基板と
してボロンのイオン注入と拡散とを行うことにより、所
望の濃度を有するｐ型領域３５を形成する。次に図１１
に示すようにゲート酸化膜３６を形成した後、燐添加多
結晶シリコンを堆積して加工することにより、燐添加多
結晶シリコンゲート電極３７を形成し、その後、ドレイ
ンオフセット領域を形成するため、燐のイオン注入と拡
散とを行うことにより、低濃度ｎ型領域３８を形成す
る。

【０００３】次に図１２に示すように高濃度ソース領域
３９および高濃度ドレイン領域４０を形成するため、フ
ォトリソグラフィ工程によりパタンニングしたレジスト
をマスクとして燐のイオン注入と拡散とを行う。次に図
１３に示すように化学気相成長法によりシリコン酸化膜
４１を堆積し、ソースコンタクトホール，ドレインコン
タクトホールおよびゲートコンタクトホールを形成する
ため、シリコン酸化膜４１を除去する。最後にこのシリ
コン酸化膜４１を除去した部分にソース電極４２，ゲー
ト電極４３およびドレイン電極４４をそれぞれ形成する
ため、Ａｌ−Ｓｉを堆積し加工してドレインオフセット
領域を有する絶縁ゲート型電界効果トランジスタが完成
する。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな方法により製造された絶縁ゲート型電界効果トラン
ジスタでは、下記に説明するようにオン抵抗の低減化に
問題があった。すなわち、上述した絶縁ゲート型電界効
果トランジスタの製造方法において、所望のドレインオ
フセット長およびマスク上のドレインオフセット長をＬ
とし、フォトリソグラフィ工程での位置合わせ余裕をｄ
とした場合、製造された絶縁ゲート型電界効果トランジ
スタのドレインオフセット長は（Ｌ−ｄ）から（Ｌ＋
ｄ）の範囲となる。

【０００５】ここで製造された絶縁ゲート型電界効果ト
ランジスタのドレインオフセット長が（Ｌ−ｄ）となっ
た場合は、耐圧の低下を招き、所望の特性を得ることが
できない。一方、製造された絶縁ゲート型電界効果トラ
ンジスタのドレインオフセット長が（Ｌ＋ｄ）となった
場合は、所望の耐圧は得られるものの、ドレインオフセ
ット領域の抵抗が増大する。

【０００６】以上、説明したように絶縁ゲート型電界効
果トランジスタにおいて、所望の耐圧を得るためには、
フォトリソグラフィ工程での位置合わせ余裕を加味して
パタン上のドレインオフセット長を（Ｌ＋ｄ）以上とす
る必要があり、フォトリソグラフィ工程での位置合わせ
余裕のｄだけドレインオフセット長が増加するため、ド
レインオフセット領域の抵抗が増加し、オン抵抗の低減
化に不向きである。

【０００７】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、ド
レインオフセット領域の抵抗の高抵抗化に対策を施して
低オン抵抗を実現することができる高耐圧大電流の絶縁
ゲート型電界効果トランジスタの製造方法を提供するこ
とにある。

【０００８】

【課題を解決するための手段】このような目的を達成す
るために本発明による絶縁ゲート型電界効果トランジス
タの製造方法は、ゲート絶縁膜として第１の絶縁膜を形
成する工程と、ゲート電極となるべき導電性膜を堆積す
る工程と、少なくともゲート電極となる第１の導電性膜
とドレイン電極となるべき上に形成された第２の導電性
膜とを残し、第１の導電性膜と第２の導電性膜とに挟ま
れた第１の領域上に形成された上記導電性膜を除去する
工程と、第１の領域にドレインオフセット領域を形成す
る工程と、第１の領域上に第２の絶縁膜を形成する工程
と、この第２の導電性膜と第２の導電性膜の下の第１の
絶縁膜とを除去し、除去した第２の領域に不純物を導入
しドレイン領域を形成する工程とを少なくとも有してい
る。

【０００９】

【作用】本発明による絶縁ゲート型電界効果トランジス
タの製造方法では、第２の導電性膜とこの第２の導電性
膜の下の第１の絶縁膜とを除去する自己整合技術を用い
てドレインコンタクトホールが形成されるので、ドレイ
ンオフセット領域長は、フォトリソグラフィ工程での位
置合わせ余裕を加味することなく、決定できるため、ド
レインオフセット領域の抵抗が低減でき、その結果、オ
ン抵抗が低減できる。

【００１０】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例１）図１〜図４は、本発明による絶縁ゲート型
電界効果トランジスタの製造方法の一実施例を説明する
工程の断面図である。まず、図１に示すように例えば高
抵抗のｐ型単結晶シリコン半導体基板１を出発基板とし
てボロンのイオン注入と拡散とにより、所望の濃度を有
するｐ型領域２を形成する。

【００１１】次に図２に示すように第１の絶縁膜として
のゲート酸化膜３を形成した後、導電膜として例えば燐
添加多結晶シリコンを堆積，加工することにより燐添加
多結晶シリコンゲート電極４およびダミードレイン電極
５を形成する。その後、ドレインオフセット領域を形成
するため燐のイオン注入と拡散とにより低濃度のｎ型領
域６を形成し、第２の絶縁膜として例えばシリコン酸化
膜７を減圧気相成長法により堆積し、エッチバックする
ことにより、シリコン酸化膜７をドレインオフセット領
域上に埋め込む。その後、高濃度ソース領域８を形成す
るため、例えば砒素のイオン注入と拡散とを行う。

【００１２】次に図３に示すように減圧気相成長法によ
りシリコン窒化膜９，シリコン酸化膜１０を順次堆積
し、フォトリソグラフィ工程によりパタンニングしたレ
ジストをマスクとしてダミードレイン電極５の上部のシ
リコン窒化膜９とシリコン酸化膜１０とを除去した後、
燐添加多結晶シリコンのダミードレイン電極５を例えば
水酸カリウム溶液を用いて除去してドレインコンタクト
ホールを形成する。次にこのドレインコンタクトホール
を用いて例えば砒素のイオン注入と拡散とを行って高濃
度ドレイン領域１１を形成する。

【００１３】次に図４に示すように高濃度ソース領域８
の上部と燐添加多結晶シリコンゲート電極４の上部とに
位置するシリコン窒化膜９およびシリコン酸化膜１０を
除去する。最後にソース電極１２，ゲート電極１３，ド
レイン電極１４を形成するためにＡｌ−Ｓｉを堆積した
後、加工し、ドレインオフセット領域を有する絶縁ゲー
ト型電界効果トランジスタが完成する。

【００１４】（実施例２）図５〜図９は、本発明による
絶縁ゲート型電界効果トランジスタの製造方法の他の実
施例を説明する工程の断面図である。まず、図５に示す
ように例えば高抵抗のｐ型単結晶シリコン半導体基板１
５上の第１主面側に埋め込み絶縁膜層として例えばシリ
コン酸化膜１６および高抵抗ｐ型単結晶半導体層１７を
有する積層基板を出発基板としてボロンのイオン注入と
拡散とを行うことにより、図６に示すように所望の濃度
を有するｐ型領域１８を形成する。

【００１５】次にこのｐ型領域１８上に第１の絶縁膜の
ゲート絶縁膜としてシリコン酸化膜１９の形成に引き続
き、導電性膜として例えば燐添加多結晶シリコン２０と
シリコン窒化膜２１とを順次堆積し、その後、このシリ
コン窒化膜２１を加工する。次にフォトリソグラフィ工
程によりパタンニングしたシリコン窒化膜２１およびレ
ジスト２２をマスクとして燐添加多結晶シリコン２０を
異方性エッチングにより加工し、ソースおよびチャネル
上に燐添加多結晶シリコンの島２３と、ドレイン領域上
に燐添加多結晶シリコン２０とシリコン窒化膜２１とか
らなるダミードレイン電極２４とをそれぞれ形成する。

【００１６】次にレジスト２２を除去し、図７に示すよ
うにドレインオフセット領域を形成するため、燐のイオ
ン注入と拡散とを行うことにより低濃度のｎ型領域２５
を形成した後、第２の絶縁膜として例えばＰＳＧ膜２６
を減圧化学気相成長法により堆積し、エッチバックする
ことにより、ドレインオフセット領域上にＰＳＧ膜２６
を埋め込む。その後、ソースおよびチャネル上の燐添加
多結晶シリコンの島２３を、シリコン窒化膜２１とＰＳ
Ｇ膜２６とをマスクとして異方性エッチングにより除去
し、燐添加多結晶シリコンゲート電極２７を形成する。
次に高濃度ソース領域２８を形成するため、例えば砒素
のイオン注入と拡散とを行う。

【００１７】次に図８に示すように減圧化学気相成長法
によりシリコン酸化膜２９を堆積し、フォトリソグラフ
ィ工程によりパタンニングしたレジストをマスクとして
ダミードレイン電極２４の上部のシリコン窒化膜２１と
シリコン酸化膜２９とを除去する。その後、燐添加多結
晶シリコンのダミードレイン電極２４を例えば水酸化カ
リウム溶液を用いて除去し、例えば砒素のイオン注入と
拡散とを行うことにより高濃度ドレイン領域３０を形成
し、このドレイン領域３０上のシリコン酸化膜１９のみ
を除去する。

【００１８】次に図９に示すように高濃度ソース領域２
８上のシリコン酸化膜２９と、燐添加多結晶シリコンゲ
ート電極２７上のシリコン酸化膜２９，シリコン窒化膜
２１とを除去する。最後にソース電極３１，ゲート電極
３２およびドレイン電極３３を形成するため、Ａｌ−Ｓ
ｉを堆積した後、加工し、ドレインオフセット領域を有
する絶縁ゲート型電界効果トランジスタが完成する。

【００１９】

【発明の効果】以上、説明したように本発明によれば、
ドレインオフセット領域長がフォトリソグラフィ工程で
の位置合わせ余裕を加味することなく、決定できるの
で、ドレインオフセット領域の抵抗が低減でき、低オン
抵抗を有する高耐圧大電流の絶縁ゲート型電界効果トラ
ンジスタが得られるという極めて優れた効果を有する。

【図面の簡単な説明】

【図１】本発明による絶縁ゲート型電界効果トランジス
タの製造方法の一実施例を説明する工程の一断面図であ
る。

【図２】図１の工程に引き続く工程の断面図である。

【図３】図２の工程に引き続く工程の断面図である。

【図４】図３の工程に引き続く工程の断面図である。

【図５】本発明による絶縁ゲート型電界効果トランジス
タの製造方法の他の実施例を説明する工程の一断面図で
ある。

【図６】図５の工程に引き続く工程の断面図である。

【図７】図６の工程に引き続く工程の断面図である。

【図８】図７の工程に引き続く工程の断面図である。

【図９】図８の工程に引き続く工程の断面図である。

【図１０】従来の絶縁ゲート型電界効果トランジスタの
製造方法の一例を説明する工程の一断面図である。

【図１１】図１０の工程に引き続く工程の断面図であ
る。

【図１２】図１１の工程に引き続く工程の断面図であ
る。

【図１３】図１２の工程に引き続く工程の断面図であ
る。

【符号の説明】

１ 高抵抗のｐ型単結晶シリコン半導体基板 ２ ｐ型領域 ３ ゲート酸化膜 ４ 燐添加多結晶シリコンゲート電極 ５ ダミードレイン電極 ６ 低濃度のｎ型領域 ７ シリコン酸化膜 ８ 高濃度ソース領域 ９ シリコン窒化膜 １０ シリコン酸化膜 １１ 高濃度ドレイン領域 １２ ソース電極 １３ ゲート電極 １４ ドレイン電極 １５ 高抵抗のｐ型単結晶シリコン半導体基板 １６ シリコン酸化膜 １７ 高抵抗ｐ型半導体層 １８ ｐ型領域 １９ シリコン酸化膜 ２０ 燐添加多結晶シリコン ２１ シリコン窒化膜 ２２ レジスト ２３ 燐添加多結晶シリコンの島 ２４ ダミードレイン電極 ２５ 低濃度のｎ型領域 ２６ ＰＳＧ膜 ２７ 燐添加多結晶シリコンゲート電極 ２８ 高濃度ソース領域 ２９ シリコン酸化膜 ３０ 高濃度ドレイン領域 ３１ ソース電極 ３２ ゲート電極 ３３ ドレイン電極 ３４ 高抵抗のｐ型単結晶シリコン半導体基板 ３５ ｐ型領域 ３６ ゲート酸化膜 ３７ 燐添加多結晶シリコンゲート電極 ３８ 低濃度ｎ型領域 ３９ 高濃度ソース領域 ４０ 高濃度ドレイン領域 ４１ シリコン酸化膜 ４２ ソース電極 ４３ ゲート電極 ４４ ドレイン電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ゲート絶縁膜，ゲート電極，ドレインオ
   フセット領域，ソース領域およびドレイン領域を形成す
   る工程を有するドレインオフセット領域を備えた絶縁ゲ
   ート型電界効果トランジスタの製造方法において、 前記ゲート絶縁膜として第１の絶縁膜を形成する工程
   と、 前記ゲート電極となるべき導電性膜を堆積する工程と、 少なくともゲート電極となる第１の導電性膜と、ドレイ
   ン電極となるべき上に形成された第２の導電性膜とを残
   し、第１の導電性膜と第２の導電性膜とに挟まれた第１
   の領域上に形成された前記導電性膜を除去する工程と、 前記第１の領域にドレインオフセット領域を形成する工
   程と、 前記第１の領域上に第２の絶縁膜を形成する工程と、 前記第２の導電性膜と前記第２の導電性膜の下の第１の
   絶縁膜とを除去し、除去した第２の領域に不純物を導入
   しドレイン領域を形成する工程と、を少なくとも含むこ
   とを特徴とする絶縁ゲート型電界効果トランジスタの製
   造方法。