JPH07131593A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【目的】 読み取り中断可能な画像読み取り装置を画像
劣化を抑えて容易に実現する。 【構成】 読み取りが開始されると原稿１９はステッピ
ングモータ１２のステップに従い搬送される。画像読み
取り素子１６は各同期信号にしたがって搬送される原稿
上の画像データを読み取り必要な処理を施した後に画像
処理部１８から符号化器等へ出力する。モータドライバ
１３からのモータステップトリガの出力間隔はライン同
期信号の１／２倍に設定される。有効画像を示す画像イ
ネーブル信号＊は当該画像制御信号＊により間引き処理
される。ここでの間引き後画像イネーブル信号＊は、読
み取られた画像データを１ラインおきに間引き処理す
る。以上の制御により、読み取り画像データは１ライン
おきに均等間引き処理がなされ、上記目的を達成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリやディジタ
ル複写機等の画像読み取り装置に関するものである。

【０００２】

【従来の技術】図２に一般的なファクシミリの基本構成
を示す。画像読み取り部２１において読み取られた画像
データは画像信号処理部２２において、シェーディング
補正、ＭＴＦ補正等各種の補正処理を行った後２値化処
理される。２値化処理された画像データは符号化処理部
２３においてＭＭＲ，ＭＲ，ＭＨ等のファクシミリ符号
化される。符号化により圧縮された画像データは画像メ
モリ２４に蓄積され通信制御部２５により回線上に送出
される。２６は制御部であり各部の制御を司る。

【０００３】画像メモリが原稿１ページ以上の容量を有
し、画像処理・符号化処理等が画像読み取り装置より高
速の場合、回線の通信速度等に因らず画像読み取り装置
は読み取りの開始から終了まで停止することなく読み取
り動作を実行することが可能である。ところが、例えば
画像メモリが十分な容量を有さない場合で符号化器の出
力するデータ速度が回線上の通信速度を上回る場合、バ
ッファとして使用される画像メモリをオーバーフローさ
せないために読み取り動作を一時停止させる必要があ
る。

【０００４】図３に上記一時停止動作を行う場合におけ
る画像読み取り装置の加減速パターン例を示す。横軸は
搬送開始からの経過時間、縦軸は搬送速度を表す。一般
にステッピングモータを高速駆動する場合、十分な加速
時間Ｔ₁ を要して所望の速度に加速する。従って高速動
作中に一時停止た場合再起動時に再び加速時間Ｔ₁ を必
要とし、加速区間中に読み取られた画像データをそのま
ま入力すると画像に歪が発生する。加速区間中におい
て、後述する画像イネーブル信号＊（＊：負論理信号を
表す）を制御し適当な割合で画像データを間引き処理す
ることにより歪のない読み取りを行うことも可能である
が、原稿の紙質等により実際の搬送動作が異なる等によ
り無歪読み取りが困難である。

【０００５】このような加速時の画像歪を避けるため
に、図４に示すように再起動時の搬送速度をステッピン
グモータの自起動範囲内で低速動作させる方法が考えら
れている。この場合、再起動後は搬送速度が搬送開始速
度の１／２倍に拡大される。そこで、画像イネーブル信
号＊を所定の割合（ここでは１／２倍）で間引き処理す
ることにより歪の内画像読み取りを実現する。

【０００６】各同期信号およびイネーブル信号の実際を
図５に示す。ライン同期信号および画像同期クロックは
ＣＣＤ等画像読み取り素子の蓄積時間によって定まる同
期信号であり、当該同期信号に従って画像読み取り素子
は１ライン分の画像データを出力する。画像イネーブル
信号＊は画像読み取り素子から出力されるデータの有効
領域をライン単位に示す信号であり、画像処理部では当
該信号がＬｏｗの区間の信号を有効画素として処理す
る。その他に図示しないページイネーブル信号は１ペー
ジの有効区間を表す。一般的には再起動時の搬送速度が
スタート時搬送速度の１／ｎの場合画像イネーブル信号
＊を１／ｎ個に間引き処理することで歪の無い読み取り
信号が得られる。以下では、一時停止後の搬送速度が読
み取り開始時の搬送速度の１／２倍の場合について説明
する。間引き処理を行うための画像制御信号＊はコント
ローラのタイマを有効に利用するために、通常ステッピ
ングモータドライバに対して出力するモータステップト
リガ信号と同時に出力する。

【０００７】

【発明が解決しようとする課題】ところが、１−２相制
御等によりステッピングモータを駆動する従来の画像読
み取り装置で上記低速再起動を実現した場合、モータ駆
動単位に画像制御信号＊を出力すると図６に示すように
複数ライン単位に画像データが間引き処理され読み取り
画像が劣化するという問題があった。ここで、モータス
テッピングトリガはコントローラ部のタイマ割り込みを
表し当該トリガ単位でモータは１ライン分ステップす
る。また、画像イネーブル信号＊の間引きは画像制御信
号＊をライン同期信号でラッチした結果（ラッチド画像
制御信号）を用いて行うものとする。マイクロステップ
制御によるモータ駆動の場合にも図７に示すような分割
数（３ステップで１ライン分ステップ）で制御を行った
場合図に示すように複数ライン単位に間引き処理が行わ
れ同様な問題が生じる。

【０００８】本発明はこのような課題を解決するために
なされたものであり、読み取り中断可能な画像読み取り
装置を画像劣化を抑えて容易に実現することを目的とし
ている。

【０００９】

【課題を解決するための手段】上記課題を達成するため
に本発明では、原稿読み取りを一時中断可能な画像読み
取り装置において、原稿画像に照射された光の反射光を
電気信号に変換する光電変換手段と、前記原稿画像を搬
送するためのステッピングモータと、前記原稿読み取り
の一時中断再開後に前記光電変換手段に関するライン同
期信号周期の１／ｎ（ｎ：整数）の周期で前記ステッピ
ングモータを駆動制御する手段と、前記原稿読み取りの
一時中断再開後に前記光電変換手段から出力された画像
信号に関するイネーブル信号を前記ライン同期信号周期
の１／ｎの単位で制御する画像制御信号を出力する手段
とを具えたことを特徴とする。

【００１０】

【実施例】以下、添付図面を参照して本発明にかかる好
適な実施例を説明する。

【００１１】図１に本実施例の基本構成を示す。１１は
原稿搬送を行うための搬送機構を構成する上下対の搬送
ローラ、１２は搬送ローラ１１を駆動するステッピング
モータ。１３はステッピングモータ１２を直接駆動する
ために必要な電力を供給するモータドライバ。１４は所
望の搬送速度でモータを駆動するために必要なパルス信
号をドライバ１３に対して出力するコントローラ。１５
は光源であり例えば蛍光灯やＬＥＤ等により原稿１９を
照射する。１６はＣＣＤ（Ｃｈａｒｇｅ Ｃｕｐｐｌｅ
ｄｅ Ｄｖｉｃｅ）等の画像読み取り素子であり光源１
５より照射された原稿の反射光を電気信号に変換して読
み取る。１７はＡ／Ｄ変換器であり、画像読み取り素子
１６により読み取られたアナログ信号をサンプリング
し、８ビット程度のディジタルデータに変換する機能を
有する。１８は画像処理部でありＡ／Ｄ変換器１７から
のデータに対しシェーディング補正、ＭＴＦ補正等の各
種補正処理を行う機能および多値データを２値化処理す
る機能を有する。前記コントローラ１４は読み取り画像
のライン単位の間引き処理を行うために画像処理部で使
用する画像イネーブル信号＊の制御も行う。２０は同期
信号発生手段であり前記図５に示す各同期信号およびイ
ネーブル信号を生成する機能を有する。

【００１２】読み取りが開始されると原稿１９はステッ
ピングモータ１２のステップに従い搬送機構によって搬
送される。画像読み取り素子１６は各同期信号にしたが
って搬送される原稿上の画像データを読み取り必要な処
理を施した後に画像処理部１８から符号化器・メモリ等
へ出力する。

【００１３】次に、以上のうちの主要な各部の処理につ
いて説明する。

【００１４】図８にコントローラの構成を示す。８１は
ＣＰＵであり画像読み取り部の制御を司る。ＣＰＵ８１
はシステム制御部（本画像読み取り装置を使用するシス
テム全体の制御を司る制御部）が指示する搬送開始・搬
送停止・搬送速度・搬送ステップ数等のコマンドに従っ
てモータドライバに対する所定のパルス信号出力を処理
する。８２はタイマでありＣＰＵ８１が予め設定する所
定の間隔でＣＰＵ８１に割り込み信号を出力する。本タ
イマ周期および搬送機構の減速比により原稿の搬送速度
が決定される。以下の説明では搬送機構の減速比がハー
フステップ（１−２相制御を行った場合の１ステップ）
＝１ラインの場合について説明する。８３はＲＯＭ（リ
ード・オンリ・メモリ）でありＣＰＵ８１は当該ＲＯＭ
８３に予め書き込まれた命令に従って動作する。８４は
ＲＡＭ（ランダム・アクセス・メモリ）でありＣＰＵ８
１の動作に必要な一時メモリとして使用される。８５は
出力ポートでありＣＰＵ８１のＩ／Ｏライト動作により
外部のモータドライバに対し必要な信号を出力する。８
６はＤ／ＡコンバータでありＣＰＵ８１のライト動作に
よりマイクロステップ制御に必要なドライバ制御のため
のアナログ電圧値を出力する。コントローラは汎用の１
チップマイクロコンピュータ等により１チップで上記機
能を実現することが可能である。

【００１５】モータドライバ１３はここではバイポーラ
定電流駆動回路による場合について説明する。ドライバ
出力電流を制御するためには、出力電流値を規定するア
ナログ電圧値および電流極性を規定する極性信号を入力
する。当該極性信号が１および０の場合モータドライバ
出力はそれぞれ正および負の極性となる。図１０にマイ
クロステップ制御を行った場合のモータ駆動波形例（２
相モータ）を示す。１０１０ａ，１０１ｂは極性出力を
示す信号、１０２ａ，１０２ｂはＤ／Ａ出力を示す信
号、１０３は画像制御信号＊、１０４ａ，１０４ｂはモ
ータドライバ出力電流を示す信号である。ここで添字
ａ，ｂはそれぞれモータのＡ相，Ｂ相に対応する。ここ
では、１ラインを４マイクロステップにより搬送する場
合の例を示している。図に示すように駆動電流値を微小
ステップで正弦波的に制御することでモータを微小ステ
ップ単位で駆動することが可能になる。モータドライバ
は前記極性信号１０１ａ，１０１ｂおよび基準電圧（Ｄ
／Ａ出力）信号１０２ａ，１０２ｂに従ってモータドラ
イバ出力１０４ａ，１０４ｂを出力する。２相モータの
場合前記モータドライバ出力電流１０４ａ，１０４ｂを
Ａ，Ｂ各相に加えることでいわゆるマイクロステップ動
作する。

【００１６】図１１に画像処理部の構成を示す。１１１
はシェーディング補正処理部であり、Ａ／Ｄ変換器１７
でＡ／Ｄ変換された読み取り画像データに対し、センサ
感度や光源の不均一性をビット単位に補正する機能を有
する。１１３はＭＴＦ補正処理部でありラプラシアンフ
ィルタ等を用いていわゆるエッジ強調処理を行う。１１
４は２値化処理部であり、例えば文字や線画を２値化処
理する場合、予め設定する閾値との比較により単純２値
化処理を行う。各処理は画像同期クロックに従って画素
単位に、画像イネーブル信号＊に従ってライン単位に処
理される。１１５はフリップフロップであり、ライン同
期信号をクロックして間引き処理を行うための画像制御
信号＊をストローブする。１１２は負論理の論理積素子
である。画像イネーブル信号＊は当該論理素子１１２に
よりライン同期信号でストローブされたラッチド画像制
御信号＊１１ａにより間引き処理される。つまりラッチ
ド画像制御信号がＬｏｗの区間に対してのみ画像イネー
ブル信号を出力する。ＭＴＦ補正、２値化等の処理およ
び次段の符号化処理等は画像イネーブル信号＊が有効な
区間のデータを有効画素として処理することから、当該
画像イネーブル信号＊の間引き処理により画像データの
ライン単位の間引き処理が実現される。

【００１７】図９（ａ），（ｂ）にコントローラ１４の
制御フローチャートを示す。（ａ）においてＳ９００は
初期化処理でありＣＰＵ起動後内部レジスタ，タイマ等
の各部の初期化処理を行う。Ｓ９０１はコマンド入力待
ち処理でありシステム制御部の出力するコマンドの有無
を判断する。Ｓ９０２はパラメータ設定処理でありシス
テム制御部からの指示に従いステップ数、搬送速度等の
パラメータをＣＰＵ内部レジスタに設定する。Ｓ９０３
はタイマ値設定処理であり前記パラメータ値に従ってラ
イン同期信号周期の１／ｎ（ｎ：整数）倍の周期にタイ
マ値を設定する。Ｓ９０４は割り込み許可処理であり前
記タイマの出力する割り込みを許可する、Ｓ９０５はタ
イマスタート処理であり、前記タイマＩＣ８２を起動す
る。Ｓ９０６は割り込み待ち処理でありタイマ割り込み
が発生するまでループを繰り返す。Ｓ９０７はポート出
力データロード処理であり、割り込み処理後に次の割り
込み処理時に必要な極性信号等のポート出力データをＲ
ＯＭ８３からロードする。Ｓ９０８，Ｓ９０９はそれぞ
れＤ／Ａ出力データロード処理、画像制御データロード
処理であり、次の割り込み処理に備えて出力データをＲ
ＯＭからロードする。図１３にＲＯＭテーブルデータの
例を示す。ＲＯＭ上には極性データ，電圧データ，画像
制御信号データが順に配置されており、割り込み発生単
位に前記１ブロック内の各データを内部レジスタにロー
ドする。処理速度等に応じて当該テーブルを１周期分予
めプログラムし、順番に参照することで所望のデータを
得る。Ｓ９１０はステップ終了判断処理部であり、予め
設定したステップの終了を判定する。Ｓ９１１はタイマ
ストップ処理であり、全ステップが終了した場合タイマ
動作をストップさせる。図９（ｂ）に割り込み処理内容
を示す。Ｓ９２１はモータドライバに対し出力の極性を
指示するためのポート出力処理であり、Ｓ９２２はモー
タドライバ出力電流値を決定するための電圧値出力処理
であり、Ｓ９２３は画像イネーブル信号＊を制御するた
めの画像制御信号＊出力処理である。各処理部では予め
Ｓ９０７〜Ｓ９０９においてＲＯＭテーブルから内部レ
ジスタにロードされたデータを出力する。上記各Ｉ／Ｏ
の出力終了後、割り込み処理を終了する。タイマ割り込
み発生単位に前記テーブルデータを出力することで図１
０に示す各信号を得ることができる。加速動作は当該割
り込み単位にタイマ設定値を再設定することで実現され
る。

【００１８】図１２に本発明の制御による場合のタイミ
ングチャートを示す。本発明に従えば、モータドライバ
１３からのモータステップトリガの出力間隔はライン同
期信号の１／２倍に設定される。モータステップトリガ
に同期して出力される画像制御信号＊はライン同期信号
によりラッチされ、ラッチド画像制御信号＊として出力
される。有効画像を示す画像イネーブル信号＊は当該画
像制御信号＊により間引き処理される。ここでの間引き
後画像イネーブル信号＊は、読み取られた画像データを
１ラインおきに間引き処理する。以上の制御により、読
み取り画像データは１ラインおきに均等間引き処理がな
される。

【００１９】以上の実施例ではコントローラをＣＰＵに
より実現する方法について説明したが本発明はこのよう
な方法に限るわけではなく、ワイヤード・ロジックによ
り実現することも可能である。また、前記実施例では再
起動後の搬送速度が搬送開始速度の１／２倍の場合につ
いて説明したが本発明はこのような倍率に限定されるわ
けではなく、あらゆる倍率についても実現することが可
能である。

【００２０】

【発明の効果】以上説明したように、本発明によれば読
み取り中断可能な画像読み取り装置を画像劣化を抑えて
容易に実現することが可能になる。

【図面の簡単な説明】

【図１】本発明による画像読み取り装置の基本構成を示
す図である。

【図２】ファクシミリ装置の基本システムを説明する図
である。

【図３】搬送中断処理時の搬送速度の一例を示す図であ
る。

【図４】搬送中断処理時の搬送速度の他の例を示す図で
ある。

【図５】各画像同期信号を示す図である。

【図６】従来の再起動後の画像データ間引き処理例を示
すタイミング図である。

【図７】従来の再起動後の画像データ間引き処理の他の
例を示すタイミング図である。

【図８】コントローラの構成を示す図である。

【図９】本実施例でのコントローラ制御フローを示す図
である。

【図１０】マイクロステップ制御によるモータドライバ
制御波形を示す図である。

【図１１】画像処理部の構成を示す図である。

【図１２】本実施例による再起動後の画像データ間引き
処理例を示すタイミング図である。

【図１３】コントローラの出力するパラメータを格納す
るＲＯＭの例を示す図である。

【符号の説明】 １１ 原稿搬送機構 １２ ステッピングモータ １３ モータドライバ １４ コントローラ １５ 光源 １６ 画像読み取り素子 １７ Ａ／Ｄ変換器 １８ 画像処理部 １９ 原稿 ２０ 同期信号発生手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿読み取りを一時中断可能な画像読み
   取り装置において、 原稿画像に照射された光の反射光を電気信号に変換する
   光電変換手段と、 前記原稿画像を搬送するためのステッピングモータと、 前記原稿読み取りの一時中断再開後に前記光電変換手段
   に関するライン同期信号周期の１／ｎ（ｎ：整数）の周
   期で前記ステッピングモータを駆動制御する手段と、 前記原稿読み取りの一時中断再開後に前記光電変換手段
   から出力された画像信号に関するイネーブル信号を前記
   ライン同期信号周期の１／ｎの単位で制御する画像制御
   信号を出力する手段とを具えたことを特徴とする画像読
   み取り装置。