JPH07131309A - Ｍｏｓトランジスタを使用した時定数回路 - Google Patents
Ｍｏｓトランジスタを使用した時定数回路Info
- Publication number
- JPH07131309A JPH07131309A JP5272788A JP27278893A JPH07131309A JP H07131309 A JPH07131309 A JP H07131309A JP 5272788 A JP5272788 A JP 5272788A JP 27278893 A JP27278893 A JP 27278893A JP H07131309 A JPH07131309 A JP H07131309A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- capacitor
- time constant
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 電源オン時は小時定数で動作し、安定動作時
は大時定数となる時定数回路を得ることを目的とする。 【構成】 入力端子１をコンデンサ２を介して出力端子
３に接続し、このコンデンサ２及び出力端子３の接続点
をＮチャンネルＭＯＳトランジスタ４のソースに接続す
ると共にこのＭＯＳトランジスタ４のゲート及びドレイ
ンの接続点を正の直流電圧が供給される電源端子５に接
続するようにしたものである。
は大時定数となる時定数回路を得ることを目的とする。 【構成】 入力端子１をコンデンサ２を介して出力端子
３に接続し、このコンデンサ２及び出力端子３の接続点
をＮチャンネルＭＯＳトランジスタ４のソースに接続す
ると共にこのＭＯＳトランジスタ４のゲート及びドレイ
ンの接続点を正の直流電圧が供給される電源端子５に接
続するようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明は種々の電子回路に使用し
て好適なＭＯＳトランジスタを使用した時定数回路に関
する。
て好適なＭＯＳトランジスタを使用した時定数回路に関
する。
【０００２】
【従来の技術及び発明が解決しようとする課題】一般に
種々の電子回路においては、抵抗器等の受動素子が電源
オン時から安定動作するまでの時定数回路素子として作
用し、この抵抗器の抵抗値が大きいときには電源オンか
ら安定動作するまでの時間が長くかかる不都合があっ
た。
種々の電子回路においては、抵抗器等の受動素子が電源
オン時から安定動作するまでの時定数回路素子として作
用し、この抵抗器の抵抗値が大きいときには電源オンか
ら安定動作するまでの時間が長くかかる不都合があっ
た。
【０００３】特に製造工程における自動測定機において
は、この電源オン時から安定動作するまでに時間が長く
かかるときには、この測定時間の短縮を妨げる大きな要
因となる不都合があった。
は、この電源オン時から安定動作するまでに時間が長く
かかるときには、この測定時間の短縮を妨げる大きな要
因となる不都合があった。
【０００４】本発明は斯る点に鑑み簡単な構成で良好な
時定数回路を得ることを目的とする。また本発明は電源
オン時は小時定数で動作し、安定動作時は大時定数とな
る時定数回路を提案せんとするものである。
時定数回路を得ることを目的とする。また本発明は電源
オン時は小時定数で動作し、安定動作時は大時定数とな
る時定数回路を提案せんとするものである。
【０００５】
【課題を解決するための手段】本発明ＭＯＳトランジス
タを使用した時定数回路は例えば図１に示す如く、入力
端子１をコンデンサ２を介して出力端子３に接続し、こ
のコンデンサ２及び出力端子３の接続点をＮチャンネル
ＭＯＳトランジスタ４のソースに接続すると共にこのＭ
ＯＳトランジスタ４のゲート及びドレインの接続点を正
の直流電圧が供給される電源端子５に接続するようにし
たものである。
タを使用した時定数回路は例えば図１に示す如く、入力
端子１をコンデンサ２を介して出力端子３に接続し、こ
のコンデンサ２及び出力端子３の接続点をＮチャンネル
ＭＯＳトランジスタ４のソースに接続すると共にこのＭ
ＯＳトランジスタ４のゲート及びドレインの接続点を正
の直流電圧が供給される電源端子５に接続するようにし
たものである。
【０００６】また本発明ＭＯＳトランジスタを使用した
時定数回路は例えば図３に示す如く、入力端子１をコン
デンサ２を介して出力端子３に接続し、このコンデンサ
２及び出力端子３の接続点をＰチャンネルＭＯＳトラン
ジスタ６のゲート及びドレインの接続点に接続すると共
にこのＭＯＳトランジスタ６のソースを負の直流電圧が
供給される電源端子７に接続するようにしたものであ
る。
時定数回路は例えば図３に示す如く、入力端子１をコン
デンサ２を介して出力端子３に接続し、このコンデンサ
２及び出力端子３の接続点をＰチャンネルＭＯＳトラン
ジスタ６のゲート及びドレインの接続点に接続すると共
にこのＭＯＳトランジスタ６のソースを負の直流電圧が
供給される電源端子７に接続するようにしたものであ
る。
【０００７】また本発明ＭＯＳトランジスタを使用した
時定数回路は例えば図４，図５に示す如く、上述におい
てＭＯＳトランジスタ４，６のゲート及びドレインの接
続点とソースとの間にダイオード８を接続したものであ
る。
時定数回路は例えば図４，図５に示す如く、上述におい
てＭＯＳトランジスタ４，６のゲート及びドレインの接
続点とソースとの間にダイオード８を接続したものであ
る。
【０００８】本発明ＭＯＳトランジスタを使用した時定
数回路は例えば図６に示す如く入力端子１をＮチャンネ
ルＭＯＳトランジスタ４のゲート及びドレインの接続点
に接続し、このＭＯＳトランジスタ４のソースを出力端
子３に接続すると共にこのＭＯＳトランジスタ４のソー
スとこの出力端子３との接続点をコンデンサ２を介して
接地したものである。
数回路は例えば図６に示す如く入力端子１をＮチャンネ
ルＭＯＳトランジスタ４のゲート及びドレインの接続点
に接続し、このＭＯＳトランジスタ４のソースを出力端
子３に接続すると共にこのＭＯＳトランジスタ４のソー
スとこの出力端子３との接続点をコンデンサ２を介して
接地したものである。
【０００９】また本発明ＭＯＳトランジスタを使用した
時定数回路は入力端子１をＰチャンネルＭＯＳトランジ
スタ６のソースに接続し、このＭＯＳトランジスタ６の
ゲート及びドレインの接続点を出力端子３に接続すると
共にこのＭＯＳトランジスタ６のゲート及びドレインの
接続点とこの出力端子３との接続点をコンデンサ２を介
して接地したものである。
時定数回路は入力端子１をＰチャンネルＭＯＳトランジ
スタ６のソースに接続し、このＭＯＳトランジスタ６の
ゲート及びドレインの接続点を出力端子３に接続すると
共にこのＭＯＳトランジスタ６のゲート及びドレインの
接続点とこの出力端子３との接続点をコンデンサ２を介
して接地したものである。
【００１０】また本発明ＭＯＳトランジスタを使用した
時定数回路は入力端子１をＭＯＳトランジスタ９のドレ
イン又はソースに接続すると共にこのＭＯＳトランジス
タ９のソース又はドレインを出力端子３に接続し、この
ＭＯＳトランジスタ９のゲートを接地するようにしたも
のである。
時定数回路は入力端子１をＭＯＳトランジスタ９のドレ
イン又はソースに接続すると共にこのＭＯＳトランジス
タ９のソース又はドレインを出力端子３に接続し、この
ＭＯＳトランジスタ９のゲートを接地するようにしたも
のである。
【００１１】
【作用】本発明によれば電源オン時にＭＯＳトランジス
タ４，６のゲートに比較的大きいしきい値電位差ＶT 以
上の電位差がかかり、図２に示す如くこのＭＯＳトラン
ジスタ４，６のドレイン−ソース間のインピーダンス
（抵抗値）が小さく、このインピーダンスとコンデンサ
２の容量値で決まる時定数が比較的小さいが、コンデン
サ２が充電されたときには、このＭＯＳトランジスタ
４，６のゲートにかかる電位差はしきい値電位差以下と
なり、このＭＯＳトランジスタ４，６のドレイン−ソー
ス間のインピーダンス（抵抗値）が大きくなり、このイ
ンピーダンスとコンデンサ２の容量値とで決まる時定数
が大きくなる。
タ４，６のゲートに比較的大きいしきい値電位差ＶT 以
上の電位差がかかり、図２に示す如くこのＭＯＳトラン
ジスタ４，６のドレイン−ソース間のインピーダンス
（抵抗値）が小さく、このインピーダンスとコンデンサ
２の容量値で決まる時定数が比較的小さいが、コンデン
サ２が充電されたときには、このＭＯＳトランジスタ
４，６のゲートにかかる電位差はしきい値電位差以下と
なり、このＭＯＳトランジスタ４，６のドレイン−ソー
ス間のインピーダンス（抵抗値）が大きくなり、このイ
ンピーダンスとコンデンサ２の容量値とで決まる時定数
が大きくなる。
【００１２】また本発明によればＭＯＳトランジスタ９
のゲートを接地し、このドレイン−ソース通路を入力端
子１及び出力端子３間に接続するようにしたので、その
等価回路は図９に示す如く酸化膜容量等がキャパシタ１
１となり、このＭＯＳトランジスタ９の導電率が抵抗要
素１０として動作し、このＭＯＳトランジスタ９は時定
数回路（積分回路）として動作する。
のゲートを接地し、このドレイン−ソース通路を入力端
子１及び出力端子３間に接続するようにしたので、その
等価回路は図９に示す如く酸化膜容量等がキャパシタ１
１となり、このＭＯＳトランジスタ９の導電率が抵抗要
素１０として動作し、このＭＯＳトランジスタ９は時定
数回路（積分回路）として動作する。
【００１３】
【実施例】以下図面を参照して本発明ＭＯＳトランジス
タを使用した時定数回路の実施例につき説明しよう。図
１は例えば容量結合後のアベレージピクチャレベル設定
抵抗をＮチャンネルＭＯＳトランジスタ４で構成した例
である。
タを使用した時定数回路の実施例につき説明しよう。図
１は例えば容量結合後のアベレージピクチャレベル設定
抵抗をＮチャンネルＭＯＳトランジスタ４で構成した例
である。
【００１４】即ち、図１において、１は入力端子を示
し、この入力端子１をコンデンサ２を介して出力端子３
に接続する。このコンデンサ２及び出力端子３の接続点
をＮチャンネルＭＯＳトランジスタ４のソースに接続
し、このＭＯＳトランジスタ４のゲート及びドレインの
接続点を正の直流電圧が供給される電源端子５に接続す
る。
し、この入力端子１をコンデンサ２を介して出力端子３
に接続する。このコンデンサ２及び出力端子３の接続点
をＮチャンネルＭＯＳトランジスタ４のソースに接続
し、このＭＯＳトランジスタ４のゲート及びドレインの
接続点を正の直流電圧が供給される電源端子５に接続す
る。
【００１５】本例は上述の如く構成されているので、電
源をオンし、電源端子５に正の直流電圧を供給したとき
には、コンデンサ２は充電されておらず、このＭＯＳト
ランジスタ４のソースの電圧は略零電圧であるので、こ
のＭＯＳトランジスタ４のゲートにかかる電圧は略電源
電圧であり、このゲート電圧はＭＯＳトランジスタ４の
しきい値電圧ＶT 以上で、能動領域であり、この電源オ
ン時は図２に示す如く、このＭＯＳトランジスタ４のド
レイン−ソース間のインピーダンス（抵抗値）が小さ
く、このＭＯＳトランジスタ４のインピーダンスとコン
デンサ２の容量値とで決まる時定数が比較的小さい。
源をオンし、電源端子５に正の直流電圧を供給したとき
には、コンデンサ２は充電されておらず、このＭＯＳト
ランジスタ４のソースの電圧は略零電圧であるので、こ
のＭＯＳトランジスタ４のゲートにかかる電圧は略電源
電圧であり、このゲート電圧はＭＯＳトランジスタ４の
しきい値電圧ＶT 以上で、能動領域であり、この電源オ
ン時は図２に示す如く、このＭＯＳトランジスタ４のド
レイン−ソース間のインピーダンス（抵抗値）が小さ
く、このＭＯＳトランジスタ４のインピーダンスとコン
デンサ２の容量値とで決まる時定数が比較的小さい。
【００１６】従って電源オン時の立ち上がりがより、速
くなり、本例を製造工程における自動測定機に使用した
ときには、測定時間の短縮が可能となり、生産効率を向
上することができる。
くなり、本例を製造工程における自動測定機に使用した
ときには、測定時間の短縮が可能となり、生産効率を向
上することができる。
【００１７】また、コンデンサ２が充電されたときには
このコンデンサ２の両端間電圧が略電源電圧となり、こ
のＭＯＳトランジスタ４のソース電圧が略電源電圧とな
るので、このＭＯＳトランジスタ４のゲートにかかる電
圧は略零電圧であり、このゲート電圧はＭＯＳトランジ
スタ４のしきい値電圧ＶT 以下で遮断領域であり、この
ＭＯＳトランジスタ４のドレイン−ソース間のインピー
ダンス（抵抗値）が大きく、このＭＯＳトランジスタ４
のインピーダンスとコンデンサ２の容量値とで決まる時
定数が大きくなる。
このコンデンサ２の両端間電圧が略電源電圧となり、こ
のＭＯＳトランジスタ４のソース電圧が略電源電圧とな
るので、このＭＯＳトランジスタ４のゲートにかかる電
圧は略零電圧であり、このゲート電圧はＭＯＳトランジ
スタ４のしきい値電圧ＶT 以下で遮断領域であり、この
ＭＯＳトランジスタ４のドレイン−ソース間のインピー
ダンス（抵抗値）が大きく、このＭＯＳトランジスタ４
のインピーダンスとコンデンサ２の容量値とで決まる時
定数が大きくなる。
【００１８】従って、安定動作時にはＭＯＳトランジス
タ４は高抵抗値になるので回路に与える悪影響が少な
く、またこの安定動作時にはＭＯＳトランジスタ４は高
抵抗値になるので、時定数回路としてのコンデンサ２の
容量値を小さくでき小型のコンデンサが使用できる。
タ４は高抵抗値になるので回路に与える悪影響が少な
く、またこの安定動作時にはＭＯＳトランジスタ４は高
抵抗値になるので、時定数回路としてのコンデンサ２の
容量値を小さくでき小型のコンデンサが使用できる。
【００１９】また図３は例えば容量結合後のアベレージ
ピクチャレベル設定抵抗をＰチャンネルＭＯＳトランジ
スタ６で構成した例である。
ピクチャレベル設定抵抗をＰチャンネルＭＯＳトランジ
スタ６で構成した例である。
【００２０】即ち、図３においては、入力端子１をコン
デンサ２を介して出力端子３に接続し、このコンデンサ
２及び出力端子３の接続点をＰチャンネルＭＯＳトラン
ジスタ６のゲート及びドレインの接続点に接続すると共
にこのＰチャンネルＭＯＳトランジスタ６のソースを負
の直流電圧が供給される電源端子７に接続する。
デンサ２を介して出力端子３に接続し、このコンデンサ
２及び出力端子３の接続点をＰチャンネルＭＯＳトラン
ジスタ６のゲート及びドレインの接続点に接続すると共
にこのＰチャンネルＭＯＳトランジスタ６のソースを負
の直流電圧が供給される電源端子７に接続する。
【００２１】この図３例は図１例のＮチャンネルＭＯＳ
トランジスタ４をＰチャンネルＭＯＳトランジスタ６に
代えて使用するようにしたもので、この図３例において
も図１例と同様の作用効果が得られることは容易に理解
できよう。
トランジスタ４をＰチャンネルＭＯＳトランジスタ６に
代えて使用するようにしたもので、この図３例において
も図１例と同様の作用効果が得られることは容易に理解
できよう。
【００２２】また図４はクランプ回路の立ち上り抵抗と
してＮチャンネルＭＯＳトランジスタ４を使用した例を
示し、この図４においては、入力端子１をコンデンサ２
を介して出力端子３に接続し、このコンデンサ２及び出
力端子３の接続点をＮチャンネルＭＯＳトランジスタ４
のソースに接続し、このＭＯＳトランジスタ４のゲート
及びドレインの接続点を正の直流電圧が供給される電源
端子５に接続する。またこのＭＯＳトランジスタ４のソ
ースをダイオード８のアノードに接続すると共にこのダ
イオード８のカソードを、このＭＯＳトランジスタ４の
ゲート及びドレインの接続点に接続する。
してＮチャンネルＭＯＳトランジスタ４を使用した例を
示し、この図４においては、入力端子１をコンデンサ２
を介して出力端子３に接続し、このコンデンサ２及び出
力端子３の接続点をＮチャンネルＭＯＳトランジスタ４
のソースに接続し、このＭＯＳトランジスタ４のゲート
及びドレインの接続点を正の直流電圧が供給される電源
端子５に接続する。またこのＭＯＳトランジスタ４のソ
ースをダイオード８のアノードに接続すると共にこのダ
イオード８のカソードを、このＭＯＳトランジスタ４の
ゲート及びドレインの接続点に接続する。
【００２３】斯る図４例は図１例にクランプ回路を構成
するダイオード８を接続したものであり、この図４例に
おいても図１例同様の作用効果が得られ、特に電源オン
時の立ち上がりが速くなる効果がある。
するダイオード８を接続したものであり、この図４例に
おいても図１例同様の作用効果が得られ、特に電源オン
時の立ち上がりが速くなる効果がある。
【００２４】また図５はクランプ回路の立ち上がり抵抗
としてＰチャンネルＭＯＳトランジスタ６を使用した例
を示し、この図５においては、入力端子１をコンデンサ
２を介して出力端子３に接続し、このコンデンサ２及び
出力端子３の接続点をＰチャンネルＭＯＳトランジスタ
６のゲート及びドレインの接続点に接続すると共にこの
ＭＯＳトランジスタ６のソースを負の直流電圧が供給さ
れる電源端子７に接続する。またＭＯＳトランジスタ６
のゲート及びドレインの接続点をダイオード８のアノー
ドに接続し、このダイオード８のカソードをこのＭＯＳ
トランジスタ６のソースに接続する。
としてＰチャンネルＭＯＳトランジスタ６を使用した例
を示し、この図５においては、入力端子１をコンデンサ
２を介して出力端子３に接続し、このコンデンサ２及び
出力端子３の接続点をＰチャンネルＭＯＳトランジスタ
６のゲート及びドレインの接続点に接続すると共にこの
ＭＯＳトランジスタ６のソースを負の直流電圧が供給さ
れる電源端子７に接続する。またＭＯＳトランジスタ６
のゲート及びドレインの接続点をダイオード８のアノー
ドに接続し、このダイオード８のカソードをこのＭＯＳ
トランジスタ６のソースに接続する。
【００２５】斯る図５例は図３例にクランプ回路を構成
するダイオード８を接続したものであり、この図５例に
おいても図４例と同様の作用効果が得られることは容易
に理解できよう。
するダイオード８を接続したものであり、この図５例に
おいても図４例と同様の作用効果が得られることは容易
に理解できよう。
【００２６】図６は積分回路の抵抗としてＮチャンネル
ＭＯＳトランジスタ４を使用した例を示す。この図６例
は、入力端子１をＮチャンネルＭＯＳトランジスタ４の
ゲート及びドレインの接続点に接続し、このＭＯＳトラ
ンジスタ４のソースを出力端子３に接続し、このＭＯＳ
トランジスタ４のソース及び出力端子３の接続点をコン
デンサ２を介して接地する。
ＭＯＳトランジスタ４を使用した例を示す。この図６例
は、入力端子１をＮチャンネルＭＯＳトランジスタ４の
ゲート及びドレインの接続点に接続し、このＭＯＳトラ
ンジスタ４のソースを出力端子３に接続し、このＭＯＳ
トランジスタ４のソース及び出力端子３の接続点をコン
デンサ２を介して接地する。
【００２７】この図６においては、コンデンサ２の充電
されていない電源オン時は上述同様にゲート電圧として
ＭＯＳトランジスタ４のしきい値電圧ＶT 以上の電圧が
かかり、このＭＯＳトランジスタ４のドレイン−ソース
間のインピーダンス（抵抗値）は小さく、このＭＯＳト
ランジスタ４のインピーダンス及びコンデンサ２の容量
値で決まる時定数は比較的小さい。
されていない電源オン時は上述同様にゲート電圧として
ＭＯＳトランジスタ４のしきい値電圧ＶT 以上の電圧が
かかり、このＭＯＳトランジスタ４のドレイン−ソース
間のインピーダンス（抵抗値）は小さく、このＭＯＳト
ランジスタ４のインピーダンス及びコンデンサ２の容量
値で決まる時定数は比較的小さい。
【００２８】またコンデンサ２が充電されているときに
は、このＭＯＳトランジスタ４のソース電圧は、このコ
ンデンサ２の両端間電圧例えば電源電圧となり、このＭ
ＯＳトランジスタ４のゲート電圧はこのＭＯＳトランジ
スタ４のしきい値電圧ＶT より小さくなり、このＭＯＳ
トランジスタ４のドレイン−ソース間のインピーダンス
（抵抗値）は大きく、このときのこのＭＯＳトランジス
タ４のインピーダンス及びコンデンサ２の容量値で決ま
る時定数は比較的大きくなる。
は、このＭＯＳトランジスタ４のソース電圧は、このコ
ンデンサ２の両端間電圧例えば電源電圧となり、このＭ
ＯＳトランジスタ４のゲート電圧はこのＭＯＳトランジ
スタ４のしきい値電圧ＶT より小さくなり、このＭＯＳ
トランジスタ４のドレイン−ソース間のインピーダンス
（抵抗値）は大きく、このときのこのＭＯＳトランジス
タ４のインピーダンス及びコンデンサ２の容量値で決ま
る時定数は比較的大きくなる。
【００２９】また図７は積分回路の抵抗としてＰチャン
ネルＭＯＳトランジスタ６を使用した例を示す。この図
７例は入力端子１をＰチャンネルＭＯＳトランジスタ６
のソースに接続し、このＭＯＳトランジスタ６のゲート
及びドレインの接続点を出力端子３に接続し、このＭＯ
Ｓトランジスタ６のゲート及びドレインの接続点と出力
端子３との接続点をコンデンサ２を介して接地する。
ネルＭＯＳトランジスタ６を使用した例を示す。この図
７例は入力端子１をＰチャンネルＭＯＳトランジスタ６
のソースに接続し、このＭＯＳトランジスタ６のゲート
及びドレインの接続点を出力端子３に接続し、このＭＯ
Ｓトランジスタ６のゲート及びドレインの接続点と出力
端子３との接続点をコンデンサ２を介して接地する。
【００３０】この図７例においては図６例のＮチャンネ
ルＭＯＳトランジスタ４をＰチャンネルＭＯＳトランジ
スタ６にしたものであり、この図７例においても図６例
と同様の作用効果が得られることは容易に理解できよ
う。
ルＭＯＳトランジスタ４をＰチャンネルＭＯＳトランジ
スタ６にしたものであり、この図７例においても図６例
と同様の作用効果が得られることは容易に理解できよ
う。
【００３１】また図８（図１０）はＰチャンネルＭＯＳ
トランジスタを時定数回路として使用した例を示す。こ
の図８（図１０）においては入力端子１をＰチャンネル
ＭＯＳトランジスタ９のソース（ドレイン）に接続し、
このＭＯＳトランジスタ９のドレイン（ソース）を出力
端子３に接続し、このＭＯＳトランジスタ９のゲートを
接地する如くする。
トランジスタを時定数回路として使用した例を示す。こ
の図８（図１０）においては入力端子１をＰチャンネル
ＭＯＳトランジスタ９のソース（ドレイン）に接続し、
このＭＯＳトランジスタ９のドレイン（ソース）を出力
端子３に接続し、このＭＯＳトランジスタ９のゲートを
接地する如くする。
【００３２】斯る図８例においてはＭＯＳトランジスタ
９のゲートを接地し、このドレイン−ソース通路を入力
端子１及び出力端子３間に接続するようにしているの
で、その等価回路は図９に示す如く、ＭＯＳトランジス
タ９のサブストレートとゲート電極との間の酸化膜によ
りキャパシタ１１を構成すると共にＭＯＳトランジスタ
９のドレイン−ソース間の導電率が抵抗要素１０として
動作し、このＭＯＳトランジスタ９は時定数回路（積分
回路）として動作する。
９のゲートを接地し、このドレイン−ソース通路を入力
端子１及び出力端子３間に接続するようにしているの
で、その等価回路は図９に示す如く、ＭＯＳトランジス
タ９のサブストレートとゲート電極との間の酸化膜によ
りキャパシタ１１を構成すると共にＭＯＳトランジスタ
９のドレイン−ソース間の導電率が抵抗要素１０として
動作し、このＭＯＳトランジスタ９は時定数回路（積分
回路）として動作する。
【００３３】この場合ゲート及びバックゲート間の電位
差を調整して、このＭＯＳトランジスタ９の導電率を調
整し、時定数を調整することができる。また図８（図１
０）例はＰチャンネルＭＯＳトランジスタを使用した
が、ＮチャンネルＭＯＳトランジスタを使用しても同様
の作用効果が得られることは容易に理解できよう。
差を調整して、このＭＯＳトランジスタ９の導電率を調
整し、時定数を調整することができる。また図８（図１
０）例はＰチャンネルＭＯＳトランジスタを使用した
が、ＮチャンネルＭＯＳトランジスタを使用しても同様
の作用効果が得られることは容易に理解できよう。
【００３４】尚、本発明は上述実施例に限ることなく本
発明の要旨を逸脱することなくその他種々の構成が採り
得ることは勿論である。
発明の要旨を逸脱することなくその他種々の構成が採り
得ることは勿論である。
【００３５】
【発明の効果】本発明によれば簡単な構成で時定数回路
を得ることができる利益がある。また本発明によれば電
源オン時は小時定数で動作し、安定動作時は大時定数と
なる時定数回路を得ることができる利益がある。
を得ることができる利益がある。また本発明によれば電
源オン時は小時定数で動作し、安定動作時は大時定数と
なる時定数回路を得ることができる利益がある。
【００３６】即ち本発明によれば電源オン時の立ち上が
りがより速くなり、例えば製造工程における自動測定機
に使用したときには、測定時間の短縮が可能となり生産
効率を向上することができる。
りがより速くなり、例えば製造工程における自動測定機
に使用したときには、測定時間の短縮が可能となり生産
効率を向上することができる。
【００３７】また本発明によれば安定動作時には高抵抗
値になるので、回路に与える悪影響が少なく、また時定
数回路としてのコンデンサの容量値を小さくでき小型の
コンデンサが使用できる利益がある。
値になるので、回路に与える悪影響が少なく、また時定
数回路としてのコンデンサの容量値を小さくでき小型の
コンデンサが使用できる利益がある。
【図１】本発明ＭＯＳトランジスタを使用した時定数回
路の一実施例を示す構成図である。
路の一実施例を示す構成図である。
【図２】本発明の説明に供する線図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明の他の実施例を示す構成図である。
【図８】本発明の他の実施例を示す構成図である。
【図９】図８の等価回路を示す結線図である。
【図１０】図８の構成を示す断面図である。
１ 入力端子 ２ コンデンサ ３ 出力端子 ４ ＮチャンネルＭＯＳトランジスタ ５，７ 電源端子 ６，９ ＰチャンネルＭＯＳトランジスタ ８ ダイオード
Claims (6)
- 【請求項１】 入力端子をコンデンサを介して出力端子
に接続し、前記コンデンサ及び出力端子の接続点をＮチ
ャンネルＭＯＳトランジスタのソースに接続すると共に
前記ＭＯＳトランジスタのゲート及びドレインの接続点
を正の電流電圧が供給される電源端子に接続するように
したことを特徴とするＭＯＳトランジスタを使用した時
定数回路。 - 【請求項２】 入力端子をコンデンサを介して出力端子
に接続し、前記コンデンサ及び出力端子の接続点をＰチ
ャンネルＭＯＳトランジスタのゲート及びドレインの接
続点に接続すると共に前記ＭＯＳトランジスタのソース
を負の直流電圧が供給される電源端子に接続するように
したことを特徴とするＭＯＳトランジスタを使用した時
定数回路。 - 【請求項３】 請求項１又は２記載のＭＯＳトランジス
タを使用した時定数回路において、前記ＭＯＳトランジ
スタのゲート及びドレインの接続点とソースとの間にダ
イオードを接続したことを特徴とするＭＯＳトランジス
タを使用した時定数回路。 - 【請求項４】 入力端子をＮチャンネルＭＯＳトランジ
スタのゲート及びドレインの接続点に接続し、前記ＭＯ
Ｓトランジスタのソースを出力端子に接続すると共に前
記ＭＯＳトランジスタのソースと前記出力端子との接続
点をコンデンサを介して接地したことを特徴とするＭＯ
Ｓトランジスタを使用した時定数回路。 - 【請求項５】 入力端子をＰチャンネルＭＯＳトランジ
スタのソースに接続し、前記ＭＯＳトランジスタのゲー
ト及びドレインの接続点を出力端子に接続すると共に前
記ＭＯＳトランジスタのゲート及びドレインの接続点と
出力端子との接続点をコンデンサを介して接地したこと
を特徴とするＭＯＳトランジスタを使用した時定数回
路。 - 【請求項６】 入力端子をＭＯＳトランジスタのドレイ
ン又はソースに接続すると共に前記ＭＯＳトランジスタ
のソース又はドレインを出力端子に接続し、前記ＭＯＳ
トランジスタのゲートを接地するようにしたことを特徴
とするＭＯＳトランジスタを使用した時定数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272788A JPH07131309A (ja) | 1993-10-29 | 1993-10-29 | Ｍｏｓトランジスタを使用した時定数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272788A JPH07131309A (ja) | 1993-10-29 | 1993-10-29 | Ｍｏｓトランジスタを使用した時定数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131309A true JPH07131309A (ja) | 1995-05-19 |
Family
ID=17518757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272788A Pending JPH07131309A (ja) | 1993-10-29 | 1993-10-29 | Ｍｏｓトランジスタを使用した時定数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214817A (ja) * | 2006-02-08 | 2007-08-23 | Ricoh Co Ltd | 信号処理回路、画像読取装置、画像形成装置、過大電圧制御方法、過大電圧制御プログラムおよび記録媒体 |
-
1993
- 1993-10-29 JP JP5272788A patent/JPH07131309A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214817A (ja) * | 2006-02-08 | 2007-08-23 | Ricoh Co Ltd | 信号処理回路、画像読取装置、画像形成装置、過大電圧制御方法、過大電圧制御プログラムおよび記録媒体 |
| JP4580349B2 (ja) * | 2006-02-08 | 2010-11-10 | 株式会社リコー | 信号処理回路、画像読取装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339417B2 (en) | Current source circuit | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| GB1589414A (en) | Fet driver circuits | |
| EP0134731A1 (en) | Complementary logic integrated circuit | |
| US4346310A (en) | Voltage booster circuit | |
| US6448833B2 (en) | Delay circuit | |
| US8314638B2 (en) | Comparator circuit | |
| US6958623B2 (en) | Three terminal noninverting transistor switch | |
| JPH07131309A (ja) | Ｍｏｓトランジスタを使用した時定数回路 | |
| JP2978346B2 (ja) | 半導体集積回路装置の入力回路 | |
| JP3386661B2 (ja) | 出力バッファ | |
| JPH06196989A (ja) | パワーオン・リセット回路 | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JPH0550893B2 (ja) | ||
| JPS62162972A (ja) | 電流比較回路 | |
| JPH0659761A (ja) | 半導体集積回路 | |
| JPH0575205B2 (ja) | ||
| JPH0344692B2 (ja) | ||
| JP4531278B2 (ja) | パワーオンリセット回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPH05235737A (ja) | 高電圧出力回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPH06232728A (ja) | 入出力回路 | |
| JP2757632B2 (ja) | テスト信号発生回路 | |
| JPH0897366A (ja) | 半導体装置 |