JP4580349B2 - 信号処理回路、画像読取装置および画像形成装置 - Google Patents

Description

本発明は、スキャナ、電子写真複写機等の信号処理回路、画像読取装置および画像形成装置に関し、特に、原稿画像信号をデジタル信号に変換するＣＣＤアナログ処理ＩＣの高速立ち上げ、およびデバイス保護技術を有する信号処理回路、画像読取装置および画像形成装置に関する。

原稿を読み取るスキャナは、まず、走査光学系により露光走査を行い、得られた反射光を光電変換素子（以下、ＣＣＤと省略する）によってアナログ電気信号に変換して種々のアナログ処理を行った後に、デジタルデータへと変換（Ａ／Ｄ変換）され、画像データが生成される。ここで、種々のアナログ処理からＡ／Ｄ変換までの処理は、通常、アナログ・フロント・エンド（以下ＡＦＥ：Analog Front-Endと省略する）と呼ばれる信号処理ＩＣによって一連的に実施される。

ＣＣＤからの出力信号は通常、ＡＣ結合を介してＡＦＥに入力しており、その出力電圧変化（ＡＣ成分）がＡＦＥに伝わる。このとき、ＡＦＥの入力端子電圧は最大定格以内である必要があり、一般に通常動作ではこの状態を満足している。

しかし、装置の電源ＯＮ／ＯＦＦ時の場合は、例えば、電源電位→ＧＮＤまたはＧＮＤ→電源電位のような大きな直流電位の変化、すなわち過大電圧が確実に発生し、上記最大定格を超えてしまう可能性がある。複写機などの機器においては、電源ＯＮ／ＯＦＦ動作は日に数回程度と少ないが、低消費電力モード（省エネモード）を備えた機器では頻繁に電源のＯＮ／ＯＦＦが起こる。したがって、この過大電圧によるデバイスの特性劣化や、さらには破損といったリスクが大幅にアップしてしまう。

一方、ＡＦＥ入力段では、ＡＣ結合後のＣＣＤ出力の直流オフセットを任意電位に固定する、いわゆるクランプ動作を行っている。このクランプ動作は、ＡＣ結合コンデンサの充放電によってクランプ電位に追従することで実現されるため、比較的小さい直流電位の変化はこのクランプ動作によってある程度平滑化される。しかし、最大定格にも達する過大電圧を考えた場合、通常、過大電圧の変化の度合いはクランプ動作の電位追従速度に比べて大きいため、クランプ動作による平滑効果・抑制効果は皆無に等しい。

このような問題に対しては、クランプ動作速度に対して過大電圧変化を緩和する方法や、過大電圧変化に対してクランプ動作速度を上げる方法などが有効である。特に後者ついては、ＡＦＥ立ち上げ時間を高速化するメリットを併せ持つため、過大電圧の抑制のみならず、実使用上の付加価値が高いと言える。

クランプ動作の変動を制御する従来技術としては、特許文献１に開示された発明が公知である。特許文献１には、直線状に配列したイメージセンサチップ毎にクランプレベルが変動することによって発生する画像上の濃淡を低減した密着型のイメージセンサ用のイメージセンサチップに関する技術が開示されている。
特開２００２−１０１２６４号公報

上述したクランプ動作の変動制御において、クランプ動作速度を上げるためには、クランプ回路の時定数を下げることが重要である。とりわけ、時定数に大きなウェイトを占めるクランプスイッチにおいて、クランプスイッチに電力を供給しているときの抵抗値、すなわち、クランプスイッチをＯＮしているときの抵抗値（ＯＮ抵抗値）を下げることが課題となる。

しかしながら、ＡＦＥのクランプスイッチのＯＮ抵抗値は、一般に数百Ωと大きい。これは、ＡＦＥを駆動するのにある程度大きな抵抗値を持たせる必要があるためである。逆に、ＯＮ抵抗値が小さいと、ＣＣＤ出力電圧が分圧されて小さくなってしまい、ＡＦＥを駆動できなくなる場合がある。

このため、これまでＯＮ抵抗値を下げるという試みはあまりなされていない。しかし、上記問題は通常動作時でのことであって、例えば、電源ＯＮ／ＯＦＦ時などは出力信号が無効であるため、ＣＣＤ出力が小さくとも特に不都合が生じるわけではない。むしろ、過大電圧抑制効果の観点からは有利に働くとさえ言える。

そこで本発明では、過大電圧を制御することが可能な信号処理回路、画像読取装置および画像形成装置を提供することを目的としている。

上記の目的を達成するため、請求項１に記載の発明は、光電変換素子からのアナログデータを、交流結合を介してデジタルデータへと変換する信号処理回路であって、信号処理回路は、アナログデータのオフセットレベルを任意の電位に固定するクランプ手段と、クランプ手段のＯＮ／ＯＦＦを制御するクランプスイッチと、光電変換素子のＯＮ／ＯＦＦ時には光電変換素子の通常動作時よりも、クランプスイッチのＯＮ時における抵抗を小さくないし等価的に小さくするように、クランプスイッチを制御するクランプ制御手段と、を有し、クランプ制御手段は、光電変換素子のＯＮ／ＯＦＦ時において、光電変換素子の通常動作時よりもクランプスイッチをＯＮする期間を長くことを特徴とする。

請求項２に記載の発明は、請求項１に記載の信号処理回路において、クランプ制御手段は、信号処理回路の電源投入時に、クランプスイッチをＯＮする期間を長くすることを特徴とする。

請求項３に記載の発明は、請求項１または２に信号処理回路において、信号処理回路は、クランプスイッチを複数備え、クランプ制御手段は、複数のクランプスイッチを少なくとも１以上選択して、クランプスイッチを複数備え、クランプ制御手段は、複数のクランプスイッチを少なくとも１以上選択して、クランプスイッチのＯＮ時における抵抗を可変ないし等価的に可変することを特徴とする。

請求項４に記載の発明は、請求項３に記載の信号処理回路において、クランプ制御手段は、信号処理回路の有するレジスタまたは外部端子にて制御されることを特徴とする。

請求項５に記載の発明は、請求項３に記載の信号処理回路において、複数のクランプスイッチは、同じ特性を有することを特徴とする。

請求項６に記載の発明は、請求項１または２に記載の信号処理回路において、信号処理回路は、クランプスイッチと直列に接続された可変抵抗を有し、クランプ制御手段は、可変抵抗を制御して、クランプスイッチのＯＮ時における抵抗を可変ないし等価的に可変することを特徴とする。

請求項７に記載の発明は、請求項６に記載の信号処理回路において、クランプ制御手段は、信号処理回路の有するレジスタまたは外部端子にて制御されることを特徴とする。

請求項８に記載の発明は、請求項１から７のいずれか１項に記載の信号処理回路を有する画像読取装置であることを特徴とする。

請求項９に記載の発明は、請求項８記載の画像読取装置を有する画像形成装置であることを特徴とする。

このように、本発明の信号処理回路、画像読取装置および画像形成装置によれば、過大電圧を制御することが可能となる。

本発明では、例えば、画像形成装置の画像読み取り動作の、非通常動作時と通常動作時との移行時において過大電圧が発生する電源ＯＮ／ＯＦＦ時などでは、ＣＣＤ出力信号が無効であるということに着目した。すなわち、本発明では、電源ＯＮ／ＯＦＦ時などにおけるクランプスイッチＯＮ抵抗値を小さくすることを提案する。これにより、ＡＦＥのクランプ動作の追従速度が向上し、すなわち過大電圧の抑制効果の向上を図るとともに、ＡＦＥの立ち上げ時間の高速化をも実現する。

以下に、本実施形態の信号処理回路、画像読取装置および画像形成装置について、図面を用いて説明する。なお、本実施形態は以下に述べるものに限定されず、その趣旨を逸脱しない範囲において種々変更が可能である。また、本実施形態では、画像読取装置としてスキャナを例に挙げて説明する。
図１は、本実施形態のスキャナの構成を示す図である。

本実施形態のスキャナ２１は、コンタクトガラス１１と、ハロゲンランプ１２と、第１反射ミラー１３と、第２反射ミラー１４と、第３反射ミラー１５と、第１キャリッジ１６と、第２キャリッジ１７と、レンズユニット１８と、ＣＣＤリニアイメージセンサ１９と、センサボード２０と、白基準版２３とを備えている。

原稿を読み取る場合には、まず、スキャナ本体２１のコンタクトガラス１１上に原稿２２を載置して図示しない操作部にて読み取り操作を行う。すると、原稿画像を露光するハロゲンランプ１２および第１反射ミラー１３を備えた第１キャリッジ１６と、第２反射ミラー１４および第３反射ミラー１５を備えた第２キャリッジ１７とが、それぞれ図中矢印のＡ方向（副走査方向）へと移動する。

このとき、ハロゲンランプ１２から原稿２２へと露光された走査光は、第１反射ミラー１３、第２反射ミラー１４、第３反射ミラー１５にてそれぞれ反射された後、レンズユニット１８にて結像される。レンズユニット１８に入射されて結像された光は、ＣＣＤリニアイメージセンサ１９にて光電変換されて、センサボードユニット２０上でこの光電変換された信号に対して所定の処理を行うことになる。

また、第１キャリッジ１６と、第２キャリッジ１７と、レンズユニット１８と、ＣＣＤリニアイメージセンサ１９を搭載したセンサボード２０とは、スキャナ本体２１の内部に設置され、読み取り光学系などによる各種の歪みなどを補正する白基準版２３は、スキャナ本体２１の上部に設置される。

次に、図２は、本実施形態のＡＦＥの構成を示す図である。
本実施形態のＡＦＥ１は、クランプ回路部（CLAMP）２と、サンプルホールド（SH）部３と、（可変）ゲインアンプ（VGA）４と、Ａ／Ｄコンバータ（ADC）５と、ブラッククランプ回路（BLK_CLAMP）６と、Ｄ／Ａコンバータ（DAC）７と、マルチプレクサ（MPX）８とを備えている。

この図２において、ＡＦＥ１に入力されたＣＣＤ出力信号は、まず、クランプ回路部２にて基準電位をクランプされ、サンプルホールド部３でサンプルホールドされる。この信号は、ゲインアンプ４にて増幅され、Ａ／Ｄコンバータ５にてデジタル信号化される。このとき、ブラッククランプ回路６で黒レベル補正を行って、Ｄ／Ａコンバータ７で再度アナログ信号へと変換される、いわゆるフィードバック制御が行われる。

この後、再びゲインアンプによって信号を増幅されて、Ａ／Ｄコンバータ５にてＡ／Ｄ変換される。そしてこのデジタル画像信号は、マルチプレクサによってｅｖｅｎ画素／ｏｄｄ画素が合成されて、デジタル画像データとして外部に出力される。

次に、図３は、本実施形態のＡＦＥの入力段階であるクランプ回路部の構成を示す図である。
ここで、クランプ動作は、クランプ回路内のクランプスイッチ（SW）９をＯＮ／ＯＦＦしてＡＣ結合コンデンサを充放電することで実現され、クランプされたＣＣＤ出力信号は、後段のサンプルホールド部３へと入力される。また、ＯＮ抵抗とは、このスイッチがＯＮしているときの等価抵抗であり、そのときＡＦＥ入力端子とクランプ用電源がＯＮ抵抗で接続されていると見なすことができる。

ここで、クランプスイッチのＯＮ抵抗は、ＡＦＥ入力段に対する駆動条件の制約などから、ある程度の下限が決まってくる。例えば、ＯＮ抵抗が低い場合などは、ＣＣＤ出力電圧が分圧されて小さくなってしまう。そのため、通常、従来のクランプスイッチのＯＮ抵抗は、図４（ａ）に示すように固定値で数百Ωと高く設定されており、これによりクランプ動作の追従速度を上げることができない。その結果、過大入力電圧に対する抑制効果を得ることができず、または、抑制効果を得られたとしてもその効果は小さいものとなっている。

しかしながら、ＯＮ抵抗の下限が問題とするのは、画像データが有効な読取動作時（通常動作時）の場合であり、過大電圧が発生する電源ＯＮ／ＯＦＦ時や省エネモード移行／復帰時などの非読取動作時（非通常動作時）の場合は画像データが無効である。したがって、前述したような影響はほとんどない。むしろ、ＣＣＤ出力電圧が出ないということは、過電圧発生時には有利な方向に働くとさえいえる。

本実施形態では、このことに着目している。すなわち、本実施形態でのクランプスイッチのＯＮ抵抗は、従来のＯＮ抵抗のように固定抵抗ではなく、図４（ｂ）に示すような可変抵抗となっている。

次に、図５は、本実施形態のクランプスイッチのＯＮ抵抗を模式的に示す図である。

ここでは、ＡＦＥの構成を、ＣＣＤのように過大電圧が発生するシステムのＯＮ／ＯＦＦの際に、クランプスイッチ部（SW）９のＯＮ抵抗を小さくすることができるように、クランプ制御部（CLP_CNT）１０を導入する。クランプ制御部（CLP_CNT）１０は、電源ＯＮ／ＯＦＦ時のクランプスイッチ（SW）９のＯＮ抵抗を、電源ＯＮ／ＯＦＦ時以外の場合よりも小さくなるように制御する。

ここで、CCD_OUTはＣＣＤ信号出力を示し、CLPINはクランプ信号を示している。また、このCLPINとは、クランプスイッチ（SW）９がＯＮされるタイミング、すなわち、クランプタイミングを示す信号のことである。

なお、本実施形態では、ＯＮ抵抗に対して、「等価的に可変」や「等価的に小さくする」などの表現を使うが、これは例えば、クランプスイッチ自体のＯＮ抵抗が可変にならなくとも、クランプスイッチ部（SW）９全体としては可変になる場合のことを示している。このように本実施形態では、ＯＮ抵抗を小さくできるようＡＦＥ１を構成することで、クランプ動作の追従速度を上げることが可能になり、その結果、過大電圧の抑制効果の向上およびＡＦＥ立ち上げ時間の高速化を図ることができる。

また、図５では、クランプ制御部（CLP_CNT）１０に対して、レジスタ（reg）や外部端子（SW_REG）信号入力、或いはその両方による制御が可能な構成としている。このとき、レジスタの電源ＯＮ時に設定されている初期状態の値（ハードデフォルト値）は、通常動作時のＯＮ抵抗値よりも小さくなるようにする。このように設定することで、電源ＯＮ時などに特別な設定や処理を必要とせずに、過大電圧の抑制化やＡＦＥ立ち上げ時間の高速化といった効果を得ることができる。また、このような効果は、外部端子（SW_REG）の論理を固定することでも同様の効果を得られる。これは例えば、Ｈアクティブの場合にはＨ固定、Ｌアクティブの場合にはＬ固定、という場合を指す。

このように、本実施形態によれば、過大電圧が発生する期間（ＣＣＤのＯＮ／ＯＦＦ時）のＡＦＥのクランプスイッチＯＮ抵抗値を小さくすることで、ＡＦＥへの入力過大電圧を抑制し、ＡＦＥの特性劣化または破損を防止することができる。またこれにより、デバイスの立ち上げ時間をも短縮することが可能となる。

また、ＡＦＥ電源投入時の初期設定として、クランプスイッチのＯＮ抵抗値を通常使用時よりも小さくしておくことで、電源投入時に際しても、特に設定を必要とせず、過大電圧抑制効果・立ち上げ時間高速性を容易に得ることができる。

一方、クランプ動作は通常、図６に示すように、ＣＣＤ出力１ライン中の任意期間、例えば暗時出力部または空転送部にて行われる。なお、図６では、１ライン中の空転送部にてクランプする場合を示している。このクランプ期間が、クランプ動作をしている期間、すなわち、クランプスイッチがＯＮしている期間となる。また、この図６に示すように、通常動作時（ラインクランプ）における１ライン期間におけるクランプ期間（クランプデューティー：Tclp）は数％程度と小さい。

そこで、本実施形態ではさらに、このクランプデューティーを大きくすることによって、過大電圧の抑制効果およびＡＦＥ立ち上げ時間の高速化をさらに向上させることもできる。なお、ここでは、クランプデューティーを大きくする場合の例として、図７に示すように、１ライン全期間クランプ動作を行う（クランプスイッチをＯＮする）場合、すなわちベタクランプの場合について説明する。また、図７において、CLPINを外部供給してベタクランプを行う場合には、ハードウェア上の制約で常時Ｈ固定とはならない場合があるが、CLPINをＡＦＥ内部にて生成して行う場合には、常時固定化が可能である。

まず、本実施形態のＡＦＥ１におけるクランプ制御部（CLP_CNT）１０の構成を図８に示す。
ここでは、ＯＮ抵抗可変とベタクランプとを実現するために、クランプ制御部（CLP_CNT）１０の機能として、ＯＮ抵抗を制御する機能だけでなく、クランプスイッチ（SW）９のＯＮ期間を制御する機能を追加している。これは例えば、通常外部からのCLPINでクランプスイッチ（SW）９がＯＮするのを、ベタクランプの場合には、CLPINをクランプスイッチ（SW）９には出力せずに、常時ＯＮし続けるようにすることで実現可能である。

またこれは、外部からのCLPINの論理を、ハードウェア的にＨまたはＬに固定することでも同様に実現可能である。このように、ＯＮ抵抗を小さくするのに合わせて、クランプデューティーを大きくできるようにＡＦＥ１を構成することで、クランプ動作の追従速度を格段に上げることが可能となる。その結果、過大電圧の抑制効果をさらに向上させ、また、ＡＦＥ立ち上げ時間をさらに高速化することが可能となる。

このように、クランプスイッチのＯＮ抵抗値を通常使用時よりも小さく、かつクランプスイッチＯＮ期間を通常使用時よりも長くとることで、過大電圧抑制効果・立ち上げ時間高速性を大幅に向上させることが可能となる。

また、図８に示すように、クランプ制御部（CLP_CNT）１０は、レジスタ（reg1，reg2）、および、外部端子（SW_REG，SW_TIME信号入力）のいずれかによる制御、或いは両方による制御が可能である。このreg1，reg2はＯＮ抵抗可変制御用のレジスタであり、また、SW_REG，SW_TIMEはＯＮ期間可変制御用の外部端子である。

このとき、レジスタのハードデフォルト値を、通常動作時のＯＮ抵抗値よりも小さくなるように設定し、且つ、通常動作時のＯＮ期間よりも長く（ベタクランプ）なるようにする。このように設定することで、電源ＯＮ時などに特別な設定や処理を必要とせずに、過大電圧の抑制化やＡＦＥ立ち上げ時間の高速化といった効果を得ることができる。

このように、ＡＦＥ電源投入時の初期設定として、クランプスイッチのＯＮ時間を通常使用時よりも長くしておくことで、電源投入時に際しても、特に設定を必要とせず、過大電圧抑制効果・立ち上げ時間高速性を大幅に向上させることが可能となる。

また、過大電圧の抑制化やＡＦＥ立ち上げ時間の高速化という効果は、前述の図５で説明した場合と同様に、外部端子（SW_REG、SW_TIME）の論理を、Ｈアクティブの場合にはＨ固定、Ｌアクティブの場合にはＬ固定、というように固定することでも、その効果を得ることが可能である。さらに、ＯＮ抵抗を小さくする場合とクランプデューティーを大きくする場合とを関連付けて、１つのレジスタまたは外部端子にて制御することとしてもよい。

さて、前述したように、ＯＮ抵抗を可変ないし等価的に可変する場合は、実際には複数のクランプスイッチを単一または複数個選択して用いることで実現できる。これについて、図面を用いながら説明する。
図９および図１０は、本実施形態のクランプスイッチ（SW）９の他の一例を示す図である。図９は、ＯＮ抵抗の異なるクランプスイッチを用いる場合を示し、図１０は、ＯＮ抵抗が同じクランプスイッチを用いる場合を示している。

図９，１０に示すように、本実施形態ではクランプスイッチ（SW）９として、SW1，SW2の２つ（複数個）用いている。図９では、クランプ制御部（CLP_CNT）１０にて、通常動作時に用いられるクランプスイッチであるSW1と、通常動作時よりもＯＮ抵抗が小さいクランプスイッチであるSW2とで構成されている。そして、このSW1とSW2とを適宜切り替えることによって、ＯＮ抵抗値を小さくする。なお、図９では、ＯＮ抵抗が小さいSW2をＯＮしている場合を示しており、通常動作時にはSW1に切り替える。

また、図１０では、クランプスイッチ（SW）９として、通常動作時に用いられるクランプスイッチ２つで構成されている。すなわち、図１０のSW1とSW2とはＯＮ抵抗が同じであり、これらのスイッチを並列で動作させることによって、等価的にＯＮ抵抗値を小さくしている。なお、通常動作時にはSW1またはSW2のうちのいずれか一方に切り替える。

図９，１０に示すどちらの場合によっても、複数個のスイッチを用いることになる。しかし、図１０に示すように、等価的なＯＮ抵抗を有する同特性のクランプスイッチを用いることによって、ＩＣ製造時の製造プロセスにおいて負担を軽減できるというメリットがある。

このように、本実施形態によれば、異なる２種類以上のＯＮ抵抗を持つクランプスイッチや同等のＯＮ抵抗を持つクランプスイッチなど、複数のクランプスイッチを単一または複数個選択して用いることで、クランプスイッチのＯＮ抵抗を適切に可変ないし等価的に可変することができる。さらに、同等のＯＮ抵抗を持つクランプスイッチを用いる場合には、情報処理回路の製造プロセスにかかる負担をも軽減させることができる。

また、図９，１０に示したように、ＯＮ抵抗の可変制御をレジスタ（reg1）と外部端子（SW_REG）とのうちいずれか一方、または両方を用いて制御することができるように構成されている。これによって、任意のタイミングにてＯＮ抵抗の可変を実現可能としている。また、ハードデフォルト値として、予めＯＮ抵抗が小さくなるように設定しておく。これにより、電源ＯＮ時などにおいて特別な設定や処理などを必要とせず、ＯＮ抵抗の可変が実現できる。

なお、図９，１０にて示したreg2およびSW_TIMEは、クランプデューティーを可変させる際に制御するレジスタと外部端子である。

このように、クランプ制御をレジスタまたは外部端子にて制御可能とすることで、クランプスイッチの選択とＯＮ時間とのうちのいずれか、またはその両方を、任意のタイミングで可変ないし等価的に可変することができる。

一方、前述した図９，１０において、各SWが有する部品特性としての個体差（バラツキ）を考慮すると、過大電圧に対する抑制効果を確保できない恐れがある。そこで、本実施形態ではさらに、ＯＮ抵抗を小さくするだけでなく、SWのような部品のバラツキにも対応可能な構成をとっている。

このような構成を、図１１に示す。この図１１においては、ＯＮ抵抗の等価的可変性を実現するために、クランプスイッチ（SW1）に、可変抵抗（Rvar）を直列に接続している。またこのとき、可変抵抗（Rvar）は連続可変である。すなわち、可変抵抗を最小とすると等価ＯＮ抵抗も最小となり、逆に可変抵抗を最大とすると等価ＯＮ抵抗は最大となる。このように、可変抵抗に連続性を持たせることになるので、ＯＮ抵抗の調整機能をも設けることが可能となる。

すなわち、クランプスイッチ等の部品特性にバラツキが生じている場合であっても、ＯＮ抵抗値を調整することができる。したがって、各SWが有する部品特性に関わらず、過大電圧へ抑制効果を確保できる。なお、ＯＮ抵抗を可変ないし等価的に可変する際には、クランプスイッチ（SW1）自体のＯＮ抵抗は小さくしておき、かつ、直列に接続された可変抵抗（Rvar）で等価的なＯＮ抵抗を＋側に調整すればよい。

また、図１１に示したように、ＯＮ抵抗の可変制御をレジスタ（reg_r）と外部端子（REG_VAR）とのうちいずれか一方、または両方を用いて制御することができるように構成されている。これによって、任意のタイミングにてＯＮ抵抗の等価的な可変を実現可能としている。また、外部端子にてＯＮ抵抗を可変する場合には、入力電圧によって可変抵抗値を変えるようにすればよい。

このように、クランプスイッチに直列に接続した可変抵抗を制御することで、等価的にクランプスイッチのＯＮ抵抗を、適切かつ連続的に可変することが可能となり、部品特性に個体差がある場合でも対応することができる。

ところで、前述した本実施形態では、ＣＣＤとＡＦＥとが同時にＯＮする場合、または、ＡＦＥの方が早くＯＮする場合は特に問題はない。しかし、ＣＣＤがＡＦＥよりも早くＯＮするような場合には、過大電圧に対する抑制効果を発揮できない恐れがある。したがって、ＣＣＤとＡＦＥとがＯＮするタイミングをシーケンシャルに制御する必要がある。
次に、本実施形態において、過大電圧を抑制するためにＣＣＤおよびＡＦＥの動作を順番に制御する制御動作について、図面を用いて説明する。

図１２は、本実施形態において、電源ＯＮ時または省エネモードからの復帰時における通常の動作を示すフローチャートであり、図１３は、電源ＯＮ時または省エネモードからの復帰時における通常の動作を示すシーケンスチャートである。

なお、図１３において、「通常」は、通常の設定期間内のラインクランプやＯＮ抵抗を示し、「通常＊」は、ハードデフォルト設定に基づく期間内のラインクランプやＯＮ抵抗を示し、「ベタ」は、ベタクランプを示し、抵抗小は、通常時よりも小さなＯＮ抵抗を示している。

電源ＯＦＦまたは省エネモードの状態から、システムの電源ＯＮまたは省エネモードからの復帰指示があった場合には、過大電圧に対応するシーケンスが開始される（ステップＳ１０１）。するとまず、ＡＦＥのリセット解除を行う（ステップＳ１０２）。この段階では、ＡＦＥはＯＮしているが、ＣＣＤはＯＦＦの状態である。

次に、ＡＦＥのクランプ設定を行う（ステップＳ１０３）。この設定では、ＯＮ抵抗を通常動作時よりも小さくなるように設定し、また、クランプデューティーを通常動作時よりも大きくなるように設定する。なお、ここではベタクランプとする。

ここで例えば、クランプ設定の設定処理について、シリアル通信などを用いて設定を行っている場合には、ＡＦＥに設定が完了されるまでにある程度の任意の通信時間を要することになる。したがって、この通信時間部のウェイト時間（ウェイト１）を設ける（ステップＳ１０４）。そして、このウェイト１の時間経過後に、ＣＣＤをＯＮする（ステップＳ１０５）。

ＣＣＤをＯＮした後は、過大電圧の影響が十分小さくなるまでのウェイト時間（ウェイト２）を設ける（ステップＳ１０６）。このようにして、最後に過大電圧に対応するシーケンスを終了して（ステップＳ１０７）、通常のシステムの電源ＯＮ時または省エネモードからの復帰時の処理を行う。またこのとき、ＯＮ抵抗値およびクランプデューティーは、通常動作時の設定に初期化される。

なお、前述したステップＳ１０４のウェイト１のウェイト時間と、ステップＳ１０６のウェイト２のウェイト時間とは適宜設定・変更が可能である。またここでは、省エネモード時において、ＣＣＤとＡＦＥとが共にＯＦＦする、またはＡＦＥはリセットされることとして説明したが、ＣＣＤのみがＯＦＦ状態でありＡＦＥがＯＮ状態である場合には、前述したステップＳ１０２におけるＡＦＥのリセット解除が不要となる。

このように、システムの電源投入時または省エネルギーモード復帰時において、ＣＣＤとＡＦＥの電源立ち上がりタイミングに依存することなく、適切に過大電圧抑制およびシステムの高速立ち上げを行うことが可能となる。

次に、本実施形態において、ＡＦＥのハードデフォルト設定に基づいて、ＯＮ抵抗を小さく、また、クランプデューティーを大きくする場合を、図面を用いて説明する。

図１４は、本実施形態において、電源ＯＮ時または省エネモードからの復帰時におけるハードデフォルト設定使用時の動作を示すフローチャートであり、図１５は、電源ＯＮ時または省エネモードからの復帰時におけるハードデフォルト設定使用時の動作を示すシーケンスチャートである。

なお、図１５において、「通常」は、通常の設定期間内のラインクランプやＯＮ抵抗を示し、「通常＊」は、ハードデフォルト設定に基づく期間内のラインクランプやＯＮ抵抗を示し、「ベタ」は、ベタクランプを示し、抵抗小は、通常時よりも小さなＯＮ抵抗を示している。

電源ＯＦＦまたは省エネモードの状態から、システムの電源ＯＮまたは省エネモードからの復帰指示があった場合には、過大電圧に対応するシーケンスが開始される（ステップＳ２０１）。するとまず、ＡＦＥのリセット解除を行う（ステップＳ２０２）。この段階では、ＡＦＥはＯＮしているが、ＣＣＤはＯＦＦの状態である。

このとき、予め設定されたハードデフォルト設定を利用するので、前述のステップ１０３のＡＦＥにおけるベタクランプなどのクランプ設定や、ＯＮ抵抗を通常時よりも小さくするようなスイッチ設定、および、ステップＳ１０４のウェイト時間が不要となる。そして次の動作として、ＣＣＤをＯＮすることになる（ステップＳ２０３）。

ＣＣＤをＯＮした後は、過大電圧の影響が十分小さくなるまでのウェイト時間（ウェイト２）を設けて（ステップＳ２０４）、最後に過大電圧に対応するシーケンスを終了する（ステップＳ２０５）。そして、通常のシステムの電源ＯＮ時または省エネモードからの復帰時の処理を行う。またこのとき、ＯＮ抵抗値およびクランプデューティーは、通常動作時の設定に初期化される。

なお、前述したステップＳ２０４のウェイト２のウェイト時間は、適宜設定・変更が可能である。また、ここでの動作も、省エネモード時において、ＣＣＤとＡＦＥとが共にＯＦＦする、またはＡＦＥはリセットされることとして説明したが、ＣＣＤのみがＯＦＦ状態でありＡＦＥがＯＮ状態である場合には、前述したステップＳ２０２におけるＡＦＥのリセット解除が不要となる。

このように、システムの電源投入時または省エネルギーモード復帰時において、ＣＣＤとＡＦＥの電源立ち上がりタイミングに依存することなく、適切に過大電圧抑制およびシステムの高速立ち上げを行えるだけでなく、ＡＦＥのハードデフォルト設定を用いることで、制御シーケンスをより簡略化することが可能となる。

また一方、システムの電源をＯＦＦする際や、通常モード時から省エネモードへ移行する際についても、ＡＦＥがＣＣＤよりも早くＯＦＦしてしまうような場合には、過大電圧に対する抑制効果を発揮できない恐れがある。この場合についても、前述した図１２から図１５の場合と同様に、ＣＣＤおよびＡＦＥをＯＦＦするタイミングをシーケンシャルに制御することで対応可能である。
この場合の制御動作について、図面を用いて説明する。

図１６は、本実施形態において、電源ＯＦＦ時または省エネモードへの移行時における動作を示すフローチャートであり、図１７は、電源ＯＦＦ時または省エネモードへの移行時における動作を示すシーケンスチャートである。

なお、図１７において、「通常」は、通常の設定期間内のラインクランプやＯＮ抵抗を示し、「ベタ」は、ベタクランプを示し、抵抗小は、通常時よりも小さなＯＮ抵抗を示している。また、ＡＦＥがリセット処理中の場合やＡＦＥがＯＦＦの場合には、通常クランプ動作は行わない。

まず、電源ＯＮまたは通常時の動作モード状態から、システムの電源ＯＦＦまたは省エネモードへの移行指示があると、過大電圧に対応するシーケンスが開始される（ステップＳ３０１）。するとまず、ＡＦＥのクランプ設定を行う（ステップＳ３０２）。この設定では、ＯＮ抵抗を通常動作時よりも小さくなるように設定し、また、クランプデューティーを通常動作時よりも大きくなるように設定する。なお、ここではベタクランプとする。

次に、ＡＦＥへの設定が完了するまでのある程度の任意の時間、すなわちウェイト時間（ウェイト１）を設ける（ステップＳ３０３）。そして、このウェイト１の時間経過後に、ＣＣＤをＯＦＦする（ステップＳ３０４）。

ＣＣＤをＯＮした後は、過大電圧の影響が十分小さくなるまでのウェイト時間（ウェイト２）を設ける（ステップＳ３０５）。さらに、省エネモードへの移行時の場合には、ＡＦＥのリセット処理を行う（ステップＳ３０６）。

このようにして、最後に過大電圧に対応するシーケンスを終了して（ステップＳ３０７）、通常のシステムの電源ＯＦＦ時または省エネモードへの移行処理を行う。またこのとき、ＯＮ抵抗値およびクランプデューティーは、通常動作時の設定に初期化される。

なおここでは、省エネモード時において、ＣＣＤがＯＦＦして、ＡＦＥがリセットされることとして説明したが、ＣＣＤのみがＯＦＦ状態でありＡＦＥがＯＮ状態である場合には、前述したステップＳ３０６におけるＡＦＥのリセットが不要となる。また、ＣＣＤとＡＦＥとが共にＯＦＦ状態になる場合には、ＡＦＥのリセット処理を行うステップＳ３０６にてＡＦＥをＯＦＦすることになる。

このように、システムの電源遮断時または省エネルギーモード移行時において、ＣＣＤとＡＦＥの電源立ち下がりタイミングに依存することなく、適切に過大電圧抑制を行うことが可能となる。

以上、本実施形態の信号処理回路、画像読取装置および画像形成装置によれば、ＡＦＥやＣＣＤなどのＩＣのように、ＯＮ／ＯＦＦのタイミングがスキャナや複合機など該ＡＦＥ、ＣＣＤを組み込んでいるハードウェア上で設定されているような場合であっても、ＡＦＥやＣＣＤ自体の立ち上がりをソフトウェア上でシーケンシャルに制御することができる。したがって、過大電圧に対する制御効果を得ることが可能となり、特性劣化や破損の防止、デバイスの立ち上げ時間の短縮化を図ることができる。

本実施形態の画像読取装置の構成を示す図である。 本実施形態のＡＦＥ１の構成を示す図である。 本実施形態のＡＦＥのクランプ回路部の構成を示す図である。 （ａ）は、従来のクランプスイッチのＯＮ抵抗を模式的に示す図であり、（ｂ）は、本実施形態のクランプスイッチのＯＮ抵抗を模式的に示す図である。 本実施形態のＡＦＥ１におけるクランプ回路部の構成の一例を示す図である。 通常のクランプ動作時における１ライン中のクランプ期間を示す図である。 通常のクランプ動作時よりもクランプ期間を長くした場合における、１ライン中のクランプ期間を示す図である。 本実施形態のＡＦＥ１におけるクランプ回路部の構成の他の一例を示す図である。 本実施形態のクランプスイッチに、ＯＮ抵抗の異なるクランプスイッチを用いる場合を示す図である。 本実施形態のクランプスイッチに、ＯＮ抵抗が同じクランプスイッチを用いる場合を示す図である。 本実施形態のクランプスイッチに、可変抵抗を直列に接続した場合を示す図である。 電源ＯＮ時または省エネモードからの復帰時における通常の動作を示すフローチャートである。 電源ＯＮ時または省エネモードからの復帰時における通常の動作を示すシーケンスチャートである。 電源ＯＮ時または省エネモードからの復帰時におけるハードデフォルト設定使用時の動作を示すフローチャートである。 電源ＯＮ時または省エネモードからの復帰時におけるハードデフォルト設定使用時の動作を示すシーケンスチャートである。 電源ＯＦＦ時または省エネモードへの移行時における動作を示すフローチャートである。 電源ＯＦＦ時または省エネモードへの移行時における動作を示すシーケンスチャートである。

符号の説明

１ ＡＦＥ
２ クランプ回路部（CLAMP）
３ サンプルホールド（SH）部
４ （可変）ゲインアンプ（VGA）
５ Ａ／Ｄコンバータ（ADC）
６ ブラッククランプ回路（BLK_CLAMP）
７ Ｄ／Ａコンバータ（DAC）
８ マルチプレクサ（MPX）
９ クランプスイッチ部（SW）
１０ クランプ制御部（CLP_CNT）

Claims (9)

1. 光電変換素子からのアナログデータを、交流結合を介してデジタルデータへと変換する信号処理回路であって、
   前記信号処理回路は、
   前記アナログデータのオフセットレベルを任意の電位に固定するクランプ手段と、
   前記クランプ手段のＯＮ／ＯＦＦを制御するクランプスイッチと、
   前記光電変換素子のＯＮ／ＯＦＦ時には該光電変換素子の通常動作時よりも、前記クランプスイッチのＯＮ時における抵抗を小さくないし等価的に小さくするように、前記クランプスイッチを制御するクランプ制御手段と、
   を有し、
   前記クランプ制御手段は、前記光電変換素子のＯＮ／ＯＦＦ時において、前記光電変換素子の通常動作時よりも前記クランプスイッチをＯＮする期間を長くすることを特徴とする信号処理回路。
2. 前記クランプ制御手段は、前記信号処理回路の電源投入時に、前記クランプスイッチをＯＮする期間を長くすることを特徴とする請求項１に記載の信号処理回路。
3. 前記信号処理回路は、前記クランプスイッチを複数備え、
   前記クランプ制御手段は、該複数のクランプスイッチを少なくとも１以上選択して、前記クランプスイッチのＯＮ時における前記抵抗を可変ないし等価的に可変することを特徴とする請求項１または２に記載の信号処理回路。
4. 前記クランプ制御手段は、前記信号処理回路の有するレジスタまたは外部端子にて制御されることを特徴とする請求項３に記載の信号処理回路。
5. 複数の前記クランプスイッチは、同じ特性を有することを特徴とする請求項３に記載の信号処理回路。
6. 前記信号処理回路は、前記クランプスイッチと直列に接続された可変抵抗を有し、
   前記クランプ制御手段は、前記可変抵抗を制御して、前記クランプスイッチのＯＮ時における前記抵抗を可変ないし等価的に可変することを特徴とする請求項１または２に記載の信号処理回路。
7. 前記クランプ制御手段は、前記信号処理回路の有するレジスタまたは外部端子にて制御されることを特徴とする請求項６に記載の信号処理回路。
8. 請求項１から７のいずれか１項に記載の信号処理回路を有する画像読取装置。
9. 請求項８に記載の画像読取装置を有する画像形成装置。

Images