JPH07131057A - 光検出器 - Google Patents
光検出器Info
- Publication number
- JPH07131057A JPH07131057A JP5296047A JP29604793A JPH07131057A JP H07131057 A JPH07131057 A JP H07131057A JP 5296047 A JP5296047 A JP 5296047A JP 29604793 A JP29604793 A JP 29604793A JP H07131057 A JPH07131057 A JP H07131057A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- absorption layer
- gate electrode
- field effect
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 応答速度や検出感度に優れた電界効果型光検
出器を提供する。 【構成】 基板１０上にφ−ＡｌＧａＡｓバッファ層１
１、φ−ＧａＡｓ層を積層し、ゲート電極１５の下にφ
領域１２を残し他はｎ型ＧａＡｓ層１３にする。ｎ−Ｇ
ａＡｓ層１３上にソース電極１４、ドレイン電極１６、
ゲート電極１５を設け電界を適当に印加すると、空乏層
１９はｎ−ＧａＡｓ層１３とφ−ＧａＡｓ１２の界面ま
で延びドレイン電流は流れなくなる。素子上面から光１
８をゲート・ドレイン間に照射すると、吸収層１３で吸
収され電子−正孔対が発生する。電子はドレイン電極１
６からはき出され正孔はゲート電極１５及びφ−ＧａＡ
ｓ１２に流れ込み、ｎ領域１３及びφ領域１２のポテン
シャルの変化でチャネル電流が流れて光電流が増幅され
る。
出器を提供する。 【構成】 基板１０上にφ−ＡｌＧａＡｓバッファ層１
１、φ−ＧａＡｓ層を積層し、ゲート電極１５の下にφ
領域１２を残し他はｎ型ＧａＡｓ層１３にする。ｎ−Ｇ
ａＡｓ層１３上にソース電極１４、ドレイン電極１６、
ゲート電極１５を設け電界を適当に印加すると、空乏層
１９はｎ−ＧａＡｓ層１３とφ−ＧａＡｓ１２の界面ま
で延びドレイン電流は流れなくなる。素子上面から光１
８をゲート・ドレイン間に照射すると、吸収層１３で吸
収され電子−正孔対が発生する。電子はドレイン電極１
６からはき出され正孔はゲート電極１５及びφ−ＧａＡ
ｓ１２に流れ込み、ｎ領域１３及びφ領域１２のポテン
シャルの変化でチャネル電流が流れて光電流が増幅され
る。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、光計測、光情
報処理などに用いられる電界効果型光検出器に関する。
報処理などに用いられる電界効果型光検出器に関する。
【０００２】
【従来の技術】従来、図４に示すように、ＦＥＴ（Fiel
d Effect Transistor）型の光検出器においては、半絶
縁性のＳＩ−ＧａＡｓ基板１００の上に、ｎ−ＧａＡｓ
活性層１０１が０．２μｍ〜０．５μｍの厚みに積層さ
れ、その上に電流の出し入れ及びバイアス電圧の印加を
行うためのソース電極１０２、ゲート電極１０３、ドレ
イン電極１０４が設けられている。この光検出器におい
ては、適当なゲート電圧及びドレイン電圧を印加すると
共に、デバイス上面から光１０５を照射すると、ソース
電極１０２とドレイン電極１０４との間に光電流が流れ
るので、光の検出を行うことができる。この種の従来例
は、例えば、R.B.Darling et.al.,IEEE J.of Quantum E
lec.,Vol.QE-23,No.7,P.1160,(1987）に記載されてい
る。また、同様のＦＥＴ型光検出器の構造に関する報告
事例として、T.Sugeta et.al.,Jpn.J.Appl.Phy.19,L27,
(1980）も知られている。
d Effect Transistor）型の光検出器においては、半絶
縁性のＳＩ−ＧａＡｓ基板１００の上に、ｎ−ＧａＡｓ
活性層１０１が０．２μｍ〜０．５μｍの厚みに積層さ
れ、その上に電流の出し入れ及びバイアス電圧の印加を
行うためのソース電極１０２、ゲート電極１０３、ドレ
イン電極１０４が設けられている。この光検出器におい
ては、適当なゲート電圧及びドレイン電圧を印加すると
共に、デバイス上面から光１０５を照射すると、ソース
電極１０２とドレイン電極１０４との間に光電流が流れ
るので、光の検出を行うことができる。この種の従来例
は、例えば、R.B.Darling et.al.,IEEE J.of Quantum E
lec.,Vol.QE-23,No.7,P.1160,(1987）に記載されてい
る。また、同様のＦＥＴ型光検出器の構造に関する報告
事例として、T.Sugeta et.al.,Jpn.J.Appl.Phy.19,L27,
(1980）も知られている。
【０００３】
【発明が解決しようとする課題】しかし図５に示すよう
に、上記従来のＦＥＴ型光検出器においては、キャリア
がＧａＡｓ基板１００を経由して電極１０２、１０３に
流れ込むために、電位が不安定になったり応答速度が低
下するといった問題があった。また、吸収層１０１の下
でキャリアの流出を完全にブロックすると検出感度が低
下するという問題もあった。例えば図５に示すように、
上記従来例では、移動度の低いホールが、ＳＩ−ＧａＡ
ｓ基板１００を大きく経由してゲート電極１０３やソー
ス電極１０２に達するために応答波形にすそひきの原因
となっていた。更に図６の（ａ）及び（ｂ）に示すよう
に、従来例では、ソース電極からゲート電極にかけて基
板中でのキャリアの分布が増加しチャネルが広がったよ
うになっているので、検出感度が悪くなる。
に、上記従来のＦＥＴ型光検出器においては、キャリア
がＧａＡｓ基板１００を経由して電極１０２、１０３に
流れ込むために、電位が不安定になったり応答速度が低
下するといった問題があった。また、吸収層１０１の下
でキャリアの流出を完全にブロックすると検出感度が低
下するという問題もあった。例えば図５に示すように、
上記従来例では、移動度の低いホールが、ＳＩ−ＧａＡ
ｓ基板１００を大きく経由してゲート電極１０３やソー
ス電極１０２に達するために応答波形にすそひきの原因
となっていた。更に図６の（ａ）及び（ｂ）に示すよう
に、従来例では、ソース電極からゲート電極にかけて基
板中でのキャリアの分布が増加しチャネルが広がったよ
うになっているので、検出感度が悪くなる。
【０００４】そこで本発明の目的は、応答速度や検出感
度に優れた電界効果型光検出器を提供することにある。
度に優れた電界効果型光検出器を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の要旨は、電界効果型光検出器において、ゲート電極
下のｎ型吸収層の厚みが該ゲート電極下以外のｎ型吸収
層の厚みより薄く、該厚みの差を生じさせる領域が該ゲ
ート電極下で且つ該吸収層の下層（例えば、バッファ
層）に接する場所に位置し、ノンドープで且つ該ｎ型吸
収層と同じ材料で構成されたことを特徴とする電界効果
型光検出器にある。又、電界効果型光検出器において、
ゲート電極下の吸収層の厚みが該ゲート電極下以外の吸
収層の厚みより薄く形成され、その吸収層の薄い部分の
下に、ノンドープで且つ該吸収層と同じ材料で構成され
た領域が形成されたことを特徴とする電界効果型光検出
器にある。所望のバンド構造を実現する為に、厚みの差
を生じさせる領域がノンドープで吸収層と同じ材料で構
成される必要がある。
明の要旨は、電界効果型光検出器において、ゲート電極
下のｎ型吸収層の厚みが該ゲート電極下以外のｎ型吸収
層の厚みより薄く、該厚みの差を生じさせる領域が該ゲ
ート電極下で且つ該吸収層の下層（例えば、バッファ
層）に接する場所に位置し、ノンドープで且つ該ｎ型吸
収層と同じ材料で構成されたことを特徴とする電界効果
型光検出器にある。又、電界効果型光検出器において、
ゲート電極下の吸収層の厚みが該ゲート電極下以外の吸
収層の厚みより薄く形成され、その吸収層の薄い部分の
下に、ノンドープで且つ該吸収層と同じ材料で構成され
た領域が形成されたことを特徴とする電界効果型光検出
器にある。所望のバンド構造を実現する為に、厚みの差
を生じさせる領域がノンドープで吸収層と同じ材料で構
成される必要がある。
【０００６】より具体的には、前記ｎ型吸収層のｎ型領
域が前記ゲート電極の下では０．１μｍから０．５μｍ
までの範囲内の厚みであると共に前記ゲート電極の下以
外では１μｍから１．５μｍまでの範囲内の厚みであ
る。また、前記吸収層下に、該吸収層よりもバンドギャ
ップの大きい材料で形成され、且つ該吸収層よりも、価
電子帯、伝導帯がフェルミ準位から離れているキャリア
ブロック層が設けられている。また、前記吸収層の下層
にＰ層が形成され、且つ該Ｐ層にはホールはき出し用オ
ーミック電極が設けられている。また、前記吸収層の下
層にＰ層クラッドを挟んで導波路が設けられている。ま
た、前記導波路がゲート電極とドレイン電極との間に設
けられている。
域が前記ゲート電極の下では０．１μｍから０．５μｍ
までの範囲内の厚みであると共に前記ゲート電極の下以
外では１μｍから１．５μｍまでの範囲内の厚みであ
る。また、前記吸収層下に、該吸収層よりもバンドギャ
ップの大きい材料で形成され、且つ該吸収層よりも、価
電子帯、伝導帯がフェルミ準位から離れているキャリア
ブロック層が設けられている。また、前記吸収層の下層
にＰ層が形成され、且つ該Ｐ層にはホールはき出し用オ
ーミック電極が設けられている。また、前記吸収層の下
層にＰ層クラッドを挟んで導波路が設けられている。ま
た、前記導波路がゲート電極とドレイン電極との間に設
けられている。
【０００７】また、光ローカル・エリア・ネットワーク
・システムにおいて、ノード装置の中に設けられた受信
部に前記電界効果型光検出器が用いられる。
・システムにおいて、ノード装置の中に設けられた受信
部に前記電界効果型光検出器が用いられる。
【０００８】
【作用】吸収層において、ゲート電極の直下のみにノン
ドープ領域を設けることで、空乏層の下でのみ効率よく
ポテンシャルが変化し、検出感度が向上する。
ドープ領域を設けることで、空乏層の下でのみ効率よく
ポテンシャルが変化し、検出感度が向上する。
【０００９】
【実施例】以下に本発明の第１実施例について図面と共
に説明する。図１は第１実施例の電界効果型光検出器を
表す断面図である。
に説明する。図１は第１実施例の電界効果型光検出器を
表す断面図である。
【００１０】図示するように、半絶縁性のＳＩ−ＧａＡ
ｓ基板１０の上に、バッファ層ないしキャリアブロック
層として、ノンドープのＡｌxＧａ1-xＡｓ層１１（x =
０．３）を２μｍだけ積層する。その上にノンドープの
φ−ＧａＡｓ層１２を１μｍだけ積層し、更に不純物拡
散あるいはイオン注入により、ドーピング濃度１×１０
17ｃｍ-3のｎ型（ｎ−ＧａＡｓ層１３）にするが、ゲー
ト電極１５の下については、幅４μｍ、高さ０．８μｍ
のノンドープ領域（φ−ＧａＡｓ１２）を残す。各領域
において、不純物拡散あるいはイオン注入強度、時間を
適当に制御することで、上記の如くｎ−ＧａＡｓ層１３
とノンドープ領域１２を形成できる。
ｓ基板１０の上に、バッファ層ないしキャリアブロック
層として、ノンドープのＡｌxＧａ1-xＡｓ層１１（x =
０．３）を２μｍだけ積層する。その上にノンドープの
φ−ＧａＡｓ層１２を１μｍだけ積層し、更に不純物拡
散あるいはイオン注入により、ドーピング濃度１×１０
17ｃｍ-3のｎ型（ｎ−ＧａＡｓ層１３）にするが、ゲー
ト電極１５の下については、幅４μｍ、高さ０．８μｍ
のノンドープ領域（φ−ＧａＡｓ１２）を残す。各領域
において、不純物拡散あるいはイオン注入強度、時間を
適当に制御することで、上記の如くｎ−ＧａＡｓ層１３
とノンドープ領域１２を形成できる。
【００１１】受光部以外の領域ではｎ−ＧａＡｓ層１３
をエッチングし、受光部表面には保護及び反射防止のた
めに窒化シリコン１７を１０００オングストロームだけ
積層する。ｎ−ＧａＡｓ層１３の上にソース電極１４並
びにドレイン電極１６として、ＡｕＧｅ／Ａｕ或いはＡ
ｕＧｅ／Ｎｉ／Ａｕなどを用いてオーミック電極を設け
る。ゲート電極１５としては、Ｔｉ／Ｐｔ／Ａｕ或いは
Ａｌなどを用いてショットキー電極を設ける。なお、光
検出器の素子サイズは、ゲート長は４μｍ、ゲート幅は
１０μｍ、ソース・ゲート間隔は１μｍ、ゲート・ドレ
イン間隔は５μｍとした。
をエッチングし、受光部表面には保護及び反射防止のた
めに窒化シリコン１７を１０００オングストロームだけ
積層する。ｎ−ＧａＡｓ層１３の上にソース電極１４並
びにドレイン電極１６として、ＡｕＧｅ／Ａｕ或いはＡ
ｕＧｅ／Ｎｉ／Ａｕなどを用いてオーミック電極を設け
る。ゲート電極１５としては、Ｔｉ／Ｐｔ／Ａｕ或いは
Ａｌなどを用いてショットキー電極を設ける。なお、光
検出器の素子サイズは、ゲート長は４μｍ、ゲート幅は
１０μｍ、ソース・ゲート間隔は１μｍ、ゲート・ドレ
イン間隔は５μｍとした。
【００１２】次に、本実施例の光検出器の動作について
説明する。ドレイン電極１６には、ソース電極１４に対
して正である電界ＶD を印加し、ゲート電極１５には、
ソース電極１４に対して負である電界ＶG を印加する。
ゲート電極１５はショットキー電極であるから、空乏層
１９が吸収層１３内に延びている。ゲート電極１５に適
当な電圧ＶG を印加すると、空乏層１９はｎ−ＧａＡｓ
層１３とφ−ＧａＡｓ層１２との界面まで延び、ドレイ
ン電流ＩD は流れなくなる。チャネルが閉じたこの電圧
印加・電流遮断の状態で、デバイス上面から、波長８３
０ｎｍのレーザ光１８をゲート電極１５とドレイン電極
１６との間に照射する。光１８は吸収層であるｎ−Ｇａ
Ａｓ層１３でほとんど吸収され、そこに電子−正孔対が
発生する。電子は、正である電界ＶD を印加されたドレ
イン電極１６から速やかにはきだされる。一方、正孔
は、負である電界ＶG を印加されたゲート電極１５及び
φ−ＧａＡｓ層１２に流れ込み、ｎ−ＧａＡｓ層１３及
びφ−ＧａＡｓ層１２のポテンシャルが変化する。その
結果、チャネルが開きチャネル電流Ｉchが流れて光電流
が増幅される。
説明する。ドレイン電極１６には、ソース電極１４に対
して正である電界ＶD を印加し、ゲート電極１５には、
ソース電極１４に対して負である電界ＶG を印加する。
ゲート電極１５はショットキー電極であるから、空乏層
１９が吸収層１３内に延びている。ゲート電極１５に適
当な電圧ＶG を印加すると、空乏層１９はｎ−ＧａＡｓ
層１３とφ−ＧａＡｓ層１２との界面まで延び、ドレイ
ン電流ＩD は流れなくなる。チャネルが閉じたこの電圧
印加・電流遮断の状態で、デバイス上面から、波長８３
０ｎｍのレーザ光１８をゲート電極１５とドレイン電極
１６との間に照射する。光１８は吸収層であるｎ−Ｇａ
Ａｓ層１３でほとんど吸収され、そこに電子−正孔対が
発生する。電子は、正である電界ＶD を印加されたドレ
イン電極１６から速やかにはきだされる。一方、正孔
は、負である電界ＶG を印加されたゲート電極１５及び
φ−ＧａＡｓ層１２に流れ込み、ｎ−ＧａＡｓ層１３及
びφ−ＧａＡｓ層１２のポテンシャルが変化する。その
結果、チャネルが開きチャネル電流Ｉchが流れて光電流
が増幅される。
【００１３】本実施例では、ゲート電極１５の下にある
吸収層１３の厚み（例えば、０．２μｍ）は、従来のＦ
ＥＴ型光検出器の活性層の膜厚程度であるので、ピンチ
オフ特性は良好である。一方、光１８の照射される領域
では、吸収層１３の厚み（例えば、１μｍ）はＧａＡｓ
の吸収長に相当するので、吸収層１３の中でほとんど吸
収され、バッファ層１１や基板１０の中で発生するキャ
リアは大きく減少し、応答速度が向上して、電位が安定
する。
吸収層１３の厚み（例えば、０．２μｍ）は、従来のＦ
ＥＴ型光検出器の活性層の膜厚程度であるので、ピンチ
オフ特性は良好である。一方、光１８の照射される領域
では、吸収層１３の厚み（例えば、１μｍ）はＧａＡｓ
の吸収長に相当するので、吸収層１３の中でほとんど吸
収され、バッファ層１１や基板１０の中で発生するキャ
リアは大きく減少し、応答速度が向上して、電位が安定
する。
【００１４】また従来例では、移動度の低いホールが、
図５に示す様に、基板１００を大きく経由してゲート電
極１０３やソース電極１０２に達するために応答波形の
すそひきの原因となっていたが、本実施例では吸収層１
３の下にキャリアブロック層１１を設けることで応答特
性を向上させることができ、デバイスの電位を安定させ
ることができる。
図５に示す様に、基板１００を大きく経由してゲート電
極１０３やソース電極１０２に達するために応答波形の
すそひきの原因となっていたが、本実施例では吸収層１
３の下にキャリアブロック層１１を設けることで応答特
性を向上させることができ、デバイスの電位を安定させ
ることができる。
【００１５】更に従来例では、図６に示す様に、ソース
電極からゲート電極にかけて基板中でのキャリアの分布
が増加しチャネルが広がったようになっているが、本実
施例ではゲート電極１５の下にのみノンドープのＧａＡ
ｓ領域１２が設けられているので、空乏層１９の下での
み効率よくポテンシャルが変化し、感度が向上する。
電極からゲート電極にかけて基板中でのキャリアの分布
が増加しチャネルが広がったようになっているが、本実
施例ではゲート電極１５の下にのみノンドープのＧａＡ
ｓ領域１２が設けられているので、空乏層１９の下での
み効率よくポテンシャルが変化し、感度が向上する。
【００１６】続いて、本発明の第２実施例について図面
と共に詳細に説明する。図２は本実施例の電界効果型光
検出器を表す断面図である。
と共に詳細に説明する。図２は本実施例の電界効果型光
検出器を表す断面図である。
【００１７】半絶縁性のＳＩ−ＧａＡｓ基板２０の上
に、まずバッファ層として、ドーピング濃度１×１０18
ｃｍ-3のＡｌxＧａ1-xＡｓ層２１（x =０．３）を２μ
ｍだけ積層する。その上に、ノンドープのφ−ＧａＡｓ
層を１μｍだけ積層し、更に不純物拡散或いはイオン注
入によりドーピング濃度１×１０17ｃｍ-3のｎ型（ｎ−
ＧａＡｓ２３）にするが、ゲート電極２５の下について
は、幅４μｍ、高さ０．８μｍのノンドープ領域２２を
残す。第１実施例と同様にして受光部を作製し、Ｐ−Ａ
ｌＧａＡｓ層２１の上にＣｕ／Ａｕを用いてホールはき
出し用電極を設ける。光検出器のサイズは、第１実施例
と同じである。
に、まずバッファ層として、ドーピング濃度１×１０18
ｃｍ-3のＡｌxＧａ1-xＡｓ層２１（x =０．３）を２μ
ｍだけ積層する。その上に、ノンドープのφ−ＧａＡｓ
層を１μｍだけ積層し、更に不純物拡散或いはイオン注
入によりドーピング濃度１×１０17ｃｍ-3のｎ型（ｎ−
ＧａＡｓ２３）にするが、ゲート電極２５の下について
は、幅４μｍ、高さ０．８μｍのノンドープ領域２２を
残す。第１実施例と同様にして受光部を作製し、Ｐ−Ａ
ｌＧａＡｓ層２１の上にＣｕ／Ａｕを用いてホールはき
出し用電極を設ける。光検出器のサイズは、第１実施例
と同じである。
【００１８】このようにして作製された第２実施例の光
検出器において、ドレイン電極２６には、ソース電極２
４に対して正である電界ＶD を印加し、ゲート電極２５
には、ソース電極２４に対して負の電界ＶG 印加し、ホ
ールはき出し用電極には、ソース電極２４に対して負で
ある電界ＶP を印加する。電界を印加すると、ゲート電
圧ＶG により空乏層２９はｎ−ＧａＡｓ層２３とφ−Ｇ
ａＡｓ層２２との界面まで延び、ドレイン電流ＩD が流
れなくなる。この電圧印加・電流遮断の状態でデバイス
上面から、波長８３０ｎｍのレーザ光２８をゲート電極
２５とドレイン電極２６との間に照射する。光２８は吸
収層であるｎ−ＧａＡｓ層２３でほとんど吸収され、電
子−正孔対が発生する。電子はドレイン電極２６から速
やかにはき出だされる。一方、正孔はゲート電極２５及
びφ−ＧａＡｓ２２に流れ込み、ｎ−ＧａＡｓ層２３及
びφ−ＧａＡｓ２２のポテンシャルが変化する。その結
果、チャネルが開きチャネル電流Ｉchが流れる。Ｐ−Ａ
ｌＧａＡｓ層２１に加えられた電圧ＶP により、φ−Ｇ
ａＡｓ２２にホールが蓄積することなくはき出される。
検出器において、ドレイン電極２６には、ソース電極２
４に対して正である電界ＶD を印加し、ゲート電極２５
には、ソース電極２４に対して負の電界ＶG 印加し、ホ
ールはき出し用電極には、ソース電極２４に対して負で
ある電界ＶP を印加する。電界を印加すると、ゲート電
圧ＶG により空乏層２９はｎ−ＧａＡｓ層２３とφ−Ｇ
ａＡｓ層２２との界面まで延び、ドレイン電流ＩD が流
れなくなる。この電圧印加・電流遮断の状態でデバイス
上面から、波長８３０ｎｍのレーザ光２８をゲート電極
２５とドレイン電極２６との間に照射する。光２８は吸
収層であるｎ−ＧａＡｓ層２３でほとんど吸収され、電
子−正孔対が発生する。電子はドレイン電極２６から速
やかにはき出だされる。一方、正孔はゲート電極２５及
びφ−ＧａＡｓ２２に流れ込み、ｎ−ＧａＡｓ層２３及
びφ−ＧａＡｓ２２のポテンシャルが変化する。その結
果、チャネルが開きチャネル電流Ｉchが流れる。Ｐ−Ａ
ｌＧａＡｓ層２１に加えられた電圧ＶP により、φ−Ｇ
ａＡｓ２２にホールが蓄積することなくはき出される。
【００１９】本実施例では、第１実施例と同様に、ピン
チオフ特性が良好なまま、入射された光２８をほとんど
吸収することができる。また、吸収層２３の下に、Ｐ−
ＡｌＧａＡｓ層２１を設けることによって、電子を吸収
層２３中に閉じ込めることができ、ホールをはき出すこ
とができる。従って、応答速度が向上すると共に素子の
電位が安定する。また、第１実施例と同様に、ゲート電
極２５の下にのみにノンドープのＧａＡｓ領域２２が設
けられているので、検出感度が向上する。
チオフ特性が良好なまま、入射された光２８をほとんど
吸収することができる。また、吸収層２３の下に、Ｐ−
ＡｌＧａＡｓ層２１を設けることによって、電子を吸収
層２３中に閉じ込めることができ、ホールをはき出すこ
とができる。従って、応答速度が向上すると共に素子の
電位が安定する。また、第１実施例と同様に、ゲート電
極２５の下にのみにノンドープのＧａＡｓ領域２２が設
けられているので、検出感度が向上する。
【００２０】続いて、本発明の第３実施例について図面
と共に詳細に説明する。図３は本実施例の電界効果型光
検出器を表す断面図である。
と共に詳細に説明する。図３は本実施例の電界効果型光
検出器を表す断面図である。
【００２１】半絶縁性のＳＩ−ＧａＡｓ基板３０の上
に、まずバッファ層として、ノンドープのφ−ＧａＡｓ
層３１を０．５μｍだけ積層し、第１クラッド層としノ
ンドープのＡｌxＧａ1-xＡｓ層３２（x =０．３）を
１．５μｍだけ積層し、導波層として、ノンドープのＡ
ｌxＧａ1-xＡｓ（３０オングストローム）とノンドープ
のＧａＡｓ（６０オングストローム）のＭＱＷ層３３を
０．３９μｍだけ積層し、第２クラッド層としてドーピ
ング濃度１×１０18ｃｍ-3のＡｌzＧａ1-zＡｓ層３４を
０．３μｍだけ積層する。拡散或いはイオン注入によ
り、ゲート電極３８とドレイン電極３９との間に、混晶
化導波路４２を設ける。その上に、ノンドープのＧａＡ
ｓ層を１μｍだけ積層し、不純物拡散或いはイオン注入
によりドーピング濃度１×１０17ｃｍ-3のｎ型にする
が、ゲート電極３８の下に、幅４μｍ、高さ０．８μｍ
のノンドープ領域３５を残す。
に、まずバッファ層として、ノンドープのφ−ＧａＡｓ
層３１を０．５μｍだけ積層し、第１クラッド層としノ
ンドープのＡｌxＧａ1-xＡｓ層３２（x =０．３）を
１．５μｍだけ積層し、導波層として、ノンドープのＡ
ｌxＧａ1-xＡｓ（３０オングストローム）とノンドープ
のＧａＡｓ（６０オングストローム）のＭＱＷ層３３を
０．３９μｍだけ積層し、第２クラッド層としてドーピ
ング濃度１×１０18ｃｍ-3のＡｌzＧａ1-zＡｓ層３４を
０．３μｍだけ積層する。拡散或いはイオン注入によ
り、ゲート電極３８とドレイン電極３９との間に、混晶
化導波路４２を設ける。その上に、ノンドープのＧａＡ
ｓ層を１μｍだけ積層し、不純物拡散或いはイオン注入
によりドーピング濃度１×１０17ｃｍ-3のｎ型にする
が、ゲート電極３８の下に、幅４μｍ、高さ０．８μｍ
のノンドープ領域３５を残す。
【００２２】第１実施例と同様にして受光部を作製し、
更にＰ−ＡｌzＧａ1-zＡｓ３４の上に、Ｃｒ／Ａｕを用
いてホールはき出し用電極を設ける。デバイスサイズ
は、第１実施例と同じである。
更にＰ−ＡｌzＧａ1-zＡｓ３４の上に、Ｃｒ／Ａｕを用
いてホールはき出し用電極を設ける。デバイスサイズ
は、第１実施例と同じである。
【００２３】次に、本実施例の光検出器の動作について
説明する。ドレイン電極３９には、ソース電極３７に対
して正である電界ＶD を印加し、ゲート電極３８には、
ソース電極３７に対して負である電界ＶG を印加し、ホ
ールはき出し用電極には、ソース電極３７に対して負で
ある電界ＶP を印加する。ゲート電圧ＶG によって空乏
層４１は、ｎ−ＧａＡｓ層３６とφ−ＧａＡｓ層３５と
の界面まで延び、ドレイン電流ＩD は流れなくなる。こ
のような電界印加・電流遮断の状態において、導波路４
２に、波長８３０ｎｍのレーザ光４３を入射する。光４
３は導波路４２の中を導波し、受光部に達すると、クラ
ッド層３４を介して、吸収層３６で効率よく吸収され
る。この吸収箇所で、電子−正孔対が発生する。電子は
ドレイン電極３９から速やかにはき出される。一方、ホ
ールは、ゲート電極３８及びφ−ＧａＡｓ３５に流れ込
み、ｎ−ＧａＡｓ層３６及びφ−ＧａＡｓ３５のポテン
シャルが変化し、チャネルが開いてチャネル電流Ｉchが
流れる。Ｐ−ＡｌＧａＡｓ３４に加えられた電圧ＶP に
より、φ−ＧａＡｓ３５にホールが蓄積することなくは
き出される。
説明する。ドレイン電極３９には、ソース電極３７に対
して正である電界ＶD を印加し、ゲート電極３８には、
ソース電極３７に対して負である電界ＶG を印加し、ホ
ールはき出し用電極には、ソース電極３７に対して負で
ある電界ＶP を印加する。ゲート電圧ＶG によって空乏
層４１は、ｎ−ＧａＡｓ層３６とφ−ＧａＡｓ層３５と
の界面まで延び、ドレイン電流ＩD は流れなくなる。こ
のような電界印加・電流遮断の状態において、導波路４
２に、波長８３０ｎｍのレーザ光４３を入射する。光４
３は導波路４２の中を導波し、受光部に達すると、クラ
ッド層３４を介して、吸収層３６で効率よく吸収され
る。この吸収箇所で、電子−正孔対が発生する。電子は
ドレイン電極３９から速やかにはき出される。一方、ホ
ールは、ゲート電極３８及びφ−ＧａＡｓ３５に流れ込
み、ｎ−ＧａＡｓ層３６及びφ−ＧａＡｓ３５のポテン
シャルが変化し、チャネルが開いてチャネル電流Ｉchが
流れる。Ｐ−ＡｌＧａＡｓ３４に加えられた電圧ＶP に
より、φ−ＧａＡｓ３５にホールが蓄積することなくは
き出される。
【００２４】本実施例では、吸収層３６の直下のクラッ
ド層３４をＰ−ＡｌＧａＡｓとすることによって、電子
は吸収層３６の中に閉じ込められ、ホールははき出され
るので、応答速度が向上すると共に素子の電位は安定す
る。また、第１実施例と同様に、ゲート電極３８の下に
のみにノンドープのＧａＡｓ領域３５が設けられている
ので、検出感度が向上する。
ド層３４をＰ−ＡｌＧａＡｓとすることによって、電子
は吸収層３６の中に閉じ込められ、ホールははき出され
るので、応答速度が向上すると共に素子の電位は安定す
る。また、第１実施例と同様に、ゲート電極３８の下に
のみにノンドープのＧａＡｓ領域３５が設けられている
ので、検出感度が向上する。
【００２５】更に本実施例は、導波型構造であるので、
レーザ、フィルタなどの他の光デバイスとの集積化が容
易である。
レーザ、フィルタなどの他の光デバイスとの集積化が容
易である。
【００２６】尚、本発明において採用される材料は、Ｇ
ａＡｓ／ＡｌＧａＡｓに限られるものではなく、他のＩ
ＩＩ-V族化合物半導体を用いてもよく、又基板にＳｉな
どのＩＶ族半導体を用いても良い。これらの場合にも上
記実施例と同様の効果を達成することができる。
ａＡｓ／ＡｌＧａＡｓに限られるものではなく、他のＩ
ＩＩ-V族化合物半導体を用いてもよく、又基板にＳｉな
どのＩＶ族半導体を用いても良い。これらの場合にも上
記実施例と同様の効果を達成することができる。
【００２７】
【発明の効果】以上詳述したように本発明によれば、ゲ
ート電極下のみにノンドープの領域が設けられているの
で、検出感度及び応答特性を向上させることができる。
また、バッファ層や基板にホールが流れ込まないので、
電位が安定し光電流特性が安定する。更に、吸収層にお
いて、電子の閉じ込めが良好になるので、検出感度が向
上する。
ート電極下のみにノンドープの領域が設けられているの
で、検出感度及び応答特性を向上させることができる。
また、バッファ層や基板にホールが流れ込まないので、
電位が安定し光電流特性が安定する。更に、吸収層にお
いて、電子の閉じ込めが良好になるので、検出感度が向
上する。
【図１】第１実施例の電界効果型光検出器を表す断面図
である。
である。
【図２】第２実施例の電界効果型光検出器を表す断面図
である。
である。
【図３】第３実施例の電界効果型光検出器を表す断面図
である。
である。
【図４】従来例の断面図である
【図５】従来例の動作説明図である。
【図６】従来例のキャリア分布説明図である。
【符号の説明】 １０，２０，３０・・・ＳＩ−ＧａＡｓ基板 １１・・・φ−ＡｌＧａＡｓ層 １２，２２，３５・・・φ−ＧａＡｓ １３，２３，３６・・・ｎ−ＧａＡｓ層 １４，２４，３７・・・ソース電極 １５，２５，３８・・・ゲート電極 １６，２６，３９・・・ドレイン電極 １７，２７，４０・・・窒化シリコン １８，２８，４３・・・光 １９，２９，４１・・・空乏層 ２１・・・Ｐ−ＡｌＧａＡｓ層 ３１・・・φ−ＧａＡｓ層 ３２・・・φ−ＡｌxＧａ1-xＡｓ層 ３３・・・ＭＱＷ（多重量子井戸層） ３４・・・Ｐ−ＡｌzＧａ1-zＡｓ層 ４２・・・混晶化導波路
Claims (8)
- 【請求項１】 電界効果型光検出器において、ゲート電
極下のｎ型吸収層の厚みが該ゲート電極下以外のｎ型吸
収層の厚みより薄く形成され、該厚みの差を生じさせる
領域が該ゲート電極下で且つ該吸収層の下層に接する場
所に位置し、ノンドープで且つ該ｎ型吸収層と同じ材料
で構成されたことを特徴とする電界効果型光検出器。 - 【請求項２】 前記ｎ型吸収層のｎ型領域が前記ゲート
電極の下では０．１μｍから０．５μｍまでの範囲内の
厚みであると共に、前記ゲート電極の下以外では１μｍ
から１．５μｍまでの範囲内の厚みであることを特徴と
する請求項１記載の電界効果型光検出器。 - 【請求項３】 前記吸収層下に、該吸収層よりもバンド
ギャップの大きい材料で形成され、且つ該吸収層より
も、価電子帯、伝導帯がフェルミ準位から離れているキ
ャリアブロック層が設けられていることを特徴とする請
求項１記載の電界効果型光検出器。 - 【請求項４】 前記吸収層の下にＰ層が形成され、且つ
該Ｐ層にはホールはき出し用オーミック電極が設けられ
ていることを特徴とする請求項１記載の電界効果型光検
出器。 - 【請求項５】 前記吸収層の下にＰ層クラッドを挟んで
導波路が設けられたことを特徴とする請求項１記載の電
界効果型光検出器。 - 【請求項６】 前記導波路がゲート電極とドレイン電極
との間に設けられたことを特徴とする請求項５記載の電
界効果型光検出器。 - 【請求項７】 電界効果型光検出器において、ゲート電
極下の吸収層の厚みが該ゲート電極下以外の吸収層の厚
みより薄く形成され、その吸収層の薄い部分の下に、ノ
ンドープで且つ該吸収層と同じ材料で構成された領域が
形成されたことを特徴とする電界効果型光検出器。 - 【請求項８】 光ローカル・エリア・ネットワーク・シ
ステムにおいて、ノード装置の中に設けられた受信部に
請求項１または７記載の電界効果型光検出器が用いられ
たことを特徴とする光ローカル・エリア・ネットワーク
・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296047A JPH07131057A (ja) | 1993-11-01 | 1993-11-01 | 光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296047A JPH07131057A (ja) | 1993-11-01 | 1993-11-01 | 光検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131057A true JPH07131057A (ja) | 1995-05-19 |
Family
ID=17828417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296047A Pending JPH07131057A (ja) | 1993-11-01 | 1993-11-01 | 光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131057A (ja) |
-
1993
- 1993-11-01 JP JP5296047A patent/JPH07131057A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0273344B1 (en) | A pnpn thyristor | |
| US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
| US5710439A (en) | Optoelectronic integrated device having optical elements and electronic elements grown in a monolithic form on a GaAs ssubstrate | |
| JP2928535B2 (ja) | 集積された多量子井戸光子及び電子デバイス | |
| JPS62190780A (ja) | 光トランジスタ | |
| US20040262593A1 (en) | Heterojunction thyristor-based amplifier | |
| US5324959A (en) | Semiconductor optical device having a heterointerface therein | |
| JP3233983B2 (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| JPH07131057A (ja) | 光検出器 | |
| US5196717A (en) | Field effect transistor type photo-detector | |
| JP2938479B2 (ja) | Ｆｅｔ型光検出器 | |
| JPH05343731A (ja) | 受光素子 | |
| JP3061203B2 (ja) | 半導体受光装置 | |
| JPH07307462A (ja) | 半導体装置およびその製造方法 | |
| JP2757319B2 (ja) | Ｆｅｔ構造光検出器 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JP3670740B2 (ja) | 化合物半導体受光素子 | |
| JPH07122774A (ja) | 光検出器 | |
| JPH07131056A (ja) | 光検出器 | |
| JP2813217B2 (ja) | 半導体装置 | |
| JPH04123473A (ja) | 半導体装置 | |
| JPH036878A (ja) | 光・電子集積回路 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP2962870B2 (ja) | 光半導体装置 | |
| JP3001280B2 (ja) | 導波型光検出器 |