JPH07129647A

JPH07129647A - Ｃａｄシステム

Info

Publication number: JPH07129647A
Application number: JP5273349A
Authority: JP
Inventors: Osamu Yoshimura; 修吉村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-01
Filing date: 1993-11-01
Publication date: 1995-05-19
Also published as: DE69423170T2; EP0651341A3; EP0651341B1; EP0651341A2; US5479357A; DE69423170D1

Abstract

(57)【要約】【目的】ファンアウトチェックの正確さの向上をはかる
と共に構成の合理性及び配線容量算出，設定の一貫性の
向上をはかる。【構成】設計対象の回路の各回路素子の出力端子それぞ
れと接続する各配線の配線長をそれぞれ予測してその配
線長の算出，設定を行う配線容量設定ツール２を設け
る。配線容量設定ツール２で設定された配線容量を設計
規則チェック装置３におけるファンアウトチェックで使
用するだけでなく、論理合成及び論理シミュレーション
にも使用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＡＤシステムに関し、
特に半導体集積回路の回路設計の結果が設計規則に合致
しているか否かをチェックする設計規則チェック手段を
備えたＣＡＤシステムに関する。

【０００２】

【従来の技術】従来より、ＣＡＤシステムにおいては、
所定の階段（回路設計段階）で作成された回路図データ
や回路接続情報（以下、これらを単に回路接続情報とい
う）の内容が予め設定された設計規則に従って作成され
ているか否かをチェックするため、通常、設計規則チェ
ック装置が設けられている。

【０００３】設計規則チェックは、回路図エディタや論
理合成ツールにより回路接続情報を作成した直後の工程
に位置付けられ、この設計規則チェックをＬＳＩ設計の
早期工程に入れることで回路設計の品質を著しく向上さ
せることができ、設計の後工程（論理シミュレーション
やレイアウト）で発見される回路ミス、不具合点を早期
に発見でき、ＬＳＩの開発期間を短縮することができ
る。

【０００４】図５は従来のＣＡＤシステムによるＬＳＩ
設計フローを示す概略のフローチャートである。

【０００５】このＣＡＤシステムによるＬＳＩ設計フロ
ーは、回路図エディタや論理合成ツールにより回路図デ
ータを含む回路接続情報を作成するステップ（Ｓ１）、
このステップＳ１により作成された回路接続情報の内容
を所定の設計規則によってチェックするステップ（Ｓ
２，Ｓ３）、この設計規則チェックの結果、エラーがな
ければ回路接続情報に従って論理シミュレーションを行
いシミュレーションエラーの有無をチェックするステッ
プ（Ｓ４，Ｓ５）、及びシミュレーションエラーがなけ
ればレイアウト設計を行いそのレイアウトエラーの有無
をチェックするステップ（Ｓ６，Ｓ７）を含み、レイア
ウトエラーが生じた場合（ステップＳ７）及び設計規則
エラー、シミュレーションエラーが生じた場合には、共
に回路接続情報作成のステップＳ１に戻る３つの帰還ル
ープがあり、後工程で発生する帰還ほど工数が無駄にな
り設計期間を長くする。この中で設計規則チェックは、
一般のユーザが設計を直接行うＡＳＩＣ（Ａｐｐｌｉｃ
ａｔｉｏｎＳｐｅｃｉｆｉｃＩＣ）開発において特
に重要であり、ＴＡＴ（ＴｕｒｍＡｒｏｕｎｄＴｉ
ｍｅ）短縮に役だっている、図６は従来のＣＡＤシステ
ムの一例の設計規則チェック装置とその周辺のブロック
図である。

【０００６】このＣＡＤシステムは、回路図エディタや
論理合成ツールによって作成された回路接続情報を格納
する回路接続情報ファイル１と、予め設定された設計規
則を格納する設計規則ファイル３３、回路接続情報ファ
イル１からの回路接続情報の内容が設計規則に従って作
成されているか否かをチェックすると共に各部の動作を
制御するチェック演算・制御部３４、このチェック演算
・制御部３４への指令を行うキーボードやマウス等の入
力装置３２、チェック演算・制御部３４によるチェック
結果を格納する結果出力ファイル３５、及びチェック演
算・制御部３４の動作状態やチェック結果等を表示する
ＣＲＴディスプレイ等の出力装置３６を備えた設計規則
チェック装置３ｘとを含む。

【０００７】チェック演算・制御部３４は、回路接続情
報を読み込み、入力装置３２からのチェックコマンドの
受付け状態となる。入力装置３２から各種のチェックコ
マンドが入力されると、そのコマンドと対応するチェッ
クが実行され、一般に以下のようなＬＳＩ開発上必要と
なるチェックが行われている。

【０００８】（１）．名称チェック：作成された回路接
続情報は各種設計環境ツールに利用されるが、これらの
ツールには外部端子名称、素子名称として使用可能な文
字種類、文字数および使用できない名称（予約語）等が
規定されている。対象回路の回路接続情報中の各種名称
がそれぞれの名称規則を接続しているか否かをチェック
する。

【０００９】（２）．禁止接続チェック：後工程におけ
るレイアウトツールが対応できない接続、回路的に意味
の無くなる接続など、素子間において接続してはならな
い端子の組合わせ接続を犯してはいないか否かをチェッ
クする。

【００１０】（３）．強制接続チェック：製造後のＬＳ
Ｉのテストを行う上で必ず接続しなければならない端
子、回路的に意味のあるものとするために接続が限定さ
れているものなど、素子間において必ず接続しなけらば
ならない端子組合せ接続を守っているか否かをチェック
する。

【００１１】（４）．オープン・ショートチェック：オ
ープン状態にされている端子、電源線／接地線にショー
トされている端子の妥当性をチェックする。

【００１２】（５）．ファンアウトチェック：各出力端
子には駆動できる負荷容量に制限があるが、回路接続情
報中の出力端子がこの駆動能力の範囲内で使用されてい
るか否かをチェックする。

【００１３】これらのチェックを実行する上で、設計規
則ファイル３３内の該当する設計規則を参照しながらチ
ェックを行う。設計規則ファイル３３には、上述したチ
ェック項目毎の設計規則が事細かく記述されている。コ
マンドの受付状態やチェック実行状態は出力装置３６に
出力され、最終的なチェック結果を結果出力ファイル３
５に出力される。チェック結果を出力した後は、次のチ
ェックコマンドの受付状態となり、終了コマンドが入力
されるまでチェックが順次実行される。必要なチェック
が終了した後で、回路設計者は結果出力ファイル３５の
内容をもとに、必要に応じて回路接続情報の修正を行う
ことになる。

【００１４】一方、半導体製造技術の向上に伴いＬＳＩ
の微細化が進んでおり、ＭＯＳトランジスタのゲート長
は１μｍ以下となり、いわゆるサブミクロン時代となっ
て久しい。ＬＳＩの回路素子の微細化も益々進んでお
り、ＬＳＩ内部の素子間の配線長の影響が大きくなって
いる。

【００１５】例えば、日本電気（株）製のセルベースシ
リーズＣＢ−Ｃ７（ゲート長０．８μ）の基本インバー
タ（名称Ｆ１０１）の入力端子（名称Ｈ０１）の入力容
量と出力端子（名称Ｎ０１）の負荷駆動能力は、Ｈ０１端子容量：０．１１０ｐｆＮ０１駆動可能容量：３．３１９ｐｆとなっている。一方、配線１ｍｍ当たりの配線容量は、
０．１７ｐｆとなっており、配線長１ｍｍあたりの負荷
容量は、素子そのものの端子容量の約１．５倍程度と非
常に大きい。実際のＬＳＩでは、配線長は、最も長いも
のになると１０ｍｍを越えるものもあり、この場合に
は、配線容量は前述のインバータＦ１０１を１５個接続
したことと同等となり非常に大きな影響を与える（参考
資料：ＣＢ−Ｃ７ＦＡＭＩＬＹＣｅｌｌＢａｓｅｄ
ＩＣＢＬＯＣＫＬＩＢＲＡＬＹ，日本電気株式会社
発行，ＩＥＵ−７８４第１版Ｊｕｎｅ１９９１よ
り）。

【００１６】このため、設計段階で各回路素子に接続さ
れる配線の長さを正確に知り、この配線長による影響を
考慮した上で設計をすることが必要不可欠であるが、実
際の配線長は、ＬＳＩのレイアウト設計が完了するまで
は正確にわからない。従って、この配線長を予測により
設定して設計を進めるのが通例である。

【００１７】設計規則チェック装置３ｘにより、前述の
ファンアウトチェックを実行する上で、各素子間の配線
長の見積りが必要である。なぜならば、ファンアウトチ
ェックは、各出力端子が駆動する負荷容量をチェックす
るものであり、出力端子の負荷容量は、「接続される回
路素子の入力端子の端子容量」と「接続される回路素子
の入力端子までの配線の容量」の和であるからである。
設計規則チェック装置３ｘのファンアウトチェック時に
おける配線容量の算入方法には、以下の２つの方法が一
般的に用いられている。

【００１８】（Ａ）．簡易法：あらかじめ規定配線長を
決めておき、この規定配線長に対する容量を入力端子に
加算して設計規則ファイル３３に格納しておく方法であ
る。チェック時には、配線容量が既に各回路素子の入力
端子容量に盛り込まれているため、出力端子の負荷容量
は、「接続される回路素子の入力端子容量」のみの計算
でよいことになる。図７は、この方法を用いたファンア
ウトチェックのフローチャートを示したものである。以
下、この方法によるファンアウトチェックについて説明
する。

【００１９】入力装置３２からファンアウトチェック実
行のコマンドが入力されると、チェック対象の出力端子
の１つを抽出する（Ｓ１１）。次に、この対象出力端子
に接続する回路素子の入力端子容量を設計規則ファイル
３３から読込む（Ｓ１２ａ）。次に、この対象出力端子
の負荷駆動能力値を設計規則ファイル３３から読込む
（Ｓ１４）。次に、入力端子容量値と対象出力端子の負
荷駆動能力値とを比較してファンアウトチェック結果と
して結果出力ファイル３５へ書込む（Ｓ１５ａ，Ｓ１
６）。上記処理を回路接続情報中の出力端子に実行して
終了する（Ｓ１７）。

【００２０】（Ｂ）．予測法：ＣＡＤシステム内部で配
線長を予測する方法である。各出力端子毎、または、マ
クロ単位毎、または、前出力端子一律に予測し、ファン
アウトチェック時に出力端子の負荷として加算する。簡
易法とは異なり、設計規則ファイル３３には、回路素子
の入力端子容量そのものを格納する。チェック時には、
出力端子の負荷容量は、「接続される回路素子の入力端
子容量」＋「接続される回路素子の入力端子までの予測
配線長の配線容量」となる。図８は、この方法を用いた
ファンアウトチェックのフローチャートを示したもので
ある。以下、この方法によるファンアウトチェックにつ
いて説明する。

【００２１】入力装置３２からファンアウトチェック実
行のコマンドが入力されるとチェック演算・制御部３４
はチェックを開始し、回路接続情報内のチェック対象の
出力端子の１つを抽出する（Ｓ１１）。次に、この対象
出力端子に接続する回路素子の入力端子容量を設計規則
ファイル３３から読込む（Ｓ１２）。次に、所定の方法
によりこの対象出力端子の配線長を予測し配線容量を算
出する（Ｓ１８）。次に、この対象出力端子の負荷駆動
能力値を設計規則ファイル３３から読込む（Ｓ１４）。
次に、入力端子容量値と予測した配線容量とを加算し、
対象出力端子の負荷駆動能力値と比較する（Ｓ１５）。
比較結果は、ファンアウトチェック結果として結果出力
ファイル３５へ書込む（Ｓ１６）。上記処理を回路接続
情報中の全出力端子に実行して終了する（Ｓ１７）。

【００２２】この配線長の予測及び配線容量の算出は、
図５に示したように、設計規則チェックのステップ（Ｓ
２）で必要なだけでなく、配線容量の影響を盛込んだ遅
延時間を考慮して回路を合成するため、論理合成ツール
による回路接続情報の作成ステップ（Ｓ１）にも必要で
あり、同様に、配線容量の影響を盛込んだ遅延時間を考
慮して回路をシミュレートするため、論理シミュレーシ
ョンのステップ（Ｓ４）にも必要である。

【００２３】

【発明が解決しようとする課題】上述した従来のＣＡＤ
システムは、設計規則チェック装置３ｘによりファンア
ウトチェックを実行する際、配線容量の算入を簡易法
（Ａ）で行うと、予め規定された配線長で配線容量を算
入するため、正確なファンアウトチェックができないと
いう欠点があり、予測法（Ｂ）で行うと、ファンアウト
チェックは正確さが向上するものの、設計規則チェック
のステップ、論理合成ツールによる回路接続情報作成の
ステップ、及び論理シミュレーションのステップのそれ
ぞれにおいて、同一の回路に対して配線長の予測とその
配線容量の算出を必要とするため、非合理的であるとい
う欠点があり、また、設計フローにおける配線長予測の
一貫性を考えれば、それぞれの予測が全く一致している
必要があり、１つのツール（ステップ）内で配線長予測
方法を変更した場合には、配線長予測を行っている他の
ツールにも変更が必要であり、設計フローの構築が煩雑
になるという欠点がある。更にまた、実際の配線長はレ
イアウト設計終了後の配線長による最終チェックができ
ないという欠点があった。

【００２４】本発明の目的は、ファンアウトチェックの
正確さを向上させると共に配線長予測及び配線容量算出
手段を統合して合理性を高め、かつ一貫性を高めて設計
フローの構築を容易にし、更にレイアウト設計後の配線
長による最終チェックが可能なＣＡＤシステムを提供す
ることにある。

【００２５】

【課題を解決するための手段】本発明のＣＡＤシステム
は、設計対象の回路の回路図データを含む回路接続情報
を格納する回路接続情報記憶手段と、前記回路接続情報
の中の各回路素子の出力端子それぞれと接続する全ての
配線の配線容量を算出，設定する配線容量設定手段と、
この配線容量設定手段により設定された各回路素子の出
力端子それぞれの配線容量を格納する配線容量記憶手
段、前記回路接続情報中の各回路素子の出力端子それぞ
れにおける負荷駆動能力及びこれら出力端子それぞれと
接続する全ての回路素子の入力端子容量の情報を含む設
計規則を格納する設計規則記憶手段、並びに前記回路接
続情報記憶手段からの回路接続情報と前記配線容量記憶
手段からの配線容量と前記設計規則記憶手段からの設計
規則とに基ずき前記回路接続情報中の各回路素子の出力
端子それぞれに対し各々の出力端子と接続する全ての回
路素子の入力端子容量及び配線容量を加算した負荷容量
が対応する出力端子における負荷駆動能力の規定内にあ
るか否かをチェックするファンアウトチェック機能を含
む各種設計チェック機能を備えた設計チェック演算手段
を含む設計規則チェック装置と、前記配線容量設定手段
からの配線容量に基ずき所定の論理合成を行い前記回路
接続情報中の所定の情報を作成する論理合成手段と、前
記配線容量設定手段からの配線容量に基ずき所定の論理
シミュレーションを行う論理シミュレート手段とを有し
ている。また、配線容量設定手段が、回路接続情報に基
ずいて各配線の配線長をそれぞれ予測してその配線容量
を算出，設定するように構成される。

【００２６】また、回路接続情報に基ずき設計対象の回
路のレイアウト設計を行うレイアウト設計手段を含み、
配線容量設定手段が、このレイアウト設計手段によるレ
イアウト設計結果の各配線の配線長に基ずいてその配線
容量を算出，設定するように構成される。

【００２７】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【００２８】図１は本発明の第１の実施例のブロック
図、図２はの実施例の動作を説明するための設計フロー
チャート、図３はこの実施例の設計規則チェック装置の
動作を説明するためのフローチャートである。

【００２９】この実施例は、設計対象の回路の回路図デ
ータを含む回路接続情報を格納する回路接続情報ファイ
ル１と、上記回路接続情報中の各回路素子の出力端子そ
れぞれと接続する全ての配線の配線長をこの回路接続情
報に基ずいてそれぞれ予測し、その配線容量を算出，設
定する配線容量設定ツール２と、この配線容量設定ツー
ル２により設定された各回路素子の出力端子それぞれの
配線容量を格納する配線容量ファイル３１、上記回路接
続情報中の各回路素子の出力端子それぞれにおける負荷
駆動能力及びこれら出力端子それぞれと接続する全ての
回路素子の入力端子容量の情報を含む設計規則を格納す
る設計規則ファイル３３、回路接続情報ファイル１から
の回路接続情報と配線容量ファイル２からの配線容量と
設計規則ファイル３３からの設計規則とに基づき上記回
路接続情報中の各回路素子の出力端子それぞれに対して
各々の出力端子と接続する全ての回路素子の入力端子容
量及び配線容量を加算した負荷容量が対応する出力端子
における負荷駆動能力の規定内にあるか否かをチェック
するファンアウトチェック機能を含む各種設計チェック
機能及び各部の制御機能を備えたチェック演算・制御部
３４、このチェック演算・制御部３４に各種チェックコ
マンドを入力する入力装置３２、チェック演算・制御部
３４によるチェック結果を格納する結果出力ファイル３
５、並びにチェック演算・制御部３４の動作状態やチェ
ック結果等を表示する出力装置３６を含む設計規則チェ
ック装置３と、配線容量設定ツール２からの配線容量に
基ずき所定の論理合成を行い上記回路接続情報中の所定
の情報を作成する論理合成ツールと、配線容量設定ツー
ル２からの配線容量に基ずき所定の論理シミュレーショ
ンを行う論理シミュレータ（図示省略）と、上記回路接
続情報に基ずき設計対象の回路のレイアウト設計を行う
レイアウト設計ツール（図示省略）とを有する構成とな
っている。

【００３０】次にこの実施例の動作について説明する。

【００３１】チェック演算・制御部３４は、回路接続情
報ファイル１及び配線容量ファイル３１の格納情報読込
み、チェックコマンドの受付状態となる。入力装置３２
から各種チェックコマンドが入力されるとチェックを実
行するが、これらのチェックのうち、名称チェック，禁
止接続チェック，強制接続チェック，オープン・ショー
トチェック従来例と全く同様であり、チェック項目毎の
設計規則が事細かく記述されている設計規則ファイル３
３の該当する内容を参照しながらチェックを行う。コマ
ンドの受付状態やチェックの実行状態は出力装置３６に
出力され、チェック結果は結果出力ファイル３５に出力
される。ファンアウトチェックは、従来例で示した簡易
法や予測法とは異なり特徴的な動作を行う。以下、この
実施例のファンアウトチェックの動作について説明す
る。

【００３２】入力装置３２からファンアウトのチェック
コマンドが入力されると、チェック演算・制御部３４は
チェックを開始し、回路接続情報中の出力端子の１つを
抽出する（Ｓ１１）。次に、この出力端子に接続する回
路素子の入力端子容量を設計規則ファイル３３から読込
む（Ｓ１２）。次に、この出力端子の配線容量を配線容
量ファイル３１の情報から取り出す（Ｓ１３）。配線容
量ファイル３１には、全出力端子の配線容量が格納され
ており、配線容量設定ツール２から供給される。次に、
この出力端子の負荷駆動能力値を設計規則ファイル３３
から読込む（Ｓ１４）。次に、上記の入力端子容量と配
線容量とを加算し、出力端子の負荷駆動能力値と比較す
る（Ｓ１５）。比較結果は、ファンアウトチェック結果
として結果出力ファイル３５へ書き込む（Ｓ１６）。上
記処理を回路接続情報中の全出力端子に対し実行して終
了する（Ｓ１７）。

【００３３】この実施例においては、配線容量設定ツー
ル２によって、各々の出力端子と接続する配線長をそれ
ぞれ予測して配線容量を算出，設定するので、規定配線
長から配線容量を産出，設定する従来の簡易法に比べ、
ファンアウトチェックの正確さを向上させることができ
る。また、配線容量設定ツール２によって算出，設定し
た配線容量を、ファンアウトチェックだけでなく、論理
合成及び論理シミュレーションにも使用するので、論理
合成ツール及び論理シミュレータのそれぞれに配線長予
測及び配線容量算出，設定のためのツールを重複して設
けなくて済み、構成の合理性及び配線容量算出，設定の
一貫性を高めることができ、設計フローの構築が容易と
なる。

【００３４】図４は本発明の第２の実施例の構成及び動
作を説明するための設計フローチャートである。

【００３５】第２の実施例では、配線容量設定ツール
（図１の２相当）を、レイアウト設計ツールにより得ら
れたレイアウト設計結果から各出力端子と接続する配線
の配線長を定めて、その配線容量を算出，設定するよう
に構成している。従って、実際の配線長と同等の配線長
に基ずいた最終的な論理合成ファンアウトチェック，論
理シミュレーションが可能となる。また、この実施例に
おいても、第１の実施例と同様の効果がある。

【００３６】なお、配線容量設定ツールは、上述の第１
の実施例の機能と第２の実施例の機能とを併せ持つよう
に構成することもできる。

【００３７】

【発明の効果】以上説明したように本発明は、各々の出
力端子と接続する配線長をそれぞれ予測してその配線容
量を算出，設定する配線容量設定ツールを設け、この配
線容量設定ツールによる配線容量を論理合成，ファンア
ウトチェック及び論理シミュレーションに使用する構成
としたので、ファンアウトチェックの正確さを向上させ
ることができ、かつ、配線容量の算出，設定ツールの重
複設置を避けて構成の合理性及び配線容量算出，設定の
一貫性を高めることができて設計フローの構築が容易に
なるという効果があり、また、レイアウト設計結果から
の配線長によって配線容量を算出，設定する構成とする
ことにより、実際の配線長と同等の配線長に基ずいた最
終的な論理合成，ファンアウトチェック，論理シミュレ
ーションが可能になるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１に示された実施例の動作を説明するための
設計フローチャートである。

【図３】図１に示された実施例の設計規則チェック装置
の動作を説明するためのフローチャーである。

【図４】本発明の第２の実施例の構成及び動作を説明す
るための設計フローチャーとである。

【図５】従来のＣＡＤシステムの一例の動作を説明する
ための設計フローチャートである。

【図６】従来のＣＡＤシステムの一例の構成を示すブロ
ック図である。

【図７】従来のＣＡＤシステムの設計規則チェック装置
の第１の例の動作を説明するためのフローチャートであ
る。

【図８】従来のＣＡＤシステムの設計規則チェック装置
の第２の例の動作を説明するためのフローチャートであ
る。

【符号の説明】

１回路接続情報ファイル２配線容量設定ツール３，３ｘ設計規則チェック装置３１配線容量ファイル３２入力装置３３設計規則ファイル３４チェック演算・制御部３５結果出力ファイル３６出力装置Ｓ１〜Ｓ９，Ｓ１１〜Ｓ１８，Ｓ１２ａ〜Ｓ１５ａ
ステップ

Claims

【特許請求の範囲】

【請求項１】設計対象の回路の回路図データを含む回
路接続情報を格納する回路接続情報記憶手段と、前記回
路接続情報の中の各回路素子の出力端子それぞれと接続
する全ての配線の配線容量を算出，設定する配線容量設
定手段と、この配線容量設定手段により設定された各回
路素子の出力端子それぞれの配線容量を格納する配線容
量記憶手段、前記回路接続情報中の各回路素子の出力端
子それぞれにおける負荷駆動能力及びこれら出力端子そ
れぞれと接続する全ての回路素子の入力端子容量の情報
を含む設計規則を格納する設計規則記憶手段、並びに前
記回路接続情報記憶手段からの回路接続情報と前記配線
容量記憶手段からの配線容量と前記設計規則記憶手段か
らの設計規則とに基ずき前記回路接続情報中の各回路素
子の出力端子それぞれに対し各々の出力端子と接続する
全ての回路素子の入力端子容量及び配線容量を加算した
負荷容量が対応する出力端子における負荷駆動能力の規
定内にあるか否かをチェックするファンアウトチェック
機能を含む各種設計チェック機能を備えた設計チェック
演算手段を含む設計規則チェック装置と、前記配線容量
設定手段からの配線容量に基ずき所定の論理合成を行い
前記回路接続情報中の所定の情報を作成する論理合成手
段と、前記配線容量設定手段からの配線容量に基ずき所
定の論理シミュレーションを行う論理シミュレート手段
とを有することを特徴とするＣＡＤシステム。
【請求項２】配線容量設定手段が、回路接続情報に基
ずいて各配線の配線長をそれぞれ予測してその配線容量
を算出，設定するように構成された請求項１記載のＣＡ
Ｄシステム。
【請求項３】回路接続情報に基ずき設計対象の回路の
レイアウト設計を行うレイアウト設計手段を含み、配線
容量設定手段が、このレイアウト設計手段によるレイア
ウト設計結果の各配線の配線長に基ずいてその配線容量
を算出，設定するように構成された請求項１記載のＣＡ
Ｄシステム。