JPH0561938A - 論理回路のフアンアウトチエツク方式 - Google Patents
論理回路のフアンアウトチエツク方式Info
- Publication number
- JPH0561938A JPH0561938A JP3225516A JP22551691A JPH0561938A JP H0561938 A JPH0561938 A JP H0561938A JP 3225516 A JP3225516 A JP 3225516A JP 22551691 A JP22551691 A JP 22551691A JP H0561938 A JPH0561938 A JP H0561938A
- Authority
- JP
- Japan
- Prior art keywords
- fan
- technology
- fan out
- logic circuit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ファンアウトルールに基づいたテクノロジ混在
の論理回路図のファンアウトチェックを詳細に行い、設
計品質の向上を図る。 【構成】論理的には同じであり少くとも電流，電圧，ス
ピード及び熱特性の一つが異なる集積回路部品を種類分
けしたそれぞれをテクノロジと呼ぶ。異なるテクノロジ
が混在している複数の回路シンボルより構成される論理
回路図から予め用意したテクノロジ対応によるファンア
ウト数を定めたファンアウトルールとこのファンアウト
ルールで表わしきれない特定部品のピンにファンアウト
数ではなく駆動能力を表すファンアウト比率とを定義
し、特定部品に対してもテクノロジ対応によるファンア
ウトルールに基づくファンアウトチェックを行うことを
可能にする。
の論理回路図のファンアウトチェックを詳細に行い、設
計品質の向上を図る。 【構成】論理的には同じであり少くとも電流，電圧，ス
ピード及び熱特性の一つが異なる集積回路部品を種類分
けしたそれぞれをテクノロジと呼ぶ。異なるテクノロジ
が混在している複数の回路シンボルより構成される論理
回路図から予め用意したテクノロジ対応によるファンア
ウト数を定めたファンアウトルールとこのファンアウト
ルールで表わしきれない特定部品のピンにファンアウト
数ではなく駆動能力を表すファンアウト比率とを定義
し、特定部品に対してもテクノロジ対応によるファンア
ウトルールに基づくファンアウトチェックを行うことを
可能にする。
Description
【０００１】
【産業上の利用分野】本発明は論理回路のファンアウト
チェック方式に関し、特に異なるテクノロジ（論理的に
は同じであり少くとも電流，電圧，スピード及び熱特性
の一つが異なる集積回路部品を種類分けしたそれぞれを
テクノロジと呼ぶ）が混在している複数の回路シンボル
から構成される論理回路図においてテクノロジ対応によ
るファンアウト条件についてチェックを行う論理回路の
ファンアウトチェック方式に関する。
チェック方式に関し、特に異なるテクノロジ（論理的に
は同じであり少くとも電流，電圧，スピード及び熱特性
の一つが異なる集積回路部品を種類分けしたそれぞれを
テクノロジと呼ぶ）が混在している複数の回路シンボル
から構成される論理回路図においてテクノロジ対応によ
るファンアウト条件についてチェックを行う論理回路の
ファンアウトチェック方式に関する。
【０００２】
【従来の技術】従来、テクノロジ混在の論理回路のテク
ノロジ対応によるファンアウトルールに基づいたファン
アウトチェックにおいては、ファンアウトルールに表わ
しきれない特定部品に関しては、特別なファンアウト数
を部品のピンに固定で持つことにより、チェックを行う
方法がある。
ノロジ対応によるファンアウトルールに基づいたファン
アウトチェックにおいては、ファンアウトルールに表わ
しきれない特定部品に関しては、特別なファンアウト数
を部品のピンに固定で持つことにより、チェックを行う
方法がある。
【０００３】
【発明が解決しようとする課題】上述した従来のファン
アウトルールに基づいたテクノロジ混在の論理回路のフ
ァンアウトチェック方式では、ファンアウトルールに表
わしきれないバッファ素子の入力ピン，ＦＤの出力及び
ＬＳＩ等の特定部品については、その部品のピンに固有
のファンアウト数を定義することによってチェックを行
なっている。この方法によると、ファンイン側のテクノ
ロジが何であろうと、ファンアウト数が固定値でチェッ
クすることになり、テクノロジ対応のルールに従ったチ
ェックが行えず（実際はファンイン側のテクノロジによ
りファンアウト数が変わる）、精密なチェックが行えな
いため設計品質の低下を招いてしまう。
アウトルールに基づいたテクノロジ混在の論理回路のフ
ァンアウトチェック方式では、ファンアウトルールに表
わしきれないバッファ素子の入力ピン，ＦＤの出力及び
ＬＳＩ等の特定部品については、その部品のピンに固有
のファンアウト数を定義することによってチェックを行
なっている。この方法によると、ファンイン側のテクノ
ロジが何であろうと、ファンアウト数が固定値でチェッ
クすることになり、テクノロジ対応のルールに従ったチ
ェックが行えず（実際はファンイン側のテクノロジによ
りファンアウト数が変わる）、精密なチェックが行えな
いため設計品質の低下を招いてしまう。
【０００４】
【課題を解決するための手段】本発明の論理回路のファ
ンアウトチェック方式は、論理的には同じであり少くと
も電流，電圧，スピード及び熱特性の一つが異なる集積
回路部品を種類分けしたそれぞれをテクノロジと呼び、
異なるテクノロジが混在している複数の回路シンボルよ
り構成される論理回路図から予め用意したテクノロジ対
応によるファンアウト数を定めたファンアウトルールと
このファンアウトルールで表しきれない特定部品のピン
にファンアウト数ではなく駆動能力を表わすファンアウ
ト比率とを定義し、前記特定部品に対してもテクノロジ
対応による前記ファンアウトルールに基づくファンアウ
トチェックを行うことを可能にする。
ンアウトチェック方式は、論理的には同じであり少くと
も電流，電圧，スピード及び熱特性の一つが異なる集積
回路部品を種類分けしたそれぞれをテクノロジと呼び、
異なるテクノロジが混在している複数の回路シンボルよ
り構成される論理回路図から予め用意したテクノロジ対
応によるファンアウト数を定めたファンアウトルールと
このファンアウトルールで表しきれない特定部品のピン
にファンアウト数ではなく駆動能力を表わすファンアウ
ト比率とを定義し、前記特定部品に対してもテクノロジ
対応による前記ファンアウトルールに基づくファンアウ
トチェックを行うことを可能にする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】本発明の一実施例の構成を示す図１を参照
すると、論理回路のファンアウトチェックのためのシス
テムは、演算処理部（ＣＰＵ）１と、演算処理に必要な
データ等を格納するためのメインメモリ２と、データの
入力部３及び出力部４とを有する。また、論理回路図の
回路情報が予じめ格納された回路情報ファイル５と、送
信側シンボルのテクノロジと受信側シンボルのテクノロ
ジとの対応によるファンアウト数を定義したテクノロジ
対応ファンアウトルールファイル６と、テクノロジ対応
ファンアウトルールで表わしきれないバッファ素子，Ｄ
Ｆ素子及びＬＳＩ等の特定部品のピンについてその駆動
能力を比率で定義した情報をもつ特定部品のピンの比率
情報ファイル７と、全てのネットについてファンアウト
源のピンを送信側シンボルのピンとしそのピンのテクノ
ロジと受信側シンボルのピンのテクノロジの対応でファ
ンアウトチェックを行い、さらに特定部品のピンについ
ては比率を用いてチェックを可能とした比率によるテク
ノロジ対応ファンアウトチェック手段８と、全ネットの
テクノロジ対応のファンアウトチェックの結果を格納す
るファンアウトチェック結果ファイル９とを有してい
る。
すると、論理回路のファンアウトチェックのためのシス
テムは、演算処理部（ＣＰＵ）１と、演算処理に必要な
データ等を格納するためのメインメモリ２と、データの
入力部３及び出力部４とを有する。また、論理回路図の
回路情報が予じめ格納された回路情報ファイル５と、送
信側シンボルのテクノロジと受信側シンボルのテクノロ
ジとの対応によるファンアウト数を定義したテクノロジ
対応ファンアウトルールファイル６と、テクノロジ対応
ファンアウトルールで表わしきれないバッファ素子，Ｄ
Ｆ素子及びＬＳＩ等の特定部品のピンについてその駆動
能力を比率で定義した情報をもつ特定部品のピンの比率
情報ファイル７と、全てのネットについてファンアウト
源のピンを送信側シンボルのピンとしそのピンのテクノ
ロジと受信側シンボルのピンのテクノロジの対応でファ
ンアウトチェックを行い、さらに特定部品のピンについ
ては比率を用いてチェックを可能とした比率によるテク
ノロジ対応ファンアウトチェック手段８と、全ネットの
テクノロジ対応のファンアウトチェックの結果を格納す
るファンアウトチェック結果ファイル９とを有してい
る。
【０００７】図２は同実施例の動作を示すフローチャー
トであり、図３はテクノロジ対応のファンアウトルール
で表わしきれない特定部品のピンのファンアウト定義の
一例を示す。また図４はテクノロジ対応のファンアウト
ルールの一例を示し、図５は特定部品のピンの比率情報
の一例を示し、図６は論理回路図の一例を示す。
トであり、図３はテクノロジ対応のファンアウトルール
で表わしきれない特定部品のピンのファンアウト定義の
一例を示す。また図４はテクノロジ対応のファンアウト
ルールの一例を示し、図５は特定部品のピンの比率情報
の一例を示し、図６は論理回路図の一例を示す。
【０００８】次に、同実施例の動作を図２に示すフロー
チャートに従い、図１及び図３〜図６を参照しながら説
明する。ＣＰＵ１は回路情報ファイル５（図２の２１）
から１ネット単位にそのネットに接続されているシンボ
ルの情報（シンボル名，ピン番号，入出力属性，テクノ
ロジ名等）を取り込む（２２）。図６の回路図６１の例
では、ネットＸに接続されるシンボルａ〜ｊの情報を取
り込む。さらに、ＣＰＵ１はそのネットに接続されてい
るシンボルのピンの入出力属性よりファンアウト源を決
定する（２４）。図６の回路図６１のネットＸのファン
アウト源はシンボルａの出力ピンとなる。次に、ＣＰＵ
１内の比率によるテクノロジ対応ファンアウトチェック
手段８はそのファンアウト源のピンのテクノロジと、フ
ァンイン側のピンのテクノロジとを調べて（２５）、テ
クノロジ対応ファンアウトルールファイル６（図２の２
２１）よりファンアウト源のピンのテクノロジ名（図６
のネットＸのシンボルａのテクノロジ名はテクノロジ
Ａ）と一致する送信側テクノロジ名及びファンイン側テ
クノロジ名（図６のネットＸのシンボルｂ〜ｊのテクノ
ロジ名はテクノロジＢ）と一致する受信側テクノロジ名
を捜し、そのファンアウト数を取り込む（２６）。ネッ
トＸのファンアウト数は図４に示すテクノロジ対応ファ
ンアウトルールにより、送信側テクノロジ名がテクノロ
ジＡ及び受信側テクノロジ名がテクノロジＢのファンア
ウト数４であることが判明する（図４の１４１）。さら
に接続しているピンが特定部品のピンであるか否か特定
部品のピンの比率情報ファイル７（図２の２２１）より
調べ、特定部品ピンである場合にはそのピンのファンア
ウト比率値を取り込む（２７）。図６のネットＸは図５
に示す特定部品のピンの比率情報（５１，５２）より、
シンボルａの出力ピンに比率２及びシンボルｊの入力ピ
ンに比率０．５が定義されていることが判る。これら情
報を後述のファンアウト条件式に当てはめて式が成立す
るかチェックする（２８）。
チャートに従い、図１及び図３〜図６を参照しながら説
明する。ＣＰＵ１は回路情報ファイル５（図２の２１）
から１ネット単位にそのネットに接続されているシンボ
ルの情報（シンボル名，ピン番号，入出力属性，テクノ
ロジ名等）を取り込む（２２）。図６の回路図６１の例
では、ネットＸに接続されるシンボルａ〜ｊの情報を取
り込む。さらに、ＣＰＵ１はそのネットに接続されてい
るシンボルのピンの入出力属性よりファンアウト源を決
定する（２４）。図６の回路図６１のネットＸのファン
アウト源はシンボルａの出力ピンとなる。次に、ＣＰＵ
１内の比率によるテクノロジ対応ファンアウトチェック
手段８はそのファンアウト源のピンのテクノロジと、フ
ァンイン側のピンのテクノロジとを調べて（２５）、テ
クノロジ対応ファンアウトルールファイル６（図２の２
２１）よりファンアウト源のピンのテクノロジ名（図６
のネットＸのシンボルａのテクノロジ名はテクノロジ
Ａ）と一致する送信側テクノロジ名及びファンイン側テ
クノロジ名（図６のネットＸのシンボルｂ〜ｊのテクノ
ロジ名はテクノロジＢ）と一致する受信側テクノロジ名
を捜し、そのファンアウト数を取り込む（２６）。ネッ
トＸのファンアウト数は図４に示すテクノロジ対応ファ
ンアウトルールにより、送信側テクノロジ名がテクノロ
ジＡ及び受信側テクノロジ名がテクノロジＢのファンア
ウト数４であることが判明する（図４の１４１）。さら
に接続しているピンが特定部品のピンであるか否か特定
部品のピンの比率情報ファイル７（図２の２２１）より
調べ、特定部品ピンである場合にはそのピンのファンア
ウト比率値を取り込む（２７）。図６のネットＸは図５
に示す特定部品のピンの比率情報（５１，５２）より、
シンボルａの出力ピンに比率２及びシンボルｊの入力ピ
ンに比率０．５が定義されていることが判る。これら情
報を後述のファンアウト条件式に当てはめて式が成立す
るかチェックする（２８）。
【０００９】ファンアウト条件式：ファンアウト数×フ
ァンアウト比率≧Σファイン数（値１を固定）×ファイ
ン比率 ネットＸの情報を式に当てはめると、 ネットＸ：シンボルａの出力（特定部品のピン）≧シン
ボルｂ〜ｉの入力＋シンボルｊの入力（特定部品のピ
ン） ４×２≧（１×１）×８＋１×０．５ ８≧８．５となり、式が成立しないのでファンアウトエ
ラーとなり、ファンアウトチェック結果ファイル９（図
２の２９）にエラー情報を出力する。これら一連の処理
を前ネットに対して行い、終了（２３）が判定されれば
処理終了となる。また、同様にして図６の回路図６２の
ネットＹのファンアウト条件式は次のようになる。
ァンアウト比率≧Σファイン数（値１を固定）×ファイ
ン比率 ネットＸの情報を式に当てはめると、 ネットＸ：シンボルａの出力（特定部品のピン）≧シン
ボルｂ〜ｉの入力＋シンボルｊの入力（特定部品のピ
ン） ４×２≧（１×１）×８＋１×０．５ ８≧８．５となり、式が成立しないのでファンアウトエ
ラーとなり、ファンアウトチェック結果ファイル９（図
２の２９）にエラー情報を出力する。これら一連の処理
を前ネットに対して行い、終了（２３）が判定されれば
処理終了となる。また、同様にして図６の回路図６２の
ネットＹのファンアウト条件式は次のようになる。
【００１０】ネットＹ：シンボルａの出力（特定部品の
ピン）≧シンボルｂ〜ｍの入力＋シンボルｊの入力（特
定部品のピン） １０×２≧（１×１）×１１＋１×０．５ ２０≧１１．５となり、式が成立したのでネットＹにつ
いてはファンアウトチェックで成立（ＯＫ）となる。
ピン）≧シンボルｂ〜ｍの入力＋シンボルｊの入力（特
定部品のピン） １０×２≧（１×１）×１１＋１×０．５ ２０≧１１．５となり、式が成立したのでネットＹにつ
いてはファンアウトチェックで成立（ＯＫ）となる。
【００１１】図６に示すネットＸ及びネットＹについて
従来のファンアウトチェック手法で行うと、特定部品シ
ンボルａの出力ピンに特別のファンアウト数Ｆ（図３中
の３１の例ではファンアウト数１０である）を固定で持
つことになり、ファンイン側のテクノロジが何であろう
と、ネットＸ及びネットＹともにファンイン数が１０と
なり、ファンアウト条件式に当てはめてみると次のよう
になる。
従来のファンアウトチェック手法で行うと、特定部品シ
ンボルａの出力ピンに特別のファンアウト数Ｆ（図３中
の３１の例ではファンアウト数１０である）を固定で持
つことになり、ファンイン側のテクノロジが何であろう
と、ネットＸ及びネットＹともにファンイン数が１０と
なり、ファンアウト条件式に当てはめてみると次のよう
になる。
【００１２】ネットＸ：１０≧（１×８）＋（２×１）
→成立（ＯＫ） ネットＹ：１０≧（１×１１）＋（２×１）→成立しな
い（エラー） このように従来の手法の場合、特定部品に対してはテク
ノロジ対応によるファンアウトチェックを行うことがで
きないため、本発明の一実施例による比率によるテクノ
ロジ対応ファンアウトのチェック結果と異なる場合が生
じる。
→成立（ＯＫ） ネットＹ：１０≧（１×１１）＋（２×１）→成立しな
い（エラー） このように従来の手法の場合、特定部品に対してはテク
ノロジ対応によるファンアウトチェックを行うことがで
きないため、本発明の一実施例による比率によるテクノ
ロジ対応ファンアウトのチェック結果と異なる場合が生
じる。
【００１３】
【発明の効果】以上説明したように本発明によれば、異
なるテクノロジを持つ回路シンボルが混在している論理
回路図においてテクノロジ対応によるファンアウトルー
ルに基づいてチェックを行う場合にファンアウトルール
で表わしきれない特定部品に対してピンにファンアウト
ルールのファンアウト数に対する比率（そのピンの駆動
能力を表わす）を定義することにより、特定部品に対し
てもファンアウトルールと比率とを用いてチェックを行
うことを可能とし、ファンアウトルールに基づいたテク
ノロジ混在の論理回路図のファンアウトチェックを一層
詳細に行える。この結果、論理回路図の設計品質の向上
を図ることができる。
なるテクノロジを持つ回路シンボルが混在している論理
回路図においてテクノロジ対応によるファンアウトルー
ルに基づいてチェックを行う場合にファンアウトルール
で表わしきれない特定部品に対してピンにファンアウト
ルールのファンアウト数に対する比率（そのピンの駆動
能力を表わす）を定義することにより、特定部品に対し
てもファンアウトルールと比率とを用いてチェックを行
うことを可能とし、ファンアウトルールに基づいたテク
ノロジ混在の論理回路図のファンアウトチェックを一層
詳細に行える。この結果、論理回路図の設計品質の向上
を図ることができる。
【図１】本発明の一実施例を示す構成図である。
【図２】同実施例の動作を示すフローチャートである。
【図３】特定部品のピンファンアウトの定義例を示す図
である。
である。
【図４】テクノロジ対応ファンアウトルールの一例を示
す図である。
す図である。
【図５】特定部品のピンの比率情報を示す図である。
【図６】論理回路図の一例を示す図である。
１ 演算処理部（ＣＰＵ） ２ メインメモリ ５ 回路情報ファイル ６ テクノロジ対応ファンアウトルールファイル ７ 特定部品のピンの比率情報ファイル ８ 比率によるテクノロジ対応ファンアウトチェック
手段 ９ ファンアウトチェック結果ファイル
手段 ９ ファンアウトチェック結果ファイル
Claims (1)
- 【請求項１】 論理的には同じであり少くとも電流，電
圧，スピード及び熱特性の一つが異なる集積回路部品を
種類分けしたそれぞれをテクノロジと呼び、異なるテク
ノロジが混在している複数の回路シンボルより構成され
る論理回路図から予め用意したテクノロジ対応によるフ
ァンアウト数を定めたファンアウトルールとこのファン
アウトルールで表わしきれない特定部品のピンにファン
アウト数ではなく駆動能力を表わすファンアウト比率と
を定義し、前記特定部品に対してもテクノロジ対応によ
る前記ファンアウトルールに基づくファンアウトチェッ
クを行うことを可能にすることを特徴とする論理回路の
ファンアウトチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225516A JPH0561938A (ja) | 1991-09-05 | 1991-09-05 | 論理回路のフアンアウトチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225516A JPH0561938A (ja) | 1991-09-05 | 1991-09-05 | 論理回路のフアンアウトチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561938A true JPH0561938A (ja) | 1993-03-12 |
Family
ID=16830538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225516A Pending JPH0561938A (ja) | 1991-09-05 | 1991-09-05 | 論理回路のフアンアウトチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651341A2 (en) * | 1993-11-01 | 1995-05-03 | Nec Corporation | Circuit designing system |
-
1991
- 1991-09-05 JP JP3225516A patent/JPH0561938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651341A2 (en) * | 1993-11-01 | 1995-05-03 | Nec Corporation | Circuit designing system |
| EP0651341A3 (en) * | 1993-11-01 | 1996-02-07 | Nec Corp | Circuit design system. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249133A (en) | Method for the hierarchical comparison of schematics and layouts of electronic components | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| US5999717A (en) | Method for performing model checking in integrated circuit design | |
| US5675728A (en) | Apparatus and method identifying false timing paths in digital circuits | |
| US5805859A (en) | Digital simulator circuit modifier, network, and method | |
| JP2746502B2 (ja) | 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 | |
| US6546542B2 (en) | Parameterized designing method of data driven information processor employing self-timed pipeline control | |
| US20020029361A1 (en) | Logic circuit design method and logic circuit | |
| Turner | An engineering approach to formal methods | |
| US7028273B2 (en) | Delay optimization designing system and delay optimization designing method for a logic circuit and control program | |
| JPH0561938A (ja) | 論理回路のフアンアウトチエツク方式 | |
| US6546531B1 (en) | Automatic delay element insertion system for addressing holdtime problems | |
| US7216321B2 (en) | Pattern recognition in an integrated circuit design | |
| Ipate et al. | Testing conditions for communicating stream X-machine systems | |
| JP2809166B2 (ja) | 高速遅延検証装置 | |
| JP4899927B2 (ja) | テストパターン自動生成方法およびテストパターン自動生成プログラム | |
| JP3102408B2 (ja) | 信号遅延低減方法及び装置 | |
| Kishinevsky et al. | Characterizing speed-independence of high-level designs | |
| US7479803B1 (en) | Techniques for debugging hard intellectual property blocks | |
| JP3104830B2 (ja) | 論理シミュレーション用ｃａｄ装置 | |
| JP3196985B2 (ja) | データパス表示装置 | |
| US6275970B1 (en) | Evaluation of the design quality of network nodes | |
| JP3105782B2 (ja) | 電子回路の論理生成方法 | |
| JPH07273642A (ja) | 非同期式カウンタのテスト回路 | |
| Jung et al. | A study on implementation of model checking tool for verifying LTS specifications |