JPH07123443A - ドロップアウト補償回路 - Google Patents
ドロップアウト補償回路Info
- Publication number
- JPH07123443A JPH07123443A JP5263402A JP26340293A JPH07123443A JP H07123443 A JPH07123443 A JP H07123443A JP 5263402 A JP5263402 A JP 5263402A JP 26340293 A JP26340293 A JP 26340293A JP H07123443 A JPH07123443 A JP H07123443A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- reference clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ドロップアウト補償は１Ｈ前の信号にすげ替
えることで実現するが、ＰＡＬ方式の搬送色信号は１Ｈ
前では位相が９０゜進みかつＲ−Ｙ軸成分のみ反転して
いて、搬送色信号位相連続のための位相補正は複雑だが
これを簡易的に行う回路を提供する。 【構成】 通常再生時は入力信号を１Ｈ遅延させた信号
を出力し、ドロップアウトを検出すると１Ｈ遅延器４０
２出力をトラップフィルタ１０１で搬送色信号を阻止し
１Ｈ遅延器４０２に入力すれば、回路規模を大幅に縮小
して具現化できる。
えることで実現するが、ＰＡＬ方式の搬送色信号は１Ｈ
前では位相が９０゜進みかつＲ−Ｙ軸成分のみ反転して
いて、搬送色信号位相連続のための位相補正は複雑だが
これを簡易的に行う回路を提供する。 【構成】 通常再生時は入力信号を１Ｈ遅延させた信号
を出力し、ドロップアウトを検出すると１Ｈ遅延器４０
２出力をトラップフィルタ１０１で搬送色信号を阻止し
１Ｈ遅延器４０２に入力すれば、回路規模を大幅に縮小
して具現化できる。
Description
【０００１】
【産業上の利用分野】本発明は、光ディスクプレーヤあ
るいはビデオテープレコーダ等において映像信号のドロ
ップアウトを補償するためのドロップアウト補償回路に
関するものである。
るいはビデオテープレコーダ等において映像信号のドロ
ップアウトを補償するためのドロップアウト補償回路に
関するものである。
【０００２】
【従来の技術】以下に、従来のドロップアウト補償回路
について説明する。
について説明する。
【０００３】図４は従来のドロップアウト補償回路のブ
ロック図を示すものである。例えば、光ディスクプレー
ヤにおいて光ディスク上の汚れ、あるいは傷等によって
光ディスク上に記録された信号をある期間だけテレビジ
ョン信号に再生できない場合が起こり、これをドロップ
アウトという。ドロップアウトが発生すると再生してい
るモニタＴＶの映像が非常に見苦しいものとなるので補
償しなければならないが、これをドロップアウト補償と
いう。通常、ドロップアウト部分の映像信号を１水平同
期期間（以後、１ラインという）以前の映像信号にすげ
替えてドロップアウト補償する。
ロック図を示すものである。例えば、光ディスクプレー
ヤにおいて光ディスク上の汚れ、あるいは傷等によって
光ディスク上に記録された信号をある期間だけテレビジ
ョン信号に再生できない場合が起こり、これをドロップ
アウトという。ドロップアウトが発生すると再生してい
るモニタＴＶの映像が非常に見苦しいものとなるので補
償しなければならないが、これをドロップアウト補償と
いう。通常、ドロップアウト部分の映像信号を１水平同
期期間（以後、１ラインという）以前の映像信号にすげ
替えてドロップアウト補償する。
【０００４】図４において、入力映像信号と入力ドロッ
プアウト検出信号を入力する。入力ドロップアウト検出
信号は２値の信号で、例えばローレベルのとき入力映像
信号はドロップアウトしてなく、ハイレベルのとき入力
映像信号はドロップアウトしているとする。入力映像信
号と移相回路４０３の出力をスイッチ４０１に入力し、
ドロップアウト検出信号がローレベルのとき入力映像信
号に、ハイレベルのときは移相回路４０３の出力に切り
替えて遅延回路４０２に入力する。遅延回路４０２は入
力信号を例えば１ライン遅延させ出力とする。同時に、
移相回路４０３に入力する。ドロップアウトが発生した
ときは１ライン以前の映像信号にすげ替えることは前述
した通りであるが、単にすげ替えただけでは搬送色信号
位相が不連続となり、モニタＴＶの色信号用のＡＰＣ
（自動位相制御）回路が乱され見苦しい映像となってし
まう。そこで、搬送色信号位相をドロップアウト検出信
号の変化点でも連続とするため、移相回路４０３で移相
する。入力映像信号がＮＴＳＣ方式の場合は、色副搬送
周波数ｆscと水平同期周波数ｆHの関係はｆsc＝４５５
／２・ｆH＝２２７．５ｆHと表わされ、隣合うラインで
は搬送色信号位相が＋１８０゜（搬送色信号の１周期を
３６０゜とする）ずれるので、搬送色信号のみ＋１８０
゜移相する。入力映像信号がＰＡＬ方式の場合は、ｆsc
＝（１１３５／４＋１／６２５）ｆH≒２８３．７５ｆH
と表わされ、隣合うラインでは搬送色信号位相が＋２７
０゜ずれるので、＋９０゜移相しかつＲ−Ｙ軸成分のみ
反転するか、遅延回路４０２で２ライン遅延させ１８０
゜移相する。
プアウト検出信号を入力する。入力ドロップアウト検出
信号は２値の信号で、例えばローレベルのとき入力映像
信号はドロップアウトしてなく、ハイレベルのとき入力
映像信号はドロップアウトしているとする。入力映像信
号と移相回路４０３の出力をスイッチ４０１に入力し、
ドロップアウト検出信号がローレベルのとき入力映像信
号に、ハイレベルのときは移相回路４０３の出力に切り
替えて遅延回路４０２に入力する。遅延回路４０２は入
力信号を例えば１ライン遅延させ出力とする。同時に、
移相回路４０３に入力する。ドロップアウトが発生した
ときは１ライン以前の映像信号にすげ替えることは前述
した通りであるが、単にすげ替えただけでは搬送色信号
位相が不連続となり、モニタＴＶの色信号用のＡＰＣ
（自動位相制御）回路が乱され見苦しい映像となってし
まう。そこで、搬送色信号位相をドロップアウト検出信
号の変化点でも連続とするため、移相回路４０３で移相
する。入力映像信号がＮＴＳＣ方式の場合は、色副搬送
周波数ｆscと水平同期周波数ｆHの関係はｆsc＝４５５
／２・ｆH＝２２７．５ｆHと表わされ、隣合うラインで
は搬送色信号位相が＋１８０゜（搬送色信号の１周期を
３６０゜とする）ずれるので、搬送色信号のみ＋１８０
゜移相する。入力映像信号がＰＡＬ方式の場合は、ｆsc
＝（１１３５／４＋１／６２５）ｆH≒２８３．７５ｆH
と表わされ、隣合うラインでは搬送色信号位相が＋２７
０゜ずれるので、＋９０゜移相しかつＲ−Ｙ軸成分のみ
反転するか、遅延回路４０２で２ライン遅延させ１８０
゜移相する。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、以下のような課題を有していた。入力映像
信号がＮＴＳＣ方式であれば、１ラインの遅延回路４０
２と１８０゜移相の移相回路４０３の組合せでドロップ
アウト補償が実現できるが、ＰＡＬ方式の場合は１ライ
ンの遅延回路４０２と９０゜移相及びＲ−Ｙ軸反転の移
相回路４０３の組合せあるいは２ラインの遅延回路４０
２と１８０゜移相の移相回路４０３の組合せが必要とな
る。１８０゜あるいは９０゜移相は精度の問題はあるが
比較的実現しやすい。例えば、ディジタル信号処理で具
現化する場合、搬送色信号のみ１８０゜移相するために
は、クロック周波数が色副搬送周波数の４倍であれば、
伝達関数Ｈ1（ｚ）がＨ1（ｚ）＝（１＋ｚ-4）／２；
（ｚ-1は単位遅延素子）なるディジタルフィルタを通せ
ば、帯域制限は受けるが正確な１８０゜移相が実現でき
る。また、９０゜移相は伝達関数Ｈ2（ｚ）がＨ2（ｚ）
＝（１＋ｚ-1）／√２のディジタルフィルタを通せばよ
い。しかし、Ｒ−Ｙ軸成分のみ反転するには一旦色差信
号に復調してＲ−Ｙ信号のみ反転し再度搬送色信号に変
調する等の処理が必要であり簡単ではない。特に、クロ
ック周波数が色副搬送周波数の４倍でなければ前述の１
８０゜及び９０゜移相さえ非常に困難となる。また、ア
ナログ信号処理で具現化すれば素子のばらつき等の問題
で正確な移相が困難で、Ｒ−Ｙ軸成分のみ反転するのは
ディジタル信号処理同様に簡単ではない。一方、２ライ
ンの遅延回路と１８０゜移相の組合せであれば比較的容
易に実現できるが、１ライン分の遅延回路が余計に必要
となり非常に回路規模が大きくなってしまう。このよう
にＰＡＬ方式の入力映像信号の場合、ＮＴＳＣ方式と比
較してドロップアウト補償回路を具現化するのが困難で
回路規模も非常に大きくなってしまうという課題があっ
た。
の構成では、以下のような課題を有していた。入力映像
信号がＮＴＳＣ方式であれば、１ラインの遅延回路４０
２と１８０゜移相の移相回路４０３の組合せでドロップ
アウト補償が実現できるが、ＰＡＬ方式の場合は１ライ
ンの遅延回路４０２と９０゜移相及びＲ−Ｙ軸反転の移
相回路４０３の組合せあるいは２ラインの遅延回路４０
２と１８０゜移相の移相回路４０３の組合せが必要とな
る。１８０゜あるいは９０゜移相は精度の問題はあるが
比較的実現しやすい。例えば、ディジタル信号処理で具
現化する場合、搬送色信号のみ１８０゜移相するために
は、クロック周波数が色副搬送周波数の４倍であれば、
伝達関数Ｈ1（ｚ）がＨ1（ｚ）＝（１＋ｚ-4）／２；
（ｚ-1は単位遅延素子）なるディジタルフィルタを通せ
ば、帯域制限は受けるが正確な１８０゜移相が実現でき
る。また、９０゜移相は伝達関数Ｈ2（ｚ）がＨ2（ｚ）
＝（１＋ｚ-1）／√２のディジタルフィルタを通せばよ
い。しかし、Ｒ−Ｙ軸成分のみ反転するには一旦色差信
号に復調してＲ−Ｙ信号のみ反転し再度搬送色信号に変
調する等の処理が必要であり簡単ではない。特に、クロ
ック周波数が色副搬送周波数の４倍でなければ前述の１
８０゜及び９０゜移相さえ非常に困難となる。また、ア
ナログ信号処理で具現化すれば素子のばらつき等の問題
で正確な移相が困難で、Ｒ−Ｙ軸成分のみ反転するのは
ディジタル信号処理同様に簡単ではない。一方、２ライ
ンの遅延回路と１８０゜移相の組合せであれば比較的容
易に実現できるが、１ライン分の遅延回路が余計に必要
となり非常に回路規模が大きくなってしまう。このよう
にＰＡＬ方式の入力映像信号の場合、ＮＴＳＣ方式と比
較してドロップアウト補償回路を具現化するのが困難で
回路規模も非常に大きくなってしまうという課題があっ
た。
【０００６】本発明は上記従来の課題を解決するもの
で、回路規模を縮小し容易に具現化できるドロップアウ
ト補償回路を提供することを目的とする。
で、回路規模を縮小し容易に具現化できるドロップアウ
ト補償回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のドロップアウト補償回路は、入力ドロップア
ウト検出信号（例えば、入力映像信号が欠如していると
きハイレベルで、それ以外ではローレベルとなるような
２値の信号）が第１のレベル（例えば、ローレベル）の
とき入力映像信号に入力ドロップアウト検出信号が第２
のレベル（例えば、ハイレベル）のときトラップフィル
タ（帯域阻止フィルタ）の出力に切り替えるスイッチ
と、スイッチの出力を１水平同期期間遅延させる遅延回
路と、遅延回路の出力の所定の周波数帯域だけ阻止する
トラップフィルタとを備えている。
に本発明のドロップアウト補償回路は、入力ドロップア
ウト検出信号（例えば、入力映像信号が欠如していると
きハイレベルで、それ以外ではローレベルとなるような
２値の信号）が第１のレベル（例えば、ローレベル）の
とき入力映像信号に入力ドロップアウト検出信号が第２
のレベル（例えば、ハイレベル）のときトラップフィル
タ（帯域阻止フィルタ）の出力に切り替えるスイッチ
と、スイッチの出力を１水平同期期間遅延させる遅延回
路と、遅延回路の出力の所定の周波数帯域だけ阻止する
トラップフィルタとを備えている。
【０００８】
【作用】本発明は上記した構成により、以下のような作
用がある。ＰＡＬ方式の入力映像信号の場合、ドロップ
アウト時には１ライン前の信号を移相回路で移相し搬送
色信号の位相連続を保つのではなく、トラップフィルタ
で搬送色信号を消してしまう。ＰＡＬ方式のモニタＴＶ
では、まず２ラインの遅延回路を使った櫛形フィルタに
より伝送系の歪を除去して、搬送色信号から色差信号へ
復調している。１ライン搬送色信号を消してしまって
も、その櫛形フィルタにより前後のラインから補間され
るので彩度は半分になるが、色相はあまり乱されない。
また、ＮＴＳＣ方式とＰＡＬ方式で回路を兼用する場
合、ＮＴＳＣ方式では移相回路でＰＡＬ方式ではトラッ
プフィルタと切り替えればよい。例えば、ディジタル信
号処理で具現化する場合にクロック周波数をｆscの４倍
とすると、ＮＴＳＣ方式の時は伝達関数Ｈ1（ｚ）がＨ1
（ｚ）＝（１＋ｚ-4）／２のフィルタにより１８０゜移
相し、ＰＡＬ方式の時は伝達関数Ｈ2（ｚ）がＨ2（ｚ）
＝（１−ｚ-2）2／４のフィルタにより搬送色信号を減
衰させる。この伝達関数Ｈ1（ｚ），Ｈ2（ｚ）を具現化
する際には遅延素子、加算器を兼用できＮＴＳＣ方式専
用からＮＴＳＣ方式とＰＡＬ方式の兼用へと機能を増や
してもほとんど回路規模は増大しない。すなわち、ＰＡ
Ｌ方式の入力映像信号時でもドロップアウト補償回路の
回路規模は非常に小さく、ドロップアウトのモニタ画面
上への影響も非常に小さいという作用である。
用がある。ＰＡＬ方式の入力映像信号の場合、ドロップ
アウト時には１ライン前の信号を移相回路で移相し搬送
色信号の位相連続を保つのではなく、トラップフィルタ
で搬送色信号を消してしまう。ＰＡＬ方式のモニタＴＶ
では、まず２ラインの遅延回路を使った櫛形フィルタに
より伝送系の歪を除去して、搬送色信号から色差信号へ
復調している。１ライン搬送色信号を消してしまって
も、その櫛形フィルタにより前後のラインから補間され
るので彩度は半分になるが、色相はあまり乱されない。
また、ＮＴＳＣ方式とＰＡＬ方式で回路を兼用する場
合、ＮＴＳＣ方式では移相回路でＰＡＬ方式ではトラッ
プフィルタと切り替えればよい。例えば、ディジタル信
号処理で具現化する場合にクロック周波数をｆscの４倍
とすると、ＮＴＳＣ方式の時は伝達関数Ｈ1（ｚ）がＨ1
（ｚ）＝（１＋ｚ-4）／２のフィルタにより１８０゜移
相し、ＰＡＬ方式の時は伝達関数Ｈ2（ｚ）がＨ2（ｚ）
＝（１−ｚ-2）2／４のフィルタにより搬送色信号を減
衰させる。この伝達関数Ｈ1（ｚ），Ｈ2（ｚ）を具現化
する際には遅延素子、加算器を兼用できＮＴＳＣ方式専
用からＮＴＳＣ方式とＰＡＬ方式の兼用へと機能を増や
してもほとんど回路規模は増大しない。すなわち、ＰＡ
Ｌ方式の入力映像信号時でもドロップアウト補償回路の
回路規模は非常に小さく、ドロップアウトのモニタ画面
上への影響も非常に小さいという作用である。
【０００９】
【実施例】以下、本発明におけるドロップアウト補償回
路の一実施例について、図面を参照しながら説明する。
路の一実施例について、図面を参照しながら説明する。
【００１０】ただし、図４に示した従来のドロップアウ
ト補償回路と同じ構成要素には同一符号を付し、またそ
の動作説明は省略する。また、入力映像信号はＰＡＬ方
式とする。
ト補償回路と同じ構成要素には同一符号を付し、またそ
の動作説明は省略する。また、入力映像信号はＰＡＬ方
式とする。
【００１１】図１は本発明の第１の実施例におけるドロ
ップアウト補償回路の構成を示すブロック図である。入
力ドロップアウト検出信号がハイレベルのときは、遅延
回路４０２の出力をトラップフィルタ１０１に入力し搬
送色信号のみ阻止し、スイッチ４０１で切り替えて遅延
回路４０２に入力する。
ップアウト補償回路の構成を示すブロック図である。入
力ドロップアウト検出信号がハイレベルのときは、遅延
回路４０２の出力をトラップフィルタ１０１に入力し搬
送色信号のみ阻止し、スイッチ４０１で切り替えて遅延
回路４０２に入力する。
【００１２】図２は本発明の第２の実施例におけるドロ
ップアウト補償回路の構成を示すブロック図である。
ップアウト補償回路の構成を示すブロック図である。
【００１３】ただし、図１に示した第１の実施例におけ
るドロップアウト補償回路と同じ構成要素には同一符号
を付し、またその動作説明は省略する。
るドロップアウト補償回路と同じ構成要素には同一符号
を付し、またその動作説明は省略する。
【００１４】図１の第１の実施例ではドロップアウト補
償回路単独の回路であったが、図２の第２の実施例では
例えば光ディスクプレーヤの映像信号再生処理に組み入
れるときの実施例である。図２において、まず、スピン
ドルモータ２０３により回転する光ディスク２０１より
光ピックアップ２０２で検出した光信号を電気信号に変
換する。その電気信号をＦＭ（周波数変調）復調回路２
０４でベースバンドの映像信号（例えば、輝度信号に約
４．４３ＭＨｚで直角二相変調された搬送色信号を多重
したＰＡＬ方式のカラーテレビジョン信号）に復調し、
ＴＢＣ（時間軸補正装置）２１１で光ディスク２０１の
回転ムラ等で生じる時間軸誤差を補正した映像信号とす
る。ＴＢＣ２１１はドロップアウト補償回路でもある。
ＴＢＣをディジタル信号処理で具現化する場合、必須回
路であるドロップアウト補償回路も同様にディジタル信
号処理で具現化する。通常、ディジタル信号処理でＴＢ
Ｃを具現化する場合、ドロップアウト補償回路と共有で
きる回路部分があるので一体化する。ＦＭ復調回路２０
４で復調した映像信号をＡＤＣ（アナログ・ディジタル
変換器）２０６でディジタル信号に変換する。この入力
映像信号に位相同期した書き込みクロックをＰＬＬ回路
２０７でつくる。基準クロック発生回路２０８は例えば
クリスタル発振器で色副搬送周波数ｆscの４倍の周波数
である約１７．７３ＭＨｚの矩形波を発振させ基準クロ
ックとする。遅延回路４０２の出力をＦｉＦｏ（先読み
先出し）メモリ２０９に入力しＰＬＬ回路２０７の出力
する書き込みクロックで書き込み、基準クロック発生回
路２０８出力の基準クロックで読み出す。読み出した信
号をＤＡＣ（ディジタル・アナログ変換器）２１０でア
ナログ信号に変換する。いうまでもなくＡＤＣ２０６の
クロックは書き込みクロックで、ＤＡＣ２１０のクロッ
クは基準クロックである。
償回路単独の回路であったが、図２の第２の実施例では
例えば光ディスクプレーヤの映像信号再生処理に組み入
れるときの実施例である。図２において、まず、スピン
ドルモータ２０３により回転する光ディスク２０１より
光ピックアップ２０２で検出した光信号を電気信号に変
換する。その電気信号をＦＭ（周波数変調）復調回路２
０４でベースバンドの映像信号（例えば、輝度信号に約
４．４３ＭＨｚで直角二相変調された搬送色信号を多重
したＰＡＬ方式のカラーテレビジョン信号）に復調し、
ＴＢＣ（時間軸補正装置）２１１で光ディスク２０１の
回転ムラ等で生じる時間軸誤差を補正した映像信号とす
る。ＴＢＣ２１１はドロップアウト補償回路でもある。
ＴＢＣをディジタル信号処理で具現化する場合、必須回
路であるドロップアウト補償回路も同様にディジタル信
号処理で具現化する。通常、ディジタル信号処理でＴＢ
Ｃを具現化する場合、ドロップアウト補償回路と共有で
きる回路部分があるので一体化する。ＦＭ復調回路２０
４で復調した映像信号をＡＤＣ（アナログ・ディジタル
変換器）２０６でディジタル信号に変換する。この入力
映像信号に位相同期した書き込みクロックをＰＬＬ回路
２０７でつくる。基準クロック発生回路２０８は例えば
クリスタル発振器で色副搬送周波数ｆscの４倍の周波数
である約１７．７３ＭＨｚの矩形波を発振させ基準クロ
ックとする。遅延回路４０２の出力をＦｉＦｏ（先読み
先出し）メモリ２０９に入力しＰＬＬ回路２０７の出力
する書き込みクロックで書き込み、基準クロック発生回
路２０８出力の基準クロックで読み出す。読み出した信
号をＤＡＣ（ディジタル・アナログ変換器）２１０でア
ナログ信号に変換する。いうまでもなくＡＤＣ２０６の
クロックは書き込みクロックで、ＤＡＣ２１０のクロッ
クは基準クロックである。
【００１５】図３は本発明の第３の実施例におけるドロ
ップアウト補償回路の構成を示すブロック図である。
ップアウト補償回路の構成を示すブロック図である。
【００１６】ただし、図１に示した第１の実施例におけ
るドロップアウト補償回路、及び図２に示した第２の実
施例におけるドロップアウト補償回路と同じ構成要素に
は同一符号を付し、またその動作説明は省略する。
るドロップアウト補償回路、及び図２に示した第２の実
施例におけるドロップアウト補償回路と同じ構成要素に
は同一符号を付し、またその動作説明は省略する。
【００１７】第２の実施例ではＦｉＦｏメモリの読み出
しクロックは基準クロックすなわち固定のクロックとし
たが、ＴＢＣのジッタ（映像信号の時間軸のゆらぎ）抑
圧特性としては十分ではないので、第３の実施例では書
き込み側だけでは吸収しきれなかったジッタ（残留ジッ
タ）により読み出しクロックを位相変調して所望のジッ
タ抑圧特性を得るものである。この補正方法は一般に知
られているが、高速応答が可能なフィードフォワードの
ベロシティエラー（速度誤差）補正と呼ばれているもの
である。位相誤差は水平同期信号あるいはカラーバース
ト信号より１ライン毎に離散的にしか検出できないが位
相誤差は時々刻々変化している。そこで、例えば単純に
１ライン毎の位相誤差を直線補間してやれば実際の位相
誤差に近似できる。この内挿処理をした位相誤差がベロ
シティエラーで、これに基づき時間軸補正するのがベロ
シティエラー補正である。ＰＬＬ回路２０７の出力する
残留ジッタをもとに内挿回路３０１で１ライン毎の信号
を内挿処理しベロシティエラーを求める。内挿するには
最低でも１ラインの時間が必要でありこのベロシティエ
ラーと映像信号のタイミングを合わせるためには１ライ
ンの遅延回路を映像信号に挿入しなければならない。し
かし、ドロップアウト補償回路の一部として１ラインの
遅延回路４０２を挿入しているのですでにタイミングは
合っている。このように１ラインの遅延回路をＴＢＣの
ベロシティエラー補正とドロップアウト補償回路で兼用
できるので通常このように一体化した構成とする。内挿
回路３０１の出力であるベロシティエラーに基づき、ク
ロック位相変調回路３０２でベロシティエラーを打ち消
すように基準クロックを位相変調し、ＦｉＦｏメモリ２
０９の読み出しクロックとする。
しクロックは基準クロックすなわち固定のクロックとし
たが、ＴＢＣのジッタ（映像信号の時間軸のゆらぎ）抑
圧特性としては十分ではないので、第３の実施例では書
き込み側だけでは吸収しきれなかったジッタ（残留ジッ
タ）により読み出しクロックを位相変調して所望のジッ
タ抑圧特性を得るものである。この補正方法は一般に知
られているが、高速応答が可能なフィードフォワードの
ベロシティエラー（速度誤差）補正と呼ばれているもの
である。位相誤差は水平同期信号あるいはカラーバース
ト信号より１ライン毎に離散的にしか検出できないが位
相誤差は時々刻々変化している。そこで、例えば単純に
１ライン毎の位相誤差を直線補間してやれば実際の位相
誤差に近似できる。この内挿処理をした位相誤差がベロ
シティエラーで、これに基づき時間軸補正するのがベロ
シティエラー補正である。ＰＬＬ回路２０７の出力する
残留ジッタをもとに内挿回路３０１で１ライン毎の信号
を内挿処理しベロシティエラーを求める。内挿するには
最低でも１ラインの時間が必要でありこのベロシティエ
ラーと映像信号のタイミングを合わせるためには１ライ
ンの遅延回路を映像信号に挿入しなければならない。し
かし、ドロップアウト補償回路の一部として１ラインの
遅延回路４０２を挿入しているのですでにタイミングは
合っている。このように１ラインの遅延回路をＴＢＣの
ベロシティエラー補正とドロップアウト補償回路で兼用
できるので通常このように一体化した構成とする。内挿
回路３０１の出力であるベロシティエラーに基づき、ク
ロック位相変調回路３０２でベロシティエラーを打ち消
すように基準クロックを位相変調し、ＦｉＦｏメモリ２
０９の読み出しクロックとする。
【００１８】全ての実施例では入力映像信号をＰＡＬ方
式としたが、いうまでもなくＮＴＳＣ方式の入力映像信
号の場合と兼用できるし、兼用化しても回路規模はほと
んど増加しない。
式としたが、いうまでもなくＮＴＳＣ方式の入力映像信
号の場合と兼用できるし、兼用化しても回路規模はほと
んど増加しない。
【００１９】
【発明の効果】以上のように本発明は、入力ドロップア
ウト検出信号（例えば、入力映像信号が欠如していると
きハイレベルで、それ以外ではローレベルとなるような
２値の信号）がローレベルのとき入力映像信号に入力ド
ロップアウト検出信号がハイレベルのときトラップフィ
ルタ（帯域阻止フィルタ）の出力に切り替えるスイッチ
４０１と、スイッチ４０１の出力を１水平同期期間遅延
させる遅延回路４０２と、遅延回路４０２の出力の所定
の周波数帯域だけ阻止するトラップフィルタ１０１によ
り、ＰＡＬ方式の入力映像信号時でもドロップアウト補
償回路の回路規模は非常に小さく、ドロップアウトのモ
ニタ画面上への影響も非常に小さい。
ウト検出信号（例えば、入力映像信号が欠如していると
きハイレベルで、それ以外ではローレベルとなるような
２値の信号）がローレベルのとき入力映像信号に入力ド
ロップアウト検出信号がハイレベルのときトラップフィ
ルタ（帯域阻止フィルタ）の出力に切り替えるスイッチ
４０１と、スイッチ４０１の出力を１水平同期期間遅延
させる遅延回路４０２と、遅延回路４０２の出力の所定
の周波数帯域だけ阻止するトラップフィルタ１０１によ
り、ＰＡＬ方式の入力映像信号時でもドロップアウト補
償回路の回路規模は非常に小さく、ドロップアウトのモ
ニタ画面上への影響も非常に小さい。
【図１】本発明の第１の実施例におけるドロップアウト
補償回路の構成を示すブロック図
補償回路の構成を示すブロック図
【図２】本発明の第２の実施例におけるドロップアウト
補償回路の構成を示すブロック図
補償回路の構成を示すブロック図
【図３】本発明の第３の実施例におけるドロップアウト
補償回路の構成を示すブロック図
補償回路の構成を示すブロック図
【図４】従来のドロップアウト補償回路の構成を示すブ
ロック図
ロック図
【符号の説明】 １０１ トラップフィルタ ４０１ スイッチ ４０２ 遅延回路
Claims (3)
- 【請求項１】 入力ドロップアウト検出信号が第１のレ
ベルのときは入力映像信号を出力し、前記入力ドロップ
アウト検出信号が第２のレベルのときはトラップフィル
タの出力に切り替えるスイッチと、 前記スイッチの出力を１水平同期期間遅延させる遅延回
路と、 前記遅延回路の出力の所定の周波数帯域だけ阻止する前
記トラップフィルタと、を備えたドロップアウト補償回
路。 - 【請求項２】 入力映像信号をＰＬＬ回路の出力する書
き込みクロックによりディジタル信号に変換するアナロ
グ・ディジタル変換器と、 入力ドロップアウト検出信号が第１のレベルのときは前
記入力映像信号を出力し、前記入力ドロップアウト検出
信号が第２のレベルのときはトラップフィルタの出力を
出力するスイッチと、 前記スイッチの出力を前記ＰＬＬ回路の出力する書き込
みクロックで１水平同期期間遅延させる遅延回路と、 前記遅延回路の出力の所定の周波数帯域だけ阻止するト
ラップフィルタと前記アナログ・ディジタル変換器の出
力と基準クロック発生回路の出力する基準クロックによ
り前記入力映像信号に位相同期した書き込みクロックを
出力する前記ＰＬＬ回路と、 前記遅延回路の出力を前記ＰＬＬ回路の出力する書き込
みクロックで書き込み、前記基準クロック発生回路の出
力する基準クロックで読み出す、所定の記憶容量をもつ
ＦｉＦｏ（先入れ先だし）メモリと、 前記ＦｉＦｏメモリの出力を前記基準クロック発生回路
の出力する基準クロックでアナログ信号に変換するディ
ジタル・アナログ変換器と、を備えたドロップアウト補
償回路。 - 【請求項３】 入力映像信号をＰＬＬ回路の出力する書
き込みクロックによりディジタル信号に変換するアナロ
グ・ディジタル変換器と、 入力ドロップアウト検出信号が第１のレベルのときは前
記入力映像信号を出力し、前記入力ドロップアウト検出
信号が第２のレベルのときはトラップフィルタの出力を
出力するスイッチと、 前記スイッチの出力を前記ＰＬＬ回路の出力する書き込
みクロックで１水平同期期間遅延させる遅延回路と、 前記遅延回路の出力の所定の周波数帯域だけ阻止する前
記トラップフィルタと、 所定の周波数の基準クロックを発生する基準クロック発
生回路と、 前記アナログ・ディジタル変換器の出力と前記基準クロ
ック発生回路の出力する基準クロックにより前記入力映
像信号に位相同期した書き込みクロックを出力し、か
つ、前記入力映像信号と前記基準クロック発生回路の位
相誤差信号を１水平同期期間毎に出力する前記ＰＬＬ回
路と、 前記ＰＬＬ回路の出力する１水平同期期間毎の位相誤差
信号を補間して連続する位相誤差信号とする内挿回路
と、 前記内挿回路の出力により前記基準クロック発生回路の
出力する基準クロックを位相変調し、読み出しクロック
を出力するクロック位相変調回路と、 前記遅延回路の出力を前記ＰＬＬ回路の出力する書き込
みクロックで書き込み、前記クロック位相変調回路の出
力する読み出しクロックで読み出す、所定の記憶容量を
もつＦｉＦｏ（先入れ先だし）メモリと、 前記ＦｉＦｏメモリの出力を前記クロック位相変調回路
の出力する読み出しクロックでアナログ信号に変換する
ディジタル・アナログ変換器と、を備えたドロップアウ
ト補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263402A JPH07123443A (ja) | 1993-10-21 | 1993-10-21 | ドロップアウト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263402A JPH07123443A (ja) | 1993-10-21 | 1993-10-21 | ドロップアウト補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123443A true JPH07123443A (ja) | 1995-05-12 |
Family
ID=17389005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5263402A Pending JPH07123443A (ja) | 1993-10-21 | 1993-10-21 | ドロップアウト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123443A (ja) |
-
1993
- 1993-10-21 JP JP5263402A patent/JPH07123443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0432668B1 (en) | Video signal processing apparatus and method for time base compensation | |
| US5636312A (en) | Video image mixing apparatus | |
| JPH07123443A (ja) | ドロップアウト補償回路 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JPH07177536A (ja) | ディジタルタイムベースコレクタ | |
| US4884150A (en) | Information reproducer | |
| JPS5849073B2 (ja) | 時間軸変動補正装置 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JPS623590A (ja) | カラ−映像信号再生装置 | |
| JP2789594B2 (ja) | デジタル記録再生装置 | |
| JPH0213519B2 (ja) | ||
| JP2565253B2 (ja) | ビデオ再生装置 | |
| JPH0722416B2 (ja) | Ｖｔｒの時間軸補正装置 | |
| JPH01164191A (ja) | タイムベースコレクタ | |
| JPH0722417B2 (ja) | 時間軸誤差補正装置 | |
| JPS6359597B2 (ja) | ||
| JPS60107992A (ja) | 搬送色信号の処理装置 | |
| JPH07177534A (ja) | ディジタルタイムベースコレクタ | |
| JPH03184493A (ja) | 再生信号処理回路 | |
| JPH03145291A (ja) | 映像信号再生装置 | |
| JPH04180390A (ja) | 時間軸補正装置 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPH0822087B2 (ja) | 映像記録装置 | |
| JPH02292994A (ja) | ビデオ信号の信号フォーマット変換回路 | |
| JPS6236431B2 (ja) |