JPH07118577B2 - 電子装置用基板の検査方法 - Google Patents
電子装置用基板の検査方法Info
- Publication number
- JPH07118577B2 JPH07118577B2 JP4350477A JP35047792A JPH07118577B2 JP H07118577 B2 JPH07118577 B2 JP H07118577B2 JP 4350477 A JP4350477 A JP 4350477A JP 35047792 A JP35047792 A JP 35047792A JP H07118577 B2 JPH07118577 B2 JP H07118577B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- electrodes
- substrate
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】本発明はサーマルヘッドや密着セ
ンサなどの電子装置の基板に関し、発熱素子や受光素子
などを駆動する半導体集積回路装置（以下、駆動ＩＣと
いう）をＣＯＢ（Chip on Bord ; Chip on Ceramic(CO
C)とも称される）法により実装する基板の検査方法に関
するものである。
ンサなどの電子装置の基板に関し、発熱素子や受光素子
などを駆動する半導体集積回路装置（以下、駆動ＩＣと
いう）をＣＯＢ（Chip on Bord ; Chip on Ceramic(CO
C)とも称される）法により実装する基板の検査方法に関
するものである。
【０００２】
【従来の技術】駆動ＩＣをＣＯＢ法により実装する基板
には、駆動ＩＣのパッドとワイヤボンディング法やフリ
ップチップ法により接続するための電極が設けられてい
る。図２にサーマルヘッド基板を概略的に示す。基板１
の表面に一辺に沿って列状に発熱素子用の発熱抵抗体２
が配列されている。３は全ての発熱抵抗体２に共通に接
続される共通電極、４は発熱抵抗体２にそれぞれ接続さ
れて発熱抵抗体２を選択して通電発熱させる選択電極で
ある。基板１上にはまた、駆動ＩＣにデータ信号その他
の駆動用信号や電源を供給するための信号入力側電極５
も形成されている。
には、駆動ＩＣのパッドとワイヤボンディング法やフリ
ップチップ法により接続するための電極が設けられてい
る。図２にサーマルヘッド基板を概略的に示す。基板１
の表面に一辺に沿って列状に発熱素子用の発熱抵抗体２
が配列されている。３は全ての発熱抵抗体２に共通に接
続される共通電極、４は発熱抵抗体２にそれぞれ接続さ
れて発熱抵抗体２を選択して通電発熱させる選択電極で
ある。基板１上にはまた、駆動ＩＣにデータ信号その他
の駆動用信号や電源を供給するための信号入力側電極５
も形成されている。
【０００３】組立工程においては、これらの電極４，５
上に駆動ＩＣ６が取りつけられ、ワインボンディング法
やフリップチップ法によりそれらの電極４，５と駆動Ｉ
Ｃ６のパッドが接続される。駆動ＩＣ６と電極４，５の
間をワイヤボンディング法やフリップチップ法によって
接続するには、電極４，５が薄膜プロセスで形成され、
薄膜をパターン化した状態のものでは、膜厚が薄すぎて
信頼性のよい接続を行なうことができない。そこで一般
には電極４，５に金メッキや銅と金の二層メッキなどを
施して膜厚を厚くすることが行なわれている。その際、
メッキは電解メッキで行なわれるので、電極４，５をメ
ッキ電極と接続する必要がある。共通電極３がメッキ電
極として用いられる。選択電極４は発熱抵抗体２を介し
て共通電極３に接続されているが、信号入力側電極５は
それぞれ独立しているため、メッキのために全ての電極
５をメッキ電極（共通電極３）に接続する必要がある。
共通電極３を電極５の近くまで延在させておき、電極５
と接続させておく。メッキ処理を施した後は、各電極５
を独立させるために、電極５と共通電極３の間をブレー
クライン９の位置で基板１とともに切断する。
上に駆動ＩＣ６が取りつけられ、ワインボンディング法
やフリップチップ法によりそれらの電極４，５と駆動Ｉ
Ｃ６のパッドが接続される。駆動ＩＣ６と電極４，５の
間をワイヤボンディング法やフリップチップ法によって
接続するには、電極４，５が薄膜プロセスで形成され、
薄膜をパターン化した状態のものでは、膜厚が薄すぎて
信頼性のよい接続を行なうことができない。そこで一般
には電極４，５に金メッキや銅と金の二層メッキなどを
施して膜厚を厚くすることが行なわれている。その際、
メッキは電解メッキで行なわれるので、電極４，５をメ
ッキ電極と接続する必要がある。共通電極３がメッキ電
極として用いられる。選択電極４は発熱抵抗体２を介し
て共通電極３に接続されているが、信号入力側電極５は
それぞれ独立しているため、メッキのために全ての電極
５をメッキ電極（共通電極３）に接続する必要がある。
共通電極３を電極５の近くまで延在させておき、電極５
と接続させておく。メッキ処理を施した後は、各電極５
を独立させるために、電極５と共通電極３の間をブレー
クライン９の位置で基板１とともに切断する。
【０００４】発熱抵抗体２及び電極５の検査はメッキ処
理が行なわれた後、ブレークライン９で基板１を切断す
る前に行なわれている。切断前の状態では、電極５は全
て共通電極３に接続されているため、電気検査によって
電極５間の短絡を検査することはできない。そこで、従
来は顕微鏡を用いて目視で検査している。サーマルヘッ
ドに限らず、密着センサなどその他の電子装置において
も駆動ＩＣをＣＯＢ方式で実装する場合には、基板上の
電極にメッキを施しているので同様の問題がある。
理が行なわれた後、ブレークライン９で基板１を切断す
る前に行なわれている。切断前の状態では、電極５は全
て共通電極３に接続されているため、電気検査によって
電極５間の短絡を検査することはできない。そこで、従
来は顕微鏡を用いて目視で検査している。サーマルヘッ
ドに限らず、密着センサなどその他の電子装置において
も駆動ＩＣをＣＯＢ方式で実装する場合には、基板上の
電極にメッキを施しているので同様の問題がある。
【０００５】
【発明が解決しようとする課題】駆動ＩＣと接続される
電極の短絡などの検査を目視で行なうことは煩わしく、
電気的に検査できるようにすることが望ましい。そこ
で、本発明は駆動ＩＣと接続される個別の電極をそれら
がメッキ用電極と接続された状態でも電気的に検査でき
るようにする検査方法を提供することを目的とするもの
である。
電極の短絡などの検査を目視で行なうことは煩わしく、
電気的に検査できるようにすることが望ましい。そこ
で、本発明は駆動ＩＣと接続される個別の電極をそれら
がメッキ用電極と接続された状態でも電気的に検査でき
るようにする検査方法を提供することを目的とするもの
である。
【０００８】
【課題を解決するための手段】本発明の検査方法は、電
気的に独立した複数の個別電極を含む電極と、検査用電
極とを基板上に形成し、各個別電極と検査用電極との間
にはそれぞれ抵抗体を形成しておき、各個別電極と検査
用電極との間にプローブを当てて抵抗値を測定すること
により基板の検査を行なうようにしたものであり、検査
後に各個別電極と検査用電極との間で基板を切断する。
気的に独立した複数の個別電極を含む電極と、検査用電
極とを基板上に形成し、各個別電極と検査用電極との間
にはそれぞれ抵抗体を形成しておき、各個別電極と検査
用電極との間にプローブを当てて抵抗値を測定すること
により基板の検査を行なうようにしたものであり、検査
後に各個別電極と検査用電極との間で基板を切断する。
【０００９】
【作用】メッキ処理を施した後、ブレークラインで基板
を切断する前に各個別の電極とメッキ用電極の間の抵抗
値を測定すると、個別の電極が正常であればその抵抗値
は所定の範囲内にあるが、もし短絡や切断などの異常が
あればその範囲から外れた値となる。
を切断する前に各個別の電極とメッキ用電極の間の抵抗
値を測定すると、個別の電極が正常であればその抵抗値
は所定の範囲内にあるが、もし短絡や切断などの異常が
あればその範囲から外れた値となる。
【００１０】
【実施例】図１は本発明を薄膜型サーマルヘッド用基板
に適用した一実施例を表わす。１１は基板であり、例え
ば表面がガラス質のグレーズ層で被われたセラミック基
板を用いる。基板１１の一辺に沿って発熱抵抗体１２が
列状に配列されている。１３は共通電極、１４は選択電
極である。１５は駆動ＩＣにクロック信号、ロード信
号、ストローブ信号、データ信号、駆動用電源などを供
給したり、グランド端子に接続するための入力側電極で
ある。共通電極１３は入力側電極１５まで延在して形成
されており、短絡検査用の抵抗体２０を介して入力側電
極１５が共通電極１３と接続されている。共通電極１３
はメッキの際のメッキ用電極としても用いられる。
に適用した一実施例を表わす。１１は基板であり、例え
ば表面がガラス質のグレーズ層で被われたセラミック基
板を用いる。基板１１の一辺に沿って発熱抵抗体１２が
列状に配列されている。１３は共通電極、１４は選択電
極である。１５は駆動ＩＣにクロック信号、ロード信
号、ストローブ信号、データ信号、駆動用電源などを供
給したり、グランド端子に接続するための入力側電極で
ある。共通電極１３は入力側電極１５まで延在して形成
されており、短絡検査用の抵抗体２０を介して入力側電
極１５が共通電極１３と接続されている。共通電極１３
はメッキの際のメッキ用電極としても用いられる。
【００１１】発熱抵抗体１２、抵抗体２０及び電極１
３，１４，１５は、従来の薄膜型サーマルヘッドにおけ
る発熱基板の製造プロセスにより形成されたものであ
る。電極１３，１４，１５の下側には抵抗体層が存在し
ている。発熱抵抗体１２及び抵抗体２０は電極層が除去
されて抵抗体層が露出したものである。製造プロセスで
は、基板１１上に抵抗体層として数１００〜数１０００
ÅのＴａ−Ｓｉ，Ｔａ−ＳｉＯ2，Ｔａ2Ｎなどを形成
し、その上に導電層として１μｍ程度のＡｕを形成した
後、写真製版とエッチングによってまず発熱抵抗体１２
を含む帯状領域Ａと抵抗体２０を含む帯状領域Ｂの導電
層を除去し、その後導電層と抵抗体層をともにパターン
化して発熱抵抗体１２、抵抗体２０及び電極１３を形成
する。
３，１４，１５は、従来の薄膜型サーマルヘッドにおけ
る発熱基板の製造プロセスにより形成されたものであ
る。電極１３，１４，１５の下側には抵抗体層が存在し
ている。発熱抵抗体１２及び抵抗体２０は電極層が除去
されて抵抗体層が露出したものである。製造プロセスで
は、基板１１上に抵抗体層として数１００〜数１０００
ÅのＴａ−Ｓｉ，Ｔａ−ＳｉＯ2，Ｔａ2Ｎなどを形成
し、その上に導電層として１μｍ程度のＡｕを形成した
後、写真製版とエッチングによってまず発熱抵抗体１２
を含む帯状領域Ａと抵抗体２０を含む帯状領域Ｂの導電
層を除去し、その後導電層と抵抗体層をともにパターン
化して発熱抵抗体１２、抵抗体２０及び電極１３を形成
する。
【００１２】入力側電極１５は１個の駆動ＩＣに対して
７〜８本が設けられ、発熱抵抗体１２につながる選択電
極１４は１個の駆動ＩＣに対して３２本、６４本又は１
２８本が設けられる。駆動ＩＣ１６が鎖線で示される位
置に配置されるものとし、駆動ＩＣ１６の両側に出力パ
ットが配列されているものとすると、駆動ＩＣ１６と接
続される選択電極１４のパッドは駆動ＩＣ１６の一方の
側に３２個（Ｏ1〜Ｏ32）が配列され、他方の側にも３
２個（Ｏ33〜Ｏ64）が配列される。
７〜８本が設けられ、発熱抵抗体１２につながる選択電
極１４は１個の駆動ＩＣに対して３２本、６４本又は１
２８本が設けられる。駆動ＩＣ１６が鎖線で示される位
置に配置されるものとし、駆動ＩＣ１６の両側に出力パ
ットが配列されているものとすると、駆動ＩＣ１６と接
続される選択電極１４のパッドは駆動ＩＣ１６の一方の
側に３２個（Ｏ1〜Ｏ32）が配列され、他方の側にも３
２個（Ｏ33〜Ｏ64）が配列される。
【００１３】抵抗体２０の抵抗値は発熱抵抗体１２の抵
抗値と等しく設定されている。例えば、発熱抵抗体１２
が８ｄｐｍ（ドット／ｍｍ）の場合、発熱抵抗体１２の
パターンは幅が１００μｍ、長さが１７０μｍ程度のも
のが主流である。そこで、抵抗体２０のパータンの幅と
長さの比を発熱抵抗体１２のものと同じくし、幅３００
μｍ、長さ５１０μｍに設定する。
抗値と等しく設定されている。例えば、発熱抵抗体１２
が８ｄｐｍ（ドット／ｍｍ）の場合、発熱抵抗体１２の
パターンは幅が１００μｍ、長さが１７０μｍ程度のも
のが主流である。そこで、抵抗体２０のパータンの幅と
長さの比を発熱抵抗体１２のものと同じくし、幅３００
μｍ、長さ５１０μｍに設定する。
【００１４】この基板の電極１３，１４，１５上にメッ
キ膜を形成するために、共通電極１３にメッキ用のリー
ドを接続してメッキ液に浸し、電解メッキを施す。メッ
キは金単層又は銅と金の２層構造であり、膜厚は１０μ
ｍ程度である。その後、選択電極１４及び電極１５にそ
れぞれ検査プローブを当て、共通電極１３との間の電気
抵抗を測定する。この電気検査工程では、発熱抵抗体１
２と抵抗体２０の抵抗値が等しく設定されているので、
両抵抗体１２，２０を同一の条件で測定することができ
る。
キ膜を形成するために、共通電極１３にメッキ用のリー
ドを接続してメッキ液に浸し、電解メッキを施す。メッ
キは金単層又は銅と金の２層構造であり、膜厚は１０μ
ｍ程度である。その後、選択電極１４及び電極１５にそ
れぞれ検査プローブを当て、共通電極１３との間の電気
抵抗を測定する。この電気検査工程では、発熱抵抗体１
２と抵抗体２０の抵抗値が等しく設定されているので、
両抵抗体１２，２０を同一の条件で測定することができ
る。
【００１５】検査が終了した後は、抵抗体２０を通るブ
レークライン１９で基板１１を切断すると、電極１５は
共通電極１３から切り離されてそれぞれ電気的に独立し
た電極となる。その後、ボンディングパッドとなる領域
を除いて保護膜を形成し、駆動ＩＣ１６を取りつけ、ワ
イヤ１７により、又はフリップチップ法により駆動ＩＣ
１６のパッドと電極１４，１５の間を接続する。
レークライン１９で基板１１を切断すると、電極１５は
共通電極１３から切り離されてそれぞれ電気的に独立し
た電極となる。その後、ボンディングパッドとなる領域
を除いて保護膜を形成し、駆動ＩＣ１６を取りつけ、ワ
イヤ１７により、又はフリップチップ法により駆動ＩＣ
１６のパッドと電極１４，１５の間を接続する。
【００１６】この基板１を支持板に接着し、支持板には
さらにプリント配線基板も接着し、プリント配線基板の
リードとこの基板１の入力側電極１５との間をワイヤ１
８によって接続する。検査用の抵抗体２０はメッキ用電
極ともなる共通電極１３に近い位置に設けるほど短絡を
チェックできる範囲が広くなる。
さらにプリント配線基板も接着し、プリント配線基板の
リードとこの基板１の入力側電極１５との間をワイヤ１
８によって接続する。検査用の抵抗体２０はメッキ用電
極ともなる共通電極１３に近い位置に設けるほど短絡を
チェックできる範囲が広くなる。
【００１７】サーマルヘッドにおいては検査用の抵抗体
２０は発熱抵抗体１２の形成と同一プロセスにより同時
に形成することができるので、抵抗体２０を設けても製
造工数や製造条件を全く変更する必要がない。発熱抵抗
体１２を含む帯状領域の導電膜を除去する工程の写真製
版で用いるマスクに、抵抗体２０を含む帯状領域をさら
に備えたマスクを用いるだけで両抵抗体１２，２０を形
成することができる。
２０は発熱抵抗体１２の形成と同一プロセスにより同時
に形成することができるので、抵抗体２０を設けても製
造工数や製造条件を全く変更する必要がない。発熱抵抗
体１２を含む帯状領域の導電膜を除去する工程の写真製
版で用いるマスクに、抵抗体２０を含む帯状領域をさら
に備えたマスクを用いるだけで両抵抗体１２，２０を形
成することができる。
【００１８】また、薄膜サーマルヘッドにおいては電極
下に抵抗体層が存在している。電極上で基板を切断する
と電極が剥がれることがあるが、検査用抵抗体の位置で
基板を切断すれば、電極の剥れはなくなる。電極上で切
断すると切断により生じた電極片が飛び散って電極間の
短絡の原因になることがあるが、抵抗体上であればその
ようなことは少ない。しかし、本発明は、実施例のよう
にブレークライン上に検査用の抵抗体を配置したものに
限定されるものではない。
下に抵抗体層が存在している。電極上で基板を切断する
と電極が剥がれることがあるが、検査用抵抗体の位置で
基板を切断すれば、電極の剥れはなくなる。電極上で切
断すると切断により生じた電極片が飛び散って電極間の
短絡の原因になることがあるが、抵抗体上であればその
ようなことは少ない。しかし、本発明は、実施例のよう
にブレークライン上に検査用の抵抗体を配置したものに
限定されるものではない。
【００１９】また、サーマルヘッドでは発熱抵抗体の抵
抗値の大きさや均一性検査が行なわれているので、実施
例のように検査用の抵抗体の抵抗値を発熱抵抗体の抵抗
値と同じ値に設定しておけば、発熱抵抗体の検査装置を
用いて同じ条件で入力側電極も検査することができて好
都合である。しかし、本発明はそのような態様に限定さ
れるものではない。本発明はサーマルヘッドに限らず、
駆動ＩＣをＣＯＢ方式で実装するための基板であれば例
えば密着センサの基板などにも適用することができる。
抗値の大きさや均一性検査が行なわれているので、実施
例のように検査用の抵抗体の抵抗値を発熱抵抗体の抵抗
値と同じ値に設定しておけば、発熱抵抗体の検査装置を
用いて同じ条件で入力側電極も検査することができて好
都合である。しかし、本発明はそのような態様に限定さ
れるものではない。本発明はサーマルヘッドに限らず、
駆動ＩＣをＣＯＢ方式で実装するための基板であれば例
えば密着センサの基板などにも適用することができる。
【００２０】
【発明の効果】本発明ではメッキが施される複数の個別
の電極とメッキ用電極の間に抵抗体を設けたので、それ
らの個別の電極の電気検査が可能となり、目視で検査す
る場合に比べると歩留まりが向上し、コストが低下す
る。
の電極とメッキ用電極の間に抵抗体を設けたので、それ
らの個別の電極の電気検査が可能となり、目視で検査す
る場合に比べると歩留まりが向上し、コストが低下す
る。
【図１】一実施例を示す平面図である。
【図２】従来例を示す平面図である。
１１ セラミック基板 １２ 発熱抵抗体 １３ 共通電極 １４ 選択電極 １５ 入力側電極 １６ 駆動ＩＣ １９ ブレークライン ２０ 検査用抵抗体
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｃ 7726−4Ｅ 3/24 Ａ 7511−4Ｅ
Claims (1)
- 【請求項１】 電気的に独立した複数の個別電極を含む
電極と、検査用電極とを基板上に形成し、前記各個別電
極と検査用電極との間にはそれぞれ抵抗体を形成してお
き、各個別電極と検査用電極との間にプローブを当てて
抵抗値を測定することにより基板の検査を行ない、検査
後に各個別電極と検査用電極との間で基板を切断する電
子装置用基板の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350477A JPH07118577B2 (ja) | 1992-12-02 | 1992-12-02 | 電子装置用基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350477A JPH07118577B2 (ja) | 1992-12-02 | 1992-12-02 | 電子装置用基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251853A JPH05251853A (ja) | 1993-09-28 |
| JPH07118577B2 true JPH07118577B2 (ja) | 1995-12-18 |
Family
ID=18410763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4350477A Expired - Fee Related JPH07118577B2 (ja) | 1992-12-02 | 1992-12-02 | 電子装置用基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118577B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755465A (en) * | 1983-04-25 | 1988-07-05 | Genentech, Inc. | Secretion of correctly processed human growth hormone in E. coli and Pseudomonas |
-
1992
- 1992-12-02 JP JP4350477A patent/JPH07118577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251853A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| KR900002689B1 (ko) | 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어 | |
| US6448634B1 (en) | Tape carrier, semiconductor assembly, semiconductor device and electronic instrument | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| KR19990024826A (ko) | 반도체 장치를 테스트하기 위한 프로브 카드 | |
| JPH07118577B2 (ja) | 電子装置用基板の検査方法 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JP4960854B2 (ja) | 電子部品検査装置用配線基板 | |
| JPH0555327A (ja) | 半導体素子のスクリーニング方法 | |
| JP2955736B2 (ja) | 半導体装置用多層セラミックパッケージ | |
| JP2561590B2 (ja) | サーマルプリントヘッドの検査方法 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JP2558825B2 (ja) | プローブ装置 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH0128506B2 (ja) | ||
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JP2000022298A (ja) | 表示装置 | |
| JPH07266598A (ja) | サーマルプリントヘッドおよびその製造方法 | |
| JPH02118458A (ja) | プローブ装置 | |
| JPS631097A (ja) | 電子部品搭載基板 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JPH05144894A (ja) | Ｔａｂ−ｉｃ検査用プローブカード | |
| JPH02210269A (ja) | プローブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |