JPH07115093A - 多層配線構造及びその製造方法 - Google Patents
多層配線構造及びその製造方法Info
- Publication number
- JPH07115093A JPH07115093A JP26215693A JP26215693A JPH07115093A JP H07115093 A JPH07115093 A JP H07115093A JP 26215693 A JP26215693 A JP 26215693A JP 26215693 A JP26215693 A JP 26215693A JP H07115093 A JPH07115093 A JP H07115093A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- layer
- conductive layer
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線の高密度化が可能な多層配線構造及びそ
の製造工程を提供することを目的とする。 【構成】 シリコン基板１０に形成された拡散層１１
D1, １１S1…に接続されたダミー配線による柱状プラグ
１６1a，１６2a…，１６1b，１６2b…によって、その上
層の配線１７ａ，１７ｂが接続されており、柱状プラグ
１６a1，１６b1…が配線１７ａ，１７ｂによる自己整合
的なエッチングによって形成されたものである。
の製造工程を提供することを目的とする。 【構成】 シリコン基板１０に形成された拡散層１１
D1, １１S1…に接続されたダミー配線による柱状プラグ
１６1a，１６2a…，１６1b，１６2b…によって、その上
層の配線１７ａ，１７ｂが接続されており、柱状プラグ
１６a1，１６b1…が配線１７ａ，１７ｂによる自己整合
的なエッチングによって形成されたものである。
Description
【０００１】
【産業上の利用分野】本発明は、高密度実装が可能な半
導体集積回路装置に適した多層配線構造及びその製造方
法に関するものである。
導体集積回路装置に適した多層配線構造及びその製造方
法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置では、素子の
微細化が進むにつれ、それに伴う種々の技術的開発がな
されており、例えば、配線をビア・プラグで接続する場
合には、配線とビアプラグとを接続する為の余裕（マー
ジン）が必要となり、高密度配線化には好ましくない。
そこでセルフアランコンタクトやボーダレスコンタクト
による多層配線構造がなされている。しかし、このよう
に多層配線構造では、素子の微細化に伴う高密度配線化
により、配線が高アスペクト比となり、配線形状が不安
定な状態となり易く、製品の歩留りを悪化させる欠点が
あると共に、素子の微細化を妨げる欠点がある。更に、
絶縁層や配線層のステップカバレージが悪化する等の問
題点を有している。
微細化が進むにつれ、それに伴う種々の技術的開発がな
されており、例えば、配線をビア・プラグで接続する場
合には、配線とビアプラグとを接続する為の余裕（マー
ジン）が必要となり、高密度配線化には好ましくない。
そこでセルフアランコンタクトやボーダレスコンタクト
による多層配線構造がなされている。しかし、このよう
に多層配線構造では、素子の微細化に伴う高密度配線化
により、配線が高アスペクト比となり、配線形状が不安
定な状態となり易く、製品の歩留りを悪化させる欠点が
あると共に、素子の微細化を妨げる欠点がある。更に、
絶縁層や配線層のステップカバレージが悪化する等の問
題点を有している。
【０００３】以下に、従来の多層配線構造及びその製造
方法について、図５（ａ）〜（ｃ）及び図６を参照して
説明する。図５（ａ）は、導電性の柱状プラグが形成さ
れた断面図であり、シリコン基板１に拡散層２が形成さ
れ、熱酸化膜等の絶縁膜３にコンタクトホール４が形成
され、ＣＶＤ法等によって導電層が堆積された後、ホト
リソ工程を経て、導電性の柱状プラグ５が形成される。
その後、図５（ｂ）に示すように、ＣＶＤ法等によって
絶縁層６が堆積され、図５（ｃ）に示すように、絶縁層
６がエッチバックされて、柱状プラグ５の先端面５ａが
露出される。更に、第２の導電層が形成され、ホトリソ
工程を経て、配線層が形成され、拡散層２は柱状プラグ
５を介して配線層に接続される。しかし、素子の微細化
に伴って柱状プラグ５のアスペクト比（ａ＝ｈ／ｗ）は
大きな値となり、柱状プラグ５の自立が困難な状態とな
り、その結果、柱状プラグを太くして自立可能な状態に
するか、パッド状導電層を設けて柱状プラグを二段構造
とする必要がある。
方法について、図５（ａ）〜（ｃ）及び図６を参照して
説明する。図５（ａ）は、導電性の柱状プラグが形成さ
れた断面図であり、シリコン基板１に拡散層２が形成さ
れ、熱酸化膜等の絶縁膜３にコンタクトホール４が形成
され、ＣＶＤ法等によって導電層が堆積された後、ホト
リソ工程を経て、導電性の柱状プラグ５が形成される。
その後、図５（ｂ）に示すように、ＣＶＤ法等によって
絶縁層６が堆積され、図５（ｃ）に示すように、絶縁層
６がエッチバックされて、柱状プラグ５の先端面５ａが
露出される。更に、第２の導電層が形成され、ホトリソ
工程を経て、配線層が形成され、拡散層２は柱状プラグ
５を介して配線層に接続される。しかし、素子の微細化
に伴って柱状プラグ５のアスペクト比（ａ＝ｈ／ｗ）は
大きな値となり、柱状プラグ５の自立が困難な状態とな
り、その結果、柱状プラグを太くして自立可能な状態に
するか、パッド状導電層を設けて柱状プラグを二段構造
とする必要がある。
【０００４】更に、図６に示した他の配線構造では、ト
ランジスタ等が形成されたシリコン基板１に、ＣＶＤ法
等によって絶縁層７が形成され、溝７ａがエッチングに
よって形成される。その後、この溝７ａにタングステン
等の選択的ＣＶＤ法によって穴埋めするか、或いはＡｌ
等の混晶材料をスパッタリングによって堆積した後に、
リフローによって流動化させて、溝７ａの穴埋めを行
い、エッチバックして配線８が形成される。その後、溝
９を形成することにより、電気的に分離して配線やメタ
ルアイランドが形成される。この例に於いても高アスペ
クト比となるにつれて溝７ａの幅が狭くなる。更に、配
線層を積層して多層配線とする為には、導電層を形成
し、ホトリソ工程を経てパッド状導電層を形成して、更
に、導電層を被着した後、ホトリソ工程を経て、配線層
が形成される。
ランジスタ等が形成されたシリコン基板１に、ＣＶＤ法
等によって絶縁層７が形成され、溝７ａがエッチングに
よって形成される。その後、この溝７ａにタングステン
等の選択的ＣＶＤ法によって穴埋めするか、或いはＡｌ
等の混晶材料をスパッタリングによって堆積した後に、
リフローによって流動化させて、溝７ａの穴埋めを行
い、エッチバックして配線８が形成される。その後、溝
９を形成することにより、電気的に分離して配線やメタ
ルアイランドが形成される。この例に於いても高アスペ
クト比となるにつれて溝７ａの幅が狭くなる。更に、配
線層を積層して多層配線とする為には、導電層を形成
し、ホトリソ工程を経てパッド状導電層を形成して、更
に、導電層を被着した後、ホトリソ工程を経て、配線層
が形成される。
【０００５】
【発明が解決しようとする課題】上述のように、図５の
配線構造では、アスペクト比ａが大きくなるにつれて、
柱状プラグ５の自立が不安定となり、製造工程の途中で
倒れたり、エッチング時に流れて配線構造が破壊される
おそれがある。従って、配線が高アスペクト比になるに
つれ、柱状プラグ５を太くして強固にコンタクトホール
４に固着するか、或いは、パッド状導電層を形成して柱
状プラグを形成する必要が生じて、十分に配線とビアプ
ラグとを接続する為の余裕（マージン）をとる必要があ
り、高密度化が妨げられる欠点がある。又、図６の配線
構造では、溝７ａの幅が高アスペクト比となるにつれて
狭くなり、導電体を埋め込む際に、空洞が生じて断線し
たり、ステップカバレージが悪化する可能性があり、改
善の余地があった。又、多層配線を形成するには、従来
のようにコンタクトホールやビアホールを形成する必要
があり、配線の高密度化が妨げられる欠点がある。
配線構造では、アスペクト比ａが大きくなるにつれて、
柱状プラグ５の自立が不安定となり、製造工程の途中で
倒れたり、エッチング時に流れて配線構造が破壊される
おそれがある。従って、配線が高アスペクト比になるに
つれ、柱状プラグ５を太くして強固にコンタクトホール
４に固着するか、或いは、パッド状導電層を形成して柱
状プラグを形成する必要が生じて、十分に配線とビアプ
ラグとを接続する為の余裕（マージン）をとる必要があ
り、高密度化が妨げられる欠点がある。又、図６の配線
構造では、溝７ａの幅が高アスペクト比となるにつれて
狭くなり、導電体を埋め込む際に、空洞が生じて断線し
たり、ステップカバレージが悪化する可能性があり、改
善の余地があった。又、多層配線を形成するには、従来
のようにコンタクトホールやビアホールを形成する必要
があり、配線の高密度化が妨げられる欠点がある。
【０００６】本発明は、上述のような課題に鑑みなされ
たものであり、配線の高密度化が可能な多層配線構造及
びその製造方法を提供することを目的とするものであ
る。又、本発明は、配線層間の接続を行うプラグが配線
と同時に形成し得る高密度化された多層配線構造及びそ
の製造方法を提供することを目的とするものである。
たものであり、配線の高密度化が可能な多層配線構造及
びその製造方法を提供することを目的とするものであ
る。又、本発明は、配線層間の接続を行うプラグが配線
と同時に形成し得る高密度化された多層配線構造及びそ
の製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上述のような課題を解決
するために、本発明の多層配線構造は、下地の必要な部
分と電気的に接続され、その頭部を除き側面が絶縁膜で
覆われた導電性のダミー配線と本配線との交差部の前記
ダミー配線をコンタクトとすることを特徴とするもので
ある。前記本配線がダミー配線のエッチングストッパー
用導電層と導電層とからなることを特徴とする多層配線
構造である。
するために、本発明の多層配線構造は、下地の必要な部
分と電気的に接続され、その頭部を除き側面が絶縁膜で
覆われた導電性のダミー配線と本配線との交差部の前記
ダミー配線をコンタクトとすることを特徴とするもので
ある。前記本配線がダミー配線のエッチングストッパー
用導電層と導電層とからなることを特徴とする多層配線
構造である。
【０００８】又、本発明に係る多層配線構造の製造方法
は、下地の必要な配線部分と電気的に接続され、その頭
部を除く両側面を絶縁膜で覆ってダミー配線が本配線と
異なる方向に配置され、該ダミー配線上に形成した本配
線用導体層をパターニングして本配線を形成すると共
に、該本配線が該ダミー配線と交差する部分の該ダミー
配線を自己整合的に残して、コンタクトとすることによ
り、本配線とコンタクトとを同時に形成することを特徴
とする製造方法である。前記本配線用導体層がダミー配
線のエッチングストッパー用導電層と他の導電層とから
なることを特徴とする多層配線構造の製造方法である。
は、下地の必要な配線部分と電気的に接続され、その頭
部を除く両側面を絶縁膜で覆ってダミー配線が本配線と
異なる方向に配置され、該ダミー配線上に形成した本配
線用導体層をパターニングして本配線を形成すると共
に、該本配線が該ダミー配線と交差する部分の該ダミー
配線を自己整合的に残して、コンタクトとすることによ
り、本配線とコンタクトとを同時に形成することを特徴
とする製造方法である。前記本配線用導体層がダミー配
線のエッチングストッパー用導電層と他の導電層とから
なることを特徴とする多層配線構造の製造方法である。
【０００９】又、本発明の多層配線構造は、下層の必要
とする部分と電気的に接続されて第１の導電層とエッチ
ング終点判定層として用いられ得る第２の導電層及び第
３の導電層を順次積層形成し、該第３の導電層によるダ
ミー配線を形成して、絶縁膜で囲まれた該ダミー配線の
先端面に接触する第４の導電層による配線を形成すると
共に、該配線により自己整合的に該ダミー配線を除去
し、残された前記ダミー配線により柱状或いは壁状のプ
ラグを形成してなることを特徴とするものてある。前記
ダミー配線の一部をローカル配線として用いるとを特徴
とする多層配線構造である。
とする部分と電気的に接続されて第１の導電層とエッチ
ング終点判定層として用いられ得る第２の導電層及び第
３の導電層を順次積層形成し、該第３の導電層によるダ
ミー配線を形成して、絶縁膜で囲まれた該ダミー配線の
先端面に接触する第４の導電層による配線を形成すると
共に、該配線により自己整合的に該ダミー配線を除去
し、残された前記ダミー配線により柱状或いは壁状のプ
ラグを形成してなることを特徴とするものてある。前記
ダミー配線の一部をローカル配線として用いるとを特徴
とする多層配線構造である。
【００１０】又、本発明に係る多層配線構造の製造方法
は、下層の必要とする部分と電気的に接続されて延在す
るダミー配線を形成する工程と、前記ダミー配線を絶縁
膜で覆った後、該絶縁膜の平坦化処理によって前記ダミ
ー配線の先端面を露出する工程と、前記ダミー配線の先
端面を覆う導電層を形成する工程と、前記導電層による
配線を形成すると共に、前記配線による自己整合的に前
記ダミー配線をエッチングして、前記ダミー配線を部分
的に残して柱状或いは壁状のプラグを形成する工程と、
前記ダミー配線及び前記導電層が除去された溝に絶縁膜
を形成する工程と、からなることを特徴とする製造方法
である。
は、下層の必要とする部分と電気的に接続されて延在す
るダミー配線を形成する工程と、前記ダミー配線を絶縁
膜で覆った後、該絶縁膜の平坦化処理によって前記ダミ
ー配線の先端面を露出する工程と、前記ダミー配線の先
端面を覆う導電層を形成する工程と、前記導電層による
配線を形成すると共に、前記配線による自己整合的に前
記ダミー配線をエッチングして、前記ダミー配線を部分
的に残して柱状或いは壁状のプラグを形成する工程と、
前記ダミー配線及び前記導電層が除去された溝に絶縁膜
を形成する工程と、からなることを特徴とする製造方法
である。
【００１１】又、本発明に係る多層配線構造の製造方法
は、下層の必要とする部分と電気的に接続されて延在す
る第１の導電層を形成する工程と、前記第１の導電層を
覆うエッチング終点判定層として用いられ得る第２の導
電層を形成する工程と、前記第２の導電層を覆う第３の
導電層を形成する工程と、前記第３の導電層又は前記第
１の導電層まで除去して選択的にダミー配線層を形成す
る工程と、前記ダミー配線を絶縁膜で覆った後、該絶縁
膜の平坦化処理によって前記ダミー配線の先端面を露出
する工程と、前記ダミー配線の先端面を覆う第４の導電
層を形成する工程と、前記第４の導電層による配線を形
成すると共に、該配線により自己整合的に前記ダミー配
線をエッチングして、前記ダミー配線を部分的に残して
柱状或いは壁状のプラグを形成する工程と、前記配線と
柱状或いは壁状のプラグを形成する工程で生じた溝を絶
縁膜で埋める工程と、からなることを特徴とする製造方
法である。
は、下層の必要とする部分と電気的に接続されて延在す
る第１の導電層を形成する工程と、前記第１の導電層を
覆うエッチング終点判定層として用いられ得る第２の導
電層を形成する工程と、前記第２の導電層を覆う第３の
導電層を形成する工程と、前記第３の導電層又は前記第
１の導電層まで除去して選択的にダミー配線層を形成す
る工程と、前記ダミー配線を絶縁膜で覆った後、該絶縁
膜の平坦化処理によって前記ダミー配線の先端面を露出
する工程と、前記ダミー配線の先端面を覆う第４の導電
層を形成する工程と、前記第４の導電層による配線を形
成すると共に、該配線により自己整合的に前記ダミー配
線をエッチングして、前記ダミー配線を部分的に残して
柱状或いは壁状のプラグを形成する工程と、前記配線と
柱状或いは壁状のプラグを形成する工程で生じた溝を絶
縁膜で埋める工程と、からなることを特徴とする製造方
法である。
【００１２】又本発明に係る多層配線構造の製造方法
は、下地の必要な部分と電気的に接続され、その頭部を
除き側面が第１の絶縁膜で覆われ、第１の本配線と異な
る方向に走る第１のダミー配線を、その上に形成した第
１の本配線用導体のパターニング時に同時にエッチング
して本配線を形成すると共に、第１の本配線パターンと
交差する前記第１のダミー配線を自己整合的に残して、
前記第１の本配線と前記下地の必要な部分との第１のコ
ンタクトを形成する第１の配線工程を行い、続いて、第
２の絶縁膜を被着して前記第１のダミー配線を除去して
形成された穴を埋めを行うと共に第１の本配線を覆い、
前記第２の絶縁膜をエッチバック等の平坦化処理によっ
て前記第１の本配線の表面を露出させて、第２の導体層
を被着した後、該第２の導体層をパターニングして前記
第１の本配線と電気的に接続された第２のダミー配線と
し、その後、第２の絶縁膜を被着してエッチバックによ
り、前記第２のダミー配線の頭部を露呈させ、第２の本
配線用導体膜を被着し、前記第２の本配線用導体膜をパ
ターニングして第２の本配線パターンを形成し、前記第
２の本配線パターンとの交差部の前記第２のダミー配線
を自己整合的に残して、前記第２の本配線と前記第１の
本配線とを電気的に接続する第２のコンタクトを形成す
る第２の配線工程を行い、前記第２の配線工程を繰り返
し行うことによって多層配線構造を形成することを特徴
とする製造方法である。
は、下地の必要な部分と電気的に接続され、その頭部を
除き側面が第１の絶縁膜で覆われ、第１の本配線と異な
る方向に走る第１のダミー配線を、その上に形成した第
１の本配線用導体のパターニング時に同時にエッチング
して本配線を形成すると共に、第１の本配線パターンと
交差する前記第１のダミー配線を自己整合的に残して、
前記第１の本配線と前記下地の必要な部分との第１のコ
ンタクトを形成する第１の配線工程を行い、続いて、第
２の絶縁膜を被着して前記第１のダミー配線を除去して
形成された穴を埋めを行うと共に第１の本配線を覆い、
前記第２の絶縁膜をエッチバック等の平坦化処理によっ
て前記第１の本配線の表面を露出させて、第２の導体層
を被着した後、該第２の導体層をパターニングして前記
第１の本配線と電気的に接続された第２のダミー配線と
し、その後、第２の絶縁膜を被着してエッチバックによ
り、前記第２のダミー配線の頭部を露呈させ、第２の本
配線用導体膜を被着し、前記第２の本配線用導体膜をパ
ターニングして第２の本配線パターンを形成し、前記第
２の本配線パターンとの交差部の前記第２のダミー配線
を自己整合的に残して、前記第２の本配線と前記第１の
本配線とを電気的に接続する第２のコンタクトを形成す
る第２の配線工程を行い、前記第２の配線工程を繰り返
し行うことによって多層配線構造を形成することを特徴
とする製造方法である。
【００１３】
【作用】上記の手段によって、本発明に係る多層配線構
造は、ダミー配線をその上層の配線層の形成と同時に、
自己整合的に除去して、残されたダミー配線層を柱状プ
ラグ或いは壁状プラグのコンタクトとするものであり、
パッド状導電層を設けることなく、多層配線を形成して
横方向の広がりを抑制している。又、本発明に係る多層
配線構造の製造方法は、ダミー配線層を形成し、絶縁層
からダミー配線層の先端を露出させて配線層を形成し、
配線層をパターニングする際に、下層のダミー配線層を
自己整合的に除去することによって、柱状プラグ或いは
壁状プラグを形成したものであり、ダミー配線層をこの
ような柱状或いは壁状プラグをセルフアライメントによ
って形成することにより、比較的広い面積を有するパッ
ド導電層等を設けることなく、下層とその上層の配線を
接続するものである。更に、本発明の多層配線構造で
は、三層の導電層を積層形成してその中間に位置する導
電層をエッチングストッパーとして用いられ得るように
して、下層と上層の導電層を分離してダミー配線を形成
し得るものである。又、ダミー配線層を囲み絶縁層をエ
ッチバック等の平坦化処理工程を用いることによって、
ダミー配線層の先端面を露出させて、半導体集積回路装
置の平坦化を図る。
造は、ダミー配線をその上層の配線層の形成と同時に、
自己整合的に除去して、残されたダミー配線層を柱状プ
ラグ或いは壁状プラグのコンタクトとするものであり、
パッド状導電層を設けることなく、多層配線を形成して
横方向の広がりを抑制している。又、本発明に係る多層
配線構造の製造方法は、ダミー配線層を形成し、絶縁層
からダミー配線層の先端を露出させて配線層を形成し、
配線層をパターニングする際に、下層のダミー配線層を
自己整合的に除去することによって、柱状プラグ或いは
壁状プラグを形成したものであり、ダミー配線層をこの
ような柱状或いは壁状プラグをセルフアライメントによ
って形成することにより、比較的広い面積を有するパッ
ド導電層等を設けることなく、下層とその上層の配線を
接続するものである。更に、本発明の多層配線構造で
は、三層の導電層を積層形成してその中間に位置する導
電層をエッチングストッパーとして用いられ得るように
して、下層と上層の導電層を分離してダミー配線を形成
し得るものである。又、ダミー配線層を囲み絶縁層をエ
ッチバック等の平坦化処理工程を用いることによって、
ダミー配線層の先端面を露出させて、半導体集積回路装
置の平坦化を図る。
【００１４】
【実施例】以下、本発明に係る多層配線構造について、
図１及び図２に基づき、その一実施例を説明する。尚、
この実施例では、シリコン基板にトランジスタアレーが
形成された半導体集積回路装置を想定して多層配線構造
及びその製造方法について説明する。図１（ａ）は多層
配線構造の平面図を示しており、図１（ｂ）はそのＸ−
Ｘ線に沿った断面図であり、図１（ｃ）はそのＹ−Ｙ線
に沿った断面図である。図２（ａ）は、図１の製造工程
に続く多層配線構造を示す平面図であり、図２（ｂ），
（ｃ）は、そのＸ−Ｘ線に沿った断面図である。
図１及び図２に基づき、その一実施例を説明する。尚、
この実施例では、シリコン基板にトランジスタアレーが
形成された半導体集積回路装置を想定して多層配線構造
及びその製造方法について説明する。図１（ａ）は多層
配線構造の平面図を示しており、図１（ｂ）はそのＸ−
Ｘ線に沿った断面図であり、図１（ｃ）はそのＹ−Ｙ線
に沿った断面図である。図２（ａ）は、図１の製造工程
に続く多層配線構造を示す平面図であり、図２（ｂ），
（ｃ）は、そのＸ−Ｘ線に沿った断面図である。
【００１５】図１（ａ）に示すように、シリコン基板に
はメモリトランジスタＡ1 ，Ａ2 ，Ａ3 …が配列されて
おり、１１D1，１１D2，１１D3…はドレイン拡散層、１
１S1，１１S2，１１S3…はソース拡散層、１５1 ，１５
2 ，１５3 は浮遊ゲートを示している。ドレイン拡散層
１１D1，１１D2，１１D3…には、それぞれコンタクトホ
ール１４1a，１４2a，１４3a…が形成され、ソース拡散
層１１S1，１１S2，１１S3…にも同様にコンタクトホー
ル１４1b，１４2b，１４3b…が形成されている。ダミー
配線１６1 ，１６2 ，１６3 …がメモリトランジスタＡ
1 ，Ａ2 ，Ａ3…のそれぞれのソース拡散層及びドレイ
ン拡散層のコンタクトホールに接触させて配設されてい
る。
はメモリトランジスタＡ1 ，Ａ2 ，Ａ3 …が配列されて
おり、１１D1，１１D2，１１D3…はドレイン拡散層、１
１S1，１１S2，１１S3…はソース拡散層、１５1 ，１５
2 ，１５3 は浮遊ゲートを示している。ドレイン拡散層
１１D1，１１D2，１１D3…には、それぞれコンタクトホ
ール１４1a，１４2a，１４3a…が形成され、ソース拡散
層１１S1，１１S2，１１S3…にも同様にコンタクトホー
ル１４1b，１４2b，１４3b…が形成されている。ダミー
配線１６1 ，１６2 ，１６3 …がメモリトランジスタＡ
1 ，Ａ2 ，Ａ3…のそれぞれのソース拡散層及びドレイ
ン拡散層のコンタクトホールに接触させて配設されてい
る。
【００１６】ダミー配線１６1 について、図１（ｂ）の
断面図で説明すると、半導体基板１０にソース拡散層１
１S1とドレイン拡散層１１D1が形成され、半導体基板１
０の表面に熱酸化膜等の絶縁膜１３が形成され、絶縁膜
１３に開口部を形成してコンタクトホール１４1a，１４
1bが形成されている。ダミー配線１６1 は、このコンタ
クトホール１４1a，１４1bに露呈するドレイン拡散層１
１D1及びソース拡散層１１S1に接触し、浮遊ゲート１５
1 を覆う絶縁膜に接して配設されており、ダミー配線１
６2 ，１６3 …も同様に構成されている。又、図１
（ｃ）の断面図で説明すれば、ダミー配線１６1 ，１６
2 ，１６3 …は、それぞれ高アスペクト比であり、ドレ
イン拡散層１１D1，１１D2，１１D3…に接触し、ソース
拡散層に延在している。上述から明らかなように、ダミ
ー配線１６1 ，１６2 ，１６3 …は、個々のコンタクト
ホールに孤立して形成されるのではなく、高アスペクト
比であって細長く壁状に延在している。又、図１に示し
たようにダミー配線が直線的に配列されるのみならず、
直角に曲がった屈曲部を設けて配置してもよい。
断面図で説明すると、半導体基板１０にソース拡散層１
１S1とドレイン拡散層１１D1が形成され、半導体基板１
０の表面に熱酸化膜等の絶縁膜１３が形成され、絶縁膜
１３に開口部を形成してコンタクトホール１４1a，１４
1bが形成されている。ダミー配線１６1 は、このコンタ
クトホール１４1a，１４1bに露呈するドレイン拡散層１
１D1及びソース拡散層１１S1に接触し、浮遊ゲート１５
1 を覆う絶縁膜に接して配設されており、ダミー配線１
６2 ，１６3 …も同様に構成されている。又、図１
（ｃ）の断面図で説明すれば、ダミー配線１６1 ，１６
2 ，１６3 …は、それぞれ高アスペクト比であり、ドレ
イン拡散層１１D1，１１D2，１１D3…に接触し、ソース
拡散層に延在している。上述から明らかなように、ダミ
ー配線１６1 ，１６2 ，１６3 …は、個々のコンタクト
ホールに孤立して形成されるのではなく、高アスペクト
比であって細長く壁状に延在している。又、図１に示し
たようにダミー配線が直線的に配列されるのみならず、
直角に曲がった屈曲部を設けて配置してもよい。
【００１７】しかし、ダミー配線は、上層の配線形成で
ダミー配線の不要部分が除去されるように配置される。
無論、不要のダミー配線が残されたとしても、回路動作
に全く影響のない場合には、ダミー配線がシリコン基板
に残留してもよく、かならずしも不要なダミー配線を全
て除去する必要はない。ダミー配線１６1 ，１６2 ，１
６3 …の製造方法は、コンタクトホールが形成されたシ
リコン基板１０の全面に、導電性ポリシリコン層等の導
電層をＣＶＤ法等によって形成した後に、ＲＩＥ（反応
性イオンエッチング）等により、この導電層を選択的に
エッチングしてダミー配線１６1 ，１６2 ，１６3 …を
形成する。
ダミー配線の不要部分が除去されるように配置される。
無論、不要のダミー配線が残されたとしても、回路動作
に全く影響のない場合には、ダミー配線がシリコン基板
に残留してもよく、かならずしも不要なダミー配線を全
て除去する必要はない。ダミー配線１６1 ，１６2 ，１
６3 …の製造方法は、コンタクトホールが形成されたシ
リコン基板１０の全面に、導電性ポリシリコン層等の導
電層をＣＶＤ法等によって形成した後に、ＲＩＥ（反応
性イオンエッチング）等により、この導電層を選択的に
エッチングしてダミー配線１６1 ，１６2 ，１６3 …を
形成する。
【００１８】次に、図１に示すようなダミー配線１
６1 ，１６2 ，１６3 …が形成された後、図２（ａ）の
平面図で示す配線１７ａ，１７ｂの製造工程に進む。先
ず、図１に示すように、ダミー配線１６1 ，１６2 ，１
６3 …が形成されたシリコン基板１０に、絶縁層をＣＶ
Ｄ法やリフロー或いは塗布方法等による公知の方法によ
って行い、エッチバック等の手段で平坦化処理がなさ
れ、ダミー配線１６1 ，１６2 ，１６3 …の先端が露出
される。その後、図２（ｂ）に示すようにダミー配線の
先端面が露出した面に導電層１７がＣＶＤ法等によって
形成される。その後、レジスト膜が被着され、フォトリ
ソ工程を経てレジストマスク１８が形成される。その
後、ＲＩＥ（反応性イオンエッチング）等により、図２
（ｃ）に示すように、導電層１７を選択的にエッチング
して配線１７ａ，１７ｂが形成される。その際、配線１
７ａ，１７ｂにより自己整合的に不要なダミー配線が除
去され、残されたダミー配線による柱状プラグ１６1a，
１６1bが形成される。続いて、導電層１７及びダミー配
線１６が除去される部分に、ＣＶＤ法やリフロー（スパ
ッタ）或いは塗布法等によって酸化物等の絶縁層を埋め
込み、リフロー等の公知の方法によって平坦化処理がな
される。更に、数層の多層配線構造とする為には、必要
に応じて配線１７ａ，１７ｂの先端面を露出させて、再
び、ダミー配線となる導電層を被着されて同様な製造工
程を繰り返すことによって形成することができる。
６1 ，１６2 ，１６3 …が形成された後、図２（ａ）の
平面図で示す配線１７ａ，１７ｂの製造工程に進む。先
ず、図１に示すように、ダミー配線１６1 ，１６2 ，１
６3 …が形成されたシリコン基板１０に、絶縁層をＣＶ
Ｄ法やリフロー或いは塗布方法等による公知の方法によ
って行い、エッチバック等の手段で平坦化処理がなさ
れ、ダミー配線１６1 ，１６2 ，１６3 …の先端が露出
される。その後、図２（ｂ）に示すようにダミー配線の
先端面が露出した面に導電層１７がＣＶＤ法等によって
形成される。その後、レジスト膜が被着され、フォトリ
ソ工程を経てレジストマスク１８が形成される。その
後、ＲＩＥ（反応性イオンエッチング）等により、図２
（ｃ）に示すように、導電層１７を選択的にエッチング
して配線１７ａ，１７ｂが形成される。その際、配線１
７ａ，１７ｂにより自己整合的に不要なダミー配線が除
去され、残されたダミー配線による柱状プラグ１６1a，
１６1bが形成される。続いて、導電層１７及びダミー配
線１６が除去される部分に、ＣＶＤ法やリフロー（スパ
ッタ）或いは塗布法等によって酸化物等の絶縁層を埋め
込み、リフロー等の公知の方法によって平坦化処理がな
される。更に、数層の多層配線構造とする為には、必要
に応じて配線１７ａ，１７ｂの先端面を露出させて、再
び、ダミー配線となる導電層を被着されて同様な製造工
程を繰り返すことによって形成することができる。
【００１９】次に、本発明に係る多層配線構造の他の実
施例について、図３を参照して説明する。図３（ａ）に
於いて、シリコン基板１０に絶縁膜１３が形成され、コ
ンタクトホール１４が形成された後、その上に第１の導
電層として下層配線層２０、中間配線層２１及び上層配
線層２２の三層の導電層が形成される。例えば、下層配
線層２０は、アルミニウム−シリコン−クロム〔Ａｌ−
１％，Ｓｉ−０．５％，Ｃｒ〕からなる混晶材料をスパ
ッタ法により、約７０００Åの厚さの薄膜層を形成し、
続いて、中間配線層２１としてチタン（Ｔｉ）をスパッ
タ法により、約１０００Åの厚さの薄膜層を形成し、続
いて、上層配線層２２の配線層として下層配線層２０と
同一の混晶材料をスパッタ法により、約７０００Åの厚
さの薄膜層を堆積させる。
施例について、図３を参照して説明する。図３（ａ）に
於いて、シリコン基板１０に絶縁膜１３が形成され、コ
ンタクトホール１４が形成された後、その上に第１の導
電層として下層配線層２０、中間配線層２１及び上層配
線層２２の三層の導電層が形成される。例えば、下層配
線層２０は、アルミニウム−シリコン−クロム〔Ａｌ−
１％，Ｓｉ−０．５％，Ｃｒ〕からなる混晶材料をスパ
ッタ法により、約７０００Åの厚さの薄膜層を形成し、
続いて、中間配線層２１としてチタン（Ｔｉ）をスパッ
タ法により、約１０００Åの厚さの薄膜層を形成し、続
いて、上層配線層２２の配線層として下層配線層２０と
同一の混晶材料をスパッタ法により、約７０００Åの厚
さの薄膜層を堆積させる。
【００２０】このような積層構造の配線層にダミー配線
を形成し、ダミー配線の側面を絶縁層で囲み、更に、第
２の導電層として、アルミニウム−シリコン−クロム
〔Ａｌ−１％，Ｓｉ−０．５％，Ｃｒ〕等からなる混晶
材料をスパッタ法により、約１０００Åの厚さに堆積
し、レジスト膜をマスクとしてＲＩＥ法によって、第２
の導電層による配線を形成し、この配線パターンによる
自己整合的なエッチングによって、図３（ｂ）（ｃ）に
示すように、上層配線層２２等をエッチングして柱状或
いは壁状プラグを形成する。
を形成し、ダミー配線の側面を絶縁層で囲み、更に、第
２の導電層として、アルミニウム−シリコン−クロム
〔Ａｌ−１％，Ｓｉ−０．５％，Ｃｒ〕等からなる混晶
材料をスパッタ法により、約１０００Åの厚さに堆積
し、レジスト膜をマスクとしてＲＩＥ法によって、第２
の導電層による配線を形成し、この配線パターンによる
自己整合的なエッチングによって、図３（ｂ）（ｃ）に
示すように、上層配線層２２等をエッチングして柱状或
いは壁状プラグを形成する。
【００２１】この柱状或いは壁状プラグについて詳細に
説明すると、図３（ｂ）は、下層配線層２０ａ、中間配
線層２１ａ及び上層配線層２２ａの三層からなるダミー
配線が形成されたものである。下層配線層２０ａはコン
タクトホール１４を介して拡散層と接続されている。こ
のダミー配線の周囲は、絶縁層２３で囲まれ、ダミー配
線の先端面が露呈している。更に、このダミー配線の先
端面を覆うように導電層が形成される。この導電層をパ
ターニングして配線パターンが形成されると共に、積層
構造のダミー配線が自己整合的に除去されて、柱状プラ
グ或いは壁状プラグが形成される。又、配線パターンを
形成し、ダミー配線を自己整合的に形成する際に、中間
配線層２１ａをエッチングストッパー層とするならば、
下層配線層２０ａと上層配線層２２ａを分離した配線構
造とすることもできる。
説明すると、図３（ｂ）は、下層配線層２０ａ、中間配
線層２１ａ及び上層配線層２２ａの三層からなるダミー
配線が形成されたものである。下層配線層２０ａはコン
タクトホール１４を介して拡散層と接続されている。こ
のダミー配線の周囲は、絶縁層２３で囲まれ、ダミー配
線の先端面が露呈している。更に、このダミー配線の先
端面を覆うように導電層が形成される。この導電層をパ
ターニングして配線パターンが形成されると共に、積層
構造のダミー配線が自己整合的に除去されて、柱状プラ
グ或いは壁状プラグが形成される。又、配線パターンを
形成し、ダミー配線を自己整合的に形成する際に、中間
配線層２１ａをエッチングストッパー層とするならば、
下層配線層２０ａと上層配線層２２ａを分離した配線構
造とすることもできる。
【００２２】又、図３（ｃ）は、中間配線層２１をエッ
チングストッパーとした場合であり、上層配線層２２の
みを選択的に除去して、上層配線層２２によるダミー配
線２２ｂを形成したものである。更に、中間配線層２１
を選択的にエッチングしてダミー配線を形成することも
可能である。無論、柱状プラグ２２ｂを絶縁層２４で囲
み、その先端を露出するようにし、更に、配線層を形成
して多層配線構造とすることができる。
チングストッパーとした場合であり、上層配線層２２の
みを選択的に除去して、上層配線層２２によるダミー配
線２２ｂを形成したものである。更に、中間配線層２１
を選択的にエッチングしてダミー配線を形成することも
可能である。無論、柱状プラグ２２ｂを絶縁層２４で囲
み、その先端を露出するようにし、更に、配線層を形成
して多層配線構造とすることができる。
【００２３】図４は、本発明の多層配線構造の他の実施
例を示す斜視図である。この実施例では、配線２５は半
導体基板１０の表面に形成された絶縁膜１３に形成され
たコンタクトホール１４を介して拡散層に電気的に接続
されており、配線層２５はダミー配線１６ａでその上層
の配線層２６と接触している。配線層２６はダミー配線
１６ａに数本の配線を形成してもよい。配線層２５、ダ
ミー配線１６ａ及び配線層２６は、図示されていないが
絶縁層で保護されている。この実施例では、コンタクト
ホール１４に接触する配線２５を形成した後、導電層を
被着して、ダミー配線１６ａを形成し、ダミー配線１６
ａを絶縁層で囲み、その上に配線２６となる導電層を形
成する。導電層をパターニングする際に、配線２６に連
続する配線を形成して、自己整合的なエッチングから保
護してダミー配線１６ａを形成し、その後、選択的なエ
ッチングにより不要な配線を除去して配線２６を形成す
ることも可能である。
例を示す斜視図である。この実施例では、配線２５は半
導体基板１０の表面に形成された絶縁膜１３に形成され
たコンタクトホール１４を介して拡散層に電気的に接続
されており、配線層２５はダミー配線１６ａでその上層
の配線層２６と接触している。配線層２６はダミー配線
１６ａに数本の配線を形成してもよい。配線層２５、ダ
ミー配線１６ａ及び配線層２６は、図示されていないが
絶縁層で保護されている。この実施例では、コンタクト
ホール１４に接触する配線２５を形成した後、導電層を
被着して、ダミー配線１６ａを形成し、ダミー配線１６
ａを絶縁層で囲み、その上に配線２６となる導電層を形
成する。導電層をパターニングする際に、配線２６に連
続する配線を形成して、自己整合的なエッチングから保
護してダミー配線１６ａを形成し、その後、選択的なエ
ッチングにより不要な配線を除去して配線２６を形成す
ることも可能である。
【００２４】無論、本発明の多層配線構造は、その製造
工程を繰り返すことによって、数段に重なる多層配線構
造を形成し得ることは明らかであり、このような構造で
あっても本発明の趣旨を逸脱するものでない。又、配線
パターンの形成工程でラインのみならずスペース状のパ
ターンを含むことは明らかであり、従って、スペース状
のパターン直下のダミー配線は自己整合的に除去される
ことなく、残され架橋状の配線をローカル配線とするこ
とが可能である。又、ダミー配線による下層と上層の配
線が接続されており、ビア部のパッド状導電層を必要と
しない。無論、本発明の多層配線構造は、半導体基板に
形成された配線層を含め二層の配線層を含むものであ
る。
工程を繰り返すことによって、数段に重なる多層配線構
造を形成し得ることは明らかであり、このような構造で
あっても本発明の趣旨を逸脱するものでない。又、配線
パターンの形成工程でラインのみならずスペース状のパ
ターンを含むことは明らかであり、従って、スペース状
のパターン直下のダミー配線は自己整合的に除去される
ことなく、残され架橋状の配線をローカル配線とするこ
とが可能である。又、ダミー配線による下層と上層の配
線が接続されており、ビア部のパッド状導電層を必要と
しない。無論、本発明の多層配線構造は、半導体基板に
形成された配線層を含め二層の配線層を含むものであ
る。
【００２５】
【発明の効果】上述のように、本発明の多層配線構造及
びその製造方法によれば、ダミー配線をその上層の配線
パターンと同時に自己整合的にエッチングして、導電性
の柱状或いは壁状のプラグを形成するものであり、コン
タクトホール、ビアホール等のパターン形成工程やこれ
らのホールへのメタル埋め込み工程をなくすことができ
る。従って、比較的広い面積を有するパッド導電層等を
設ける必要がないので、高アスペクト比である配線層を
容易に形成できるもので、素子の微細化に極めて優れた
多層配線構造及びその製造方法を提供することができる
利点がある。
びその製造方法によれば、ダミー配線をその上層の配線
パターンと同時に自己整合的にエッチングして、導電性
の柱状或いは壁状のプラグを形成するものであり、コン
タクトホール、ビアホール等のパターン形成工程やこれ
らのホールへのメタル埋め込み工程をなくすことができ
る。従って、比較的広い面積を有するパッド導電層等を
設ける必要がないので、高アスペクト比である配線層を
容易に形成できるもので、素子の微細化に極めて優れた
多層配線構造及びその製造方法を提供することができる
利点がある。
【００２６】又、予めダミー配線が形成されてから絶縁
層が形成されており、ビアプラグと配線との接続の為の
設計上の余裕（マージン）を必要としない利点があり、
配線層のステップカバレージの悪化や断線が生じない多
層配線構造が形成できると共に、従来のように高価なタ
ングステン等の選択ＣＶＤ装置等を必要とすることない
利点があり、従来の製造工程で、微細化された半導体集
積回路装置に適した多層配線構造を形成することができ
る極めて効果的な製造工程を提供することができる。
又、ダミー配線は高アスペクト比であったとしても、コ
ンタクトホールに接触して絶縁膜が形成されたシリコン
基板に柱状に孤立することなく延在して付着している為
に製造の途中で、ダミー配線が倒れたりすることがない
ので、半導体集積回路装置の歩留りを向上させることが
できる利点がある。
層が形成されており、ビアプラグと配線との接続の為の
設計上の余裕（マージン）を必要としない利点があり、
配線層のステップカバレージの悪化や断線が生じない多
層配線構造が形成できると共に、従来のように高価なタ
ングステン等の選択ＣＶＤ装置等を必要とすることない
利点があり、従来の製造工程で、微細化された半導体集
積回路装置に適した多層配線構造を形成することができ
る極めて効果的な製造工程を提供することができる。
又、ダミー配線は高アスペクト比であったとしても、コ
ンタクトホールに接触して絶縁膜が形成されたシリコン
基板に柱状に孤立することなく延在して付着している為
に製造の途中で、ダミー配線が倒れたりすることがない
ので、半導体集積回路装置の歩留りを向上させることが
できる利点がある。
【００２７】更に、本発明の多層配線構造では、三層の
導電層を積層形成してその中間に位置する導電層をエッ
チングストッパーとすることによって、下層と上層の導
電層を分離したダミー配線を形成し得るものであり、
又、三層の導電層によるダミー配線の中間部を導電性の
エッチングストップーであれば、更に、ダミー配線を下
層と上層に分離したダミー配線とすることも可能であ
り、多様性のある配線構造を提供することができる利点
がある。又、本発明の多層配線製造工程を繰り返して行
うことによって、配線層の集積密度を低下させることな
く、数段にわたる配線構造を容易に形成することができ
る利点がある。又、ダミー配線層を囲み絶縁層をエッチ
バック等の平坦化処理工程を用いることによって、ダミ
ー配線層の先端面を露出させており、半導体集積回路装
置の平坦化を図ることが可能があり、平坦化の為の処理
工程を削減することができる利点がある。
導電層を積層形成してその中間に位置する導電層をエッ
チングストッパーとすることによって、下層と上層の導
電層を分離したダミー配線を形成し得るものであり、
又、三層の導電層によるダミー配線の中間部を導電性の
エッチングストップーであれば、更に、ダミー配線を下
層と上層に分離したダミー配線とすることも可能であ
り、多様性のある配線構造を提供することができる利点
がある。又、本発明の多層配線製造工程を繰り返して行
うことによって、配線層の集積密度を低下させることな
く、数段にわたる配線構造を容易に形成することができ
る利点がある。又、ダミー配線層を囲み絶縁層をエッチ
バック等の平坦化処理工程を用いることによって、ダミ
ー配線層の先端面を露出させており、半導体集積回路装
置の平坦化を図ることが可能があり、平坦化の為の処理
工程を削減することができる利点がある。
【００２８】更に、本発明の多層配線構造は、配線及び
コンタクトを形成する場合に用いられるパターンが、ラ
インアンドスペースパターンのみでよく、ホールパター
ン形成の必要がないので製造工程を簡略化できると共
に、より微細なパターンを形成することができる利点が
ある。又、本発明の多層配線構造の製造方法では、本配
線パターンの形成と同時にダミー配線を自己整合的に除
去してプラグ状のコンタクトを形成して絶縁膜を被着し
平坦化処理がなされるので、従来のパッド形成等のＣＶ
Ｄ工程等の製造工程の回数が極めて簡略化することがで
きる利点がある。
コンタクトを形成する場合に用いられるパターンが、ラ
インアンドスペースパターンのみでよく、ホールパター
ン形成の必要がないので製造工程を簡略化できると共
に、より微細なパターンを形成することができる利点が
ある。又、本発明の多層配線構造の製造方法では、本配
線パターンの形成と同時にダミー配線を自己整合的に除
去してプラグ状のコンタクトを形成して絶縁膜を被着し
平坦化処理がなされるので、従来のパッド形成等のＣＶ
Ｄ工程等の製造工程の回数が極めて簡略化することがで
きる利点がある。
【図１】（ａ）は本発明に係る多層配線構造の一実施例
を示す平面図、（ｂ）はそのＸ−Ｘ線に沿った断面図、
（ｃ）はそのＹ−Ｙ線に沿った断面図である。
を示す平面図、（ｂ）はそのＸ−Ｘ線に沿った断面図、
（ｃ）はそのＹ−Ｙ線に沿った断面図である。
【図２】（ａ）は図１に続く、製造工程を示す平面図、
（ｂ）はそのＸ−Ｘ線に沿った製造工程を示す断面図、
（ｃ）はそのＸ−Ｘ線に沿った製造工程を示す断面図で
ある。
（ｂ）はそのＸ−Ｘ線に沿った製造工程を示す断面図、
（ｃ）はそのＸ−Ｘ線に沿った製造工程を示す断面図で
ある。
【図３】（ａ）は本発明に係る多層配線構造の他の実施
例を示す断面図、（ｂ）はダミー配線を示す断面図、
（ｃ）はダミー配線の他の実施例を示す断面図である。
例を示す断面図、（ｂ）はダミー配線を示す断面図、
（ｃ）はダミー配線の他の実施例を示す断面図である。
【図４】本発明に係る多層配線構造の他の実施例を示す
斜視図である。
斜視図である。
【図５】（ａ）は従来の配線構造の一例を示す断面図、
（ｂ），（ｃ）はその製造工程を示す断面図である。
（ｂ），（ｃ）はその製造工程を示す断面図である。
【図６】従来の配線構造の他の例を示す斜視図である。
１０ シリコン基板 １１D1〜１１D3 ドレイン拡散層 １１S1〜１１s3 ソース拡散層 １２ ゲート酸化膜 １３，１９，２３，２４ 絶縁膜 １４1a〜１４3a，１４1b〜１４3b コンタクトホール １５1 〜１５3 浮遊ゲート １６1 〜１６3 ，１６ａ ダミー配線 １６1a, １６1b，２２ｂ 柱状或いは壁状プラグ １７ 導電層 １７ａ，１７ｂ，２５，２６ 配線 １８ レジストマスク ２０ 下層導電層 ２１ 中間導電層 ２２ 上層導電層
Claims (9)
- 【請求項１】 多層配線構造に於いて、 下地の必要な部分と電気的に接続され、その頭部を除き
側面が絶縁膜で覆われた導電性のダミー配線と本配線と
の交差部の前記ダミー配線をコンタクトとすることを特
徴とする多層配線構造。 - 【請求項２】 前記本配線がダミー配線のエッチングス
トッパー用導電層と導電層とからなることを特徴とする
請求項１に記載の多層配線構造。 - 【請求項３】 多層配線構造の製造方法に於いて、 下地の必要な配線部分と電気的に接続され、その頭部を
除く両側面を絶縁膜で覆ってダミー配線が本配線と異な
る方向に配置され、該ダミー配線上に形成した本配線用
導体層をパターニングして本配線を形成すると共に、該
本配線が該ダミー配線と交差する部分の該ダミー配線を
自己整合的に残して、コンタクトとすることにより、本
配線とコンタクトとを同時に形成することを特徴とする
多層配線構造の製造方法。 - 【請求項４】 前記本配線用導体層がダミー配線のエッ
チングストッパー用導電層と他の導電層とからなること
を特徴とする請求項３に記載の多層配線構造の製造方
法。 - 【請求項５】 多層配線構造に於いて、 下層の必要とする部分と電気的に接続されて第１の導電
層とエッチング終点判定層として用いられ得る第２の導
電層及び第３の導電層を順次積層形成し、該第３の導電
層によるダミー配線を形成して、絶縁膜で囲まれた該ダ
ミー配線の先端面に接触する第４の導電層による配線を
形成すると共に、該配線により自己整合的に該ダミー配
線を除去し、残された前記ダミー配線により柱状或いは
壁状のプラグを形成してなることを特徴とする多層配線
構造。 - 【請求項６】 前記ダミー配線の一部をローカル配線と
してなることを特徴とする請求項５に記載の多層配線構
造。 - 【請求項７】 多層配線構造の製造方法に於いて、 下層の必要とする部分と電気的に接続されて延在するダ
ミー配線を形成する工程と、 前記ダミー配線を絶縁膜で覆った後、該絶縁膜の平坦化
処理によって前記ダミー配線の先端面を露出する工程
と、 前記ダミー配線の先端面を覆う導電層を形成する工程
と、 前記導電層による配線を形成すると共に、前記配線によ
る自己整合的に前記ダミー配線をエッチングして、前記
ダミー配線を部分的に残して柱状或いは壁状のプラグを
形成する工程と、 前記ダミー配線及び前記導電層が除去された溝に絶縁膜
を形成する工程と、 からなることを特徴とする多層配線構造の製造方法。 - 【請求項８】 多層配線構造の製造方法に於いて、 下層の必要とする部分と電気的に接続されて延在する第
１の導電層を形成する工程と、 前記第１の導電層を覆うエッチング終点判定層として用
いられ得る第２の導電層を形成する工程と、 前記第２の導電層を覆う第３の導電層を形成する工程
と、 前記第３の導電層又は前記第１の導電層まで除去して選
択的にダミー配線層を形成する工程と、 前記ダミー配線を絶縁膜で覆った後、該絶縁膜の平坦化
処理によって前記ダミー配線の先端面を露出する工程
と、 前記ダミー配線の先端面を覆う第４の導電層を形成する
工程と、 前記第４の導電層による配線を形成すると共に、該配線
により自己整合的に前記ダミー配線をエッチングして、
前記ダミー配線を部分的に残して柱状或いは壁状のプラ
グを形成する工程と、 前記配線と柱状或いは壁状のプラグを形成する工程で生
じた溝を絶縁膜で埋める工程と、 からなることを特徴とする多層配線構造の製造方法。 - 【請求項９】 多層配線構造の製造方法に於いて、 下地の必要な部分と電気的に接続され、その頭部を除き
側面が第１の絶縁膜で覆われ、第１の本配線と異なる方
向に走る第１のダミー配線を、その上に形成した第１の
本配線用導体のパターニング時に同時にエッチングして
本配線を形成すると共に、第１の本配線パターンと交差
する前記第１のダミー配線を自己整合的に残して、前記
第１の本配線と前記下地の必要な部分との第１のコンタ
クトを形成する第１の配線工程を行い、 続いて、第２の絶縁膜を被着して前記第１のダミー配線
を除去して形成された穴を埋めを行うと共に第１の本配
線を覆い、前記第２の絶縁膜をエッチバック等の平坦化
処理によって前記第１の本配線の表面を露出させて、第
２の導体層を被着した後、該第２の導体層をパターニン
グして前記第１の本配線と電気的に接続された第２のダ
ミー配線とし、その後、第２の絶縁膜を被着してエッチ
バックにより、前記第２のダミー配線の頭部を露呈さ
せ、第２の本配線用導体膜を被着し、前記第２の本配線
用導体膜をパターニングして第２の本配線パターンを形
成し、前記第２の本配線パターンとの交差部の前記第２
のダミー配線を自己整合的に残して、前記第２の本配線
と前記第１の本配線とを電気的に接続する第２のコンタ
クトを形成する第２の配線工程を行い、 前記第２の配線工程を繰り返し行うことによって多層配
線構造を形成することを特徴とする多層配線構造の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26215693A JPH07115093A (ja) | 1993-10-20 | 1993-10-20 | 多層配線構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26215693A JPH07115093A (ja) | 1993-10-20 | 1993-10-20 | 多層配線構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115093A true JPH07115093A (ja) | 1995-05-02 |
Family
ID=17371845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26215693A Withdrawn JPH07115093A (ja) | 1993-10-20 | 1993-10-20 | 多層配線構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477786B1 (ko) * | 2000-12-22 | 2005-03-22 | 매그나칩 반도체 유한회사 | 반도체소자의 콘택 형성 방법 |
-
1993
- 1993-10-20 JP JP26215693A patent/JPH07115093A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477786B1 (ko) * | 2000-12-22 | 2005-03-22 | 매그나칩 반도체 유한회사 | 반도체소자의 콘택 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| US6093633A (en) | Method of making a semiconductor device | |
| US5442236A (en) | Semiconductor device having a multilayered wiring structure with dummy wiring | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| US5985746A (en) | Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product | |
| JP2003051555A (ja) | 自己整列された金属コンタクトプラグを備える半導体素子及びその製造方法 | |
| KR100425457B1 (ko) | 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법 | |
| JP2000077407A (ja) | 半導体装置及びその製造方法 | |
| JP3111977B2 (ja) | 半導体装置の製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP3185747B2 (ja) | 半導体装置及びその製造方法 | |
| JP3510922B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07115093A (ja) | 多層配線構造及びその製造方法 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6391745B1 (en) | Method for forming overlay verniers for semiconductor devices | |
| JPH09172067A (ja) | 半導体装置およびその製造方法 | |
| KR970011056B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100245091B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JPH06326050A (ja) | 半導体装置及びその製造方法 | |
| KR100214459B1 (ko) | 반도체소자의 배선구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |