JPH07112025B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH07112025B2
JPH07112025B2 JP61160080A JP16008086A JPH07112025B2 JP H07112025 B2 JPH07112025 B2 JP H07112025B2 JP 61160080 A JP61160080 A JP 61160080A JP 16008086 A JP16008086 A JP 16008086A JP H07112025 B2 JPH07112025 B2 JP H07112025B2
Authority
JP
Japan
Prior art keywords
circuit
hybrid integrated
integrated circuit
flexible substrate
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61160080A
Other languages
English (en)
Other versions
JPS6315447A (ja
Inventor
静男 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61160080A priority Critical patent/JPH07112025B2/ja
Publication of JPS6315447A publication Critical patent/JPS6315447A/ja
Publication of JPH07112025B2 publication Critical patent/JPH07112025B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベースリボンを用いた混成集積回路装置に関
するものである。
〔従来の技術〕
従来の混成集積回路装置は、セラミック基板上に薄膜あ
るいは厚膜による回路を形成し、この上に共晶又たは接
着剤を用いて能動素子や受動素子を接着し必要に応じて
金属細線による配線を行い、素子の機械的保護及び耐湿
性向上のためにJCR（ジャンクションコーティングレジ
ン）を塗布する。そして、セラミック基板に外部引き出
し端子を半田付けし、全体を外装樹脂で封止していた。
〔発明が解決しようとする課題〕
上述した従来構造では、外部引き出し端子をセラミック
基板に半田付けしていた為、引き出し端子の位置精度が
悪く、外形の寸法精度が悪かった。従って、その後、引
き出し端子の位置精度が悪く、外形の寸法精度が悪かっ
た。従って、その後の組立、選別工程での自動化の障害
となっていた。
更に、セラミック基板と外装樹脂の熱膨張率の差によ
り、樹脂クラックが発生し易いという問題もあった。
一方、セラミック基板に代えて、ガラスエポキシの様な
軟質性の材料で形成した回路基板を金属製ベースリボン
上に接着する方法もあるが、この様な回路基板は、基板
の両面に配線等の回路パターンが形成されている。この
ため、回路基板を金属製ベースリボン上に接着する際、
裏面に回路パターンが有る部分と無い部分とで凹凸の差
が生じる。特に、回路基板上には回路素子が固着され、
その後、金属細線がボンディングされる時、基板が軟質
性であると同時に裏面に回路パターンによる凹凸が存在
するので、ボンディング時の圧力によって基板に反りが
生じ、ボンディング面が傾斜する等平滑性が悪化する問
題がある。この結果、金属細線に不着が生じるという欠
点があった。
これは、回路基板の裏面に形成される回路パターンが配
線等の設計事項だけを考慮し、必要な部分に必要なパタ
ーンしか形成していないために起きる問題であることが
判明した。
〔問題点を解決するための手段〕
本発明は、金属製ベースリボンを用い、ポリイミド、エ
ポキシ、ガラスエポキシから選ばれた軟質性基板の両面
に回路パターンを形成した回路基板を金属製ベースリボ
ンのアイランド部に接着剤で接着し、前記回路基板上に
回路素子を固着して樹脂封止した混成集積回路装置にお
いて、前記軟質性基板の裏面には、少なくともボンディ
ング接続される位置と対応する部分に前記表面の回路パ
ターンと相対するパターンを形成したことを特徴とする
ものである。
〔実施例〕
本発明の実施例を図面に基づき説明する。
第１図は本発明の一実施例を示す断面図である。金属製
ベースリボン１上に接着剤７を用いて、ポリイミド基
板、エポキシ基板、ガラスエポキシ基板のうち一種の軟
質性回路基板２を接着する。この回路基板２には、あら
かじめ、表裏両面に配線パターン３が形成されると共
に、表面に金属細線６がボンディングされる位置の対応
する部分の裏面には表面の回路パターンと相対する回路
パターンを形成しておく。そして、この回路基板２に回
路素子４を接着剤５を用いて接着する。次に、金属細線
６を用いて回路素子４から回路基板２上の配線３に、ま
たは金属製ベースリボン１に、あるいは回路基板２上に
ある配線３から金属製ベースリボン１にそれぞれボンデ
ィング接続する。その後トランスファーモールド方式で
外装樹脂８を樹脂封止する。
〔発明の効果〕
以上説明したように、本発明は金属製ベースリボン上に
回路基板を接着するものであるため、ベースリボンのリ
ード端子を外部端子として使用することができ、その外
部端子を外形寸法の基準とすることができるので、組
立、選別工程での自動化が容易となる。また、トランス
ファーモールド方式で樹脂封止しているので、外形寸法
の精度向上、品質向上も計れる。
特に、エポキシ、ガラスエポキシ基板の場合、耐湿性に
劣るがトランスファーモールド方式による外装によりこ
の欠点が除去され、安価で、高品質な混成集積回路装置
が提供できる。さらに、軟質性回路基板の裏面にはボン
ディング位置に対応する場所に表面の回路パターンと相
対する回路パターンが設けられているのでボンディング
時にも回路基板の表面平滑性が保たれ、金属細線の不着
を防止できる効果がある。
【図面の簡単な説明】
第１図は本発明による一実施例を示す断面図である。 １…金属製ベースリボン、２…回路基板、３…配線、４
…回路素子、５…接着剤、６…金属細線、７…接着剤、
８…外装樹脂。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】アイランド部を有する金属製ベースリボン
    とポリイミド、エポキシ及びガラスエポキシから選ばれ
    た軟質性基板と、該軟質性基板の表裏に形成された回路
    パターンと、前記軟質性基板の表面に固着された回路素
    子と、前記回路素子と前記軟質性基板の表面の回路パタ
    ーンとをボンディング接続する金属細線とを有する混成
    集積回路装置において、 前記軟質性基板の裏面には、少なくともボンディング接
    続される位置と対応する部分に設けられた前記表面の回
    路パターンと相対するパターンを設けたことを特徴とす
    る混成集積回路装置。
JP61160080A 1986-07-07 1986-07-07 混成集積回路装置 Expired - Lifetime JPH07112025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61160080A JPH07112025B2 (ja) 1986-07-07 1986-07-07 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61160080A JPH07112025B2 (ja) 1986-07-07 1986-07-07 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS6315447A JPS6315447A (ja) 1988-01-22
JPH07112025B2 true JPH07112025B2 (ja) 1995-11-29

Family

ID=15707437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61160080A Expired - Lifetime JPH07112025B2 (ja) 1986-07-07 1986-07-07 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH07112025B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002515175A (ja) * 1993-06-23 2002-05-21 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド 別個のシリコンサブストレートを用いる電気的および熱的に向上したパッケージ
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置

Also Published As

Publication number Publication date
JPS6315447A (ja) 1988-01-22

Similar Documents

Publication Publication Date Title
JPH0582977B2 (ja)
JPH07112025B2 (ja) 混成集積回路装置
JPH02125454A (ja) 樹脂封止型半導体装置
JP2668995B2 (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPS63114152A (ja) 混成集積回路
JPS61234161A (ja) 密着型イメ−ジセンサ
JP2685004B2 (ja) 密着型イメージセンサ及びその製造方法
JP3265488B2 (ja) 力・モーメント検出装置の製造方法
JP2712967B2 (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2596387B2 (ja) 樹脂封止型半導体装置
JP2000200927A (ja) 電子部品の製造方法
JP2542227B2 (ja) 混成ｉｃ基板装置
JP3019046B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2588849Y2 (ja) 半導体外囲器
JP2522094B2 (ja) 半導体パッケ―ジのリ―ドカット方法
JPH0632090A (ja) Ｉｃカード
JPS60177656A (ja) 半導体装置
JPH07321162A (ja) 半導体装置の実装方法及び半導体装置の実装体
JPH0613499A (ja) 混成集積回路装置
JPS6158759A (ja) サ−マルヘツド
JPH0644582B2 (ja) 半導体装置
JPS6171666A (ja) 薄型ホ−ル素子