JPH07110001B2 - ディジタル再生中継器における位相変調方式 - Google Patents

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野（第８図） 従来の技術（第9,10図） 発明が解決しようとする課題 課題を解決するための手段（第1,2図） 作用（第1,2図） 実施例 第１実施例の説明（第３〜６図） 第２実施例の説明（第７図） 発明の効果 ［概要］ 光海底中継器などに用いて好適なディジタル再生中継器
における位相変調方式に関し、 ディジタル再生中継器の特性を劣化させることなく、デ
ィジタル再生中継器のモニタ情報をクロックに位相変調
を施すことによりディジタル主信号にのせることができ
るようにすることを目的とし、 ディジタル信号識別再生回路が縦続接続されたマスタラ
ッチとスレーブラッチとをそなえ、該クロックの立上が
りまたは立ち下がりの片側についてだけ所要の位相変調
を施し、該マスタラッチが、該クロックの位相変調を施
されていない立ち下がりまたは立上がりでデータをラッ
チして、データの0,1識別を行なうべく構成されるとと
もに、該スレーブラッチが、所要時間だけ遅延せしめら
れた該クロックの位相変調を施された立上がりまたは立
ち下がりで該マスタラッチからの出力をラッチして、出
力データに所要の位相変調を施すべく構成する。

［産業上の利用分野］ 本発明は、光海底中継器などに用いて好適なディジタル
再生中継器に関し、特にかかるディジタル再生中継器に
おける位相変調方式に関する。

近年、海により隔てられた地点間に海底光ファイバケー
ブルを布設し、ディジタル信号を伝送することが行なわ
れている。かかる伝送方式の概略構成を第８図に示す。
この第８図において、1,2は地上の端局、３は海底に配
置されたディジタル再生中継器、４は端局1,2とディジ
タル再生中継器３またはディジタル再生中継器3,3間を
つなぐ光ファイバケーブルであり、ディジタル再生中継
器３は、伝送途中で減衰したディジタル信号を増幅する
もので、光信号を電気信号に変換してこの電気信号を増
幅し、更にこの増幅電気信号について、0,1識別を行な
って、この0,1識別した信号を再度光信号に変換して送
り出すようになっている。

また、ディジタル再生中継器３の動作状態を端局１また
は２でモニタするために、光ファイバケーブル４中を伝
送されるディジタル主信号に位相変調をかけることによ
り、モニタ情報をディジタル主信号にのせることが行な
われている。

［従来の技術］ 第９図は従来のディジタル再生中継器のブロック図であ
るが、この第９図に示すごく、ディジタル再生中継器３
は、光ファイバケーブル４からの光信号を受光する受光
素子５をそなえており、この受光素子５の出力は、増幅
器６で増幅され、フイルタ７でレンジを制限されてか
ら、ディジタル信号識別再生回路８で、0,1を識別され
るようになっている。かかる0,1識別は次のようにして
おこなわれる。すなわち、増幅器６からの信号に基づき
タイミング抽出回路11がクロックを出力し、このクロッ
クをディジタル信号識別再生回路８のフリップフロップ
が受けて、クロックの入るタイミミングでデータをラッ
チすることにより、0,1識別が行なわれるのである。そ
して、このように0,1識別して減衰した波形を整形した
後は、レーザダイオード駆動回路９でレーザダイオード
10を駆動して、再度、光ファイバケーブル４へ光信号を
出力する。

なお、このディジタル再生中継器３の動作状態は、内部
モニタ発生部13から出力され、この内部モニタ情報はア
ナログゲート15で発振器14からの変調のための信号と合
成されて、クロック位相変調回路12へ送られる。このク
ロック位相変調回路12では、タイミング抽出回路11から
のクロックに位相変調をかけてから、上記ディジタル信
号識別回路８を動作させる、即ち、ディジタル信号識別
回路８は内部モニタ情報で位相変調を施されたクロック
により、0,1識別されるものである。これにより、ディ
ジタル信号識別再生回路８からのディジタル主信号に位
相変調をかけることが行なわれ、その結果、内部モニタ
情報をディジタル主信号にのせることができるようにな
っている。

［発明が解決しようとする課題］ しかしながら、このような従来のディジタル再生中継器
における位相変調方式では、クロックが、データの出力
位相を決めるとともに、データの0,1を識別する位置も
決めているので、次のような問題点がある。すなわち、
通常、データの0,1を判定する位置はS/Nの一番よいデー
タの中央値［第10図（ａ）に符号ａで示すごとく、入力
データのアイの最も開いたところ］に設定されるが、第
10図（ｂ）に鎖線で示すごとく、クロックに位相変調を
施すと、データの0,1を識別する位置がデータ中央値か
ら外れるおそれがあり、このように外れると、0,1判定
位置が最適位置とならなくなり、これにより符号誤り率
が大きくなって、ひいてはディジタル再生中継器３の特
性が劣化するという問題点がある。なお、第10図（ｃ）
はディジタル信号識別再生回路８の出力状態を模式的に
示している。

本発明は、このような問題点に鑑みなされたもので、デ
ィジタル再生中継器の特性を劣化させることなく、ディ
ジタル再生中継器のモニタ情報をクロックに位相変調を
施すことによりディジタル主信号にのせることができる
ようにした、ディジタル再生中継器における位相変調方
式を提供することを目的とする。

［課題を解決するための手段］ 第1,2図はいずれも本発明の原理ブロック図である。

まず、第１図に示す本発明の原理ブロック図において、
８はディジタル信号識別再生回路で、このディジタル信
号識別回路８は、縦続接続されたマスタラッチ81とスレ
ーブラッチ82とをそなえている。なお、マスタラッチ81
およびスレーブラッチ82はそれぞれＤフリップフロップ
からなる。

また、12はクロック位相変調回路で、このクロック位相
変調回路12は、クロックと変調信号とを受けて、クロッ
クの立上がりまたは立ち下がりの片側についてだけ所要
の位相変調を施すものである。このクロック位相変調回
路12の出力はマスタラッチ81のクロック端CKへ入力され
るとともに、遅延回路16に入力される。この遅延回路16
は入力されたクロックを所要時間だけ遅延してスレーブ
ラッチ82のクロック端CKへ出力する。

そして、マスタラッチ81は、クロックの位相変調を施さ
れていない立ち下がりまたは立上りでデータをラッチし
て、データの0,1識別を行なうべく構成されており、更
にスレーブラッチ82は、遅延回路16で所要時間だけ遅延
せしめられたクロックの位相変調を施された立上がりま
たは立ち下がりでマスタラッチ81からの出力をラッチし
て、出力データに所要の位相変調を施すべく構成されて
いる。

次に、第２図に示す本発明の原理ブロック図において
は、共通のクロックから位相変調を施したクロックと位
相変調を施さないクロックとをつくり、位相変調を施し
たクロックを位相変調を施さないクロックに対し所要時
間だけ遅延させることが行なわれるが、マスタラッチ81
のクロック端CKへは位相変調を施されていないクロック
が入力されており、スレーブラッチ82のクロック端CKへ
は遅延回路16で所要時間遅延されクロック位相変調回路
12で位相変調を施されたクロックが入力されている。

そして、この第２図に示すものでは、マスタラッチ81
が、位相変調を施されていないクロックでデータをラッ
チして、データの0,1識別を行なうべく構成されるとと
もに、スレーブラッチ82が、位相変調を施されていない
クロックに対し所要時間だけ遅延せしめられ位相変調を
施されたクロックでマスタラッチ81からの出力をラッチ
して、出力データに所要の位相変調を施すべく構成され
ている。

［作用］ まず、第１図に示すものでは、クロック位相変調回路12
で、クロックの立上がりまたは立ち下がりの片側につい
てだけ所要の位相変調が施され、マスタラッチ81のクロ
ック端CKへこのクロックがそのまま入力されるととも
に、スレーブラッチ82のクロック端CKへは遅延回路16を
介して遅延せしめられたクロックが入力される。

そして、クロックの位相変調を施されていない立ち下が
りまたは立上がりタイミングで、マスタラッチ81が、デ
ータをラッチして、データの0,1識別を行なう一方、所
要時間だけ遅延せしめられたクロックの位相変調を施さ
れた立上がりまたは立ち下がりタイミングで、スレーブ
ラッチ82が、マスタラッチ81からの出力をラッチして、
出力データに所要の位相変調を施す。

次に、第２図に示すものでは、マスタラッチ81のクロッ
ク端CKへは位相変調を施されていないクロックが入力さ
れ、スレーブラッチ82のクロック端CKへは遅延回路16で
所要時間遅延されクロック位相変調回路12で位相変調を
施されたクロックが入力される。

そして、位相変調を施されていないクロックで、マスタ
ラッチ81が、データをラッチして、データの0,1識別を
行なう一方、位相変調を施されていないクロックに対し
所要時間だけ遅延せしめられ位相変調を施されたクロッ
クで、スレーブラッチ82が、マスタラッチ81からの出力
をラッチして、出力データに所要の位相変調を施す。

［実施例］ 以下、図面を参照して本発明の実施例を説明する。

（ａ）第１実施例の説明 第３図は本発明の第１実施例を示すブロック図で、この
第３図に示すディジタル再生中継器３の構成のうち第９
図に示す従来のものと異なる部分はディジタル信号識別
再生回路８とこのディジタル信号識別再生回路８へクロ
ックを供給する部分である。

以下、その異なった部分について説明する。

まず、ディジタル信号識別再生回路８は、縦続接続され
それぞれＤフリップフロップからなるマスタラッチ81と
スレーブラッチ82とをそなえている。

また、タイミング抽出回路11からのクロックとアナログ
ゲート15からの内部をモニタ情報を有する変調信号とを
受けて、例えばクロックの立上がり部分についてだけ所
要の位相変調を施するために、クロック位相変調回路12
が設けられている。

このクロック位相変調回路12は、第４図に示すように回
路構成となっており、この第４図において、17は定電流
源、Q1〜Q4はトランジスタ、R1〜R3は抵抗、C1はコンデ
ンサであり、トランジスタQ3,Q4,抵抗R2,R3,定電流源17
により、参照電圧Vrefと比較する比較器が構成される。
また、この第４図において、変調信号入力（アナログ信
号）電圧に応じて電流値を可変にする電流源は、トラン
ジスタQ2,抵抗R1により構成され、トランジスタQ1で構
成されるクロックパルス信号を入力エミッタフォロア回
路のバイアス電流を可変するようになっている。

このような構成のクロック位相変調回路12では、例えば
第５図（ａ）に示す電圧がVHよりVLに変化するクロック
パルスがトランジスタQ1に入力した場合を考えると、コ
ンデンサC1の時定数により、ｂ点の電位は第５図（ｂ）
に示すごとく時間Ｔだけ遅れるように減衰する。この時
間Ｔはバイアス電流I1が小さけば、長くなり、バイアス
電流I1が大きければ、短くなる。即ち、変調信号入力の
電圧が大きくなれば、電流I1は減少するので、時間Ｔは
長くなる。このようにして、入力クロックに対し変調入
力に応じてパルス幅変調を施すことができる、そして、
その出力は出力端OUT1,OUT2から取りだすことができる
が、この実施例では、クロックの立上がり部分に位相変
調を施しているので、出力端OUT1から出力を使用する。

そして、このクロック位相変調回路12の出力は、第３図
に示すごとく、マスタラッチ81のクロック端CKへ入力さ
れれるとともに、遅延回路16に入力される。この遅延回
路16は入力されたクロックを所要時間τ（この時間τ
は、クロック周期より短く、クロック幅時間より長く設
定され、例えばクロックの半周期分の長さが設定され
る）だけ遅延してスレーブラッチ82のクロック端CKへ出
力する。このとき、マスタラッチ81へ入力されるクロッ
クをクロック１とすると、このクロック１は第６図
（ｂ）のようになり、スレーブラッチ82へ入力されるク
ロックをクロック２とすると、このクロック２は第６図
（ｄ）のようになる。

そして、マスタラッチ81は、第６図（ａ）〜（ｃ）に示
すごとく、クロック１の位相変調を施されていない立ち
下がりタイミング［このタイミングは第６図（ａ）に符
号ａで示すごく、入力データのアイのの最も開いたとこ
ろ］でデータをラッチして、データの0,1識別を行なう
ように構成されており、更にスレーブラッチ82は、第６
図（ｄ），（ｅ）に示すごとく、遅延回路16で所要時間
τだけ遅延せしめられたクロック２の位相変調を施され
た立上がりタイミングで、マスタラッチ81からの出力を
ラッチして、出力データに所要の位相変調を施すように
構成されている。

上述の構成により、受光素子５で光／電気変換された電
気信号は、増幅器６で増幅され、フイルタ７でレンジを
制限されてから、ディジタル信号識別再生回路８で、0,
1を識別されるとともに、内部モニタ情報をこのディジ
タル信号識別再生回路８からのディジタル主信号にのせ
ることが行なわれる。すなわち、クロック位相変調回路
12で、タイミング抽出回路11からのクロックが、その立
上がり部分についてだけ、内部モニタ発生部13からの内
部モニタ情報で所要の位相変調が施され、マスタラッチ
81のクロック端CKへクロック１として入力されるととも
に、スレーブラッチ82のクロック端CKへは遅延回路16を
介して遅延せしめられたクロック２が入力される。

そして、クロック１の位相変調を施されていない立ち下
がりタイミングで、マスタラッチ81が、データをラッチ
して、データの0,1識別を行なう一方、所要時間だけ遅
延せしめられたクロック２の位相変調を施された立上が
りタイミングで、スレーブラッチ82が、マスタラッチ81
からの出力をラッチして、出力データに所要の位相変調
を施す。

これにより、このディジタル信号識別再生回路８で、0,
1は識別されるとともに、内部モニタ情報をこのディジ
タル信号識別再生回路８からのディジタル主信号にのせ
ることができる。その後は、レーザダイオード駆動回路
９でレーザダイオード10を駆動して、再度、光ファイバ
ケーブル４へ光信号として出力する。

このように、データの0,1判別はクロックの位相変調を
施していない部分で行なうので、ディジタル再生中継器
８の特性を劣化させることなく、ディジタル再生中継器
８のモニタ情報をクロックに位相変調を施すことにより
ディジタル主信号にのせることができるのである。

なお、クロックの立ち下がり部分についてだけ所要の位
相変調を施し、クロック１の位相変調を施されていない
立上りでデータをラッチして、データの0,1識別を行な
うように、マスタラッチ81を構成し、遅延回路16で所要
時間だけ遅延せしめられたクロック２の位相変調を施さ
れた立ち下がりでマスタラッチ81からの出力をラッチし
て、出力データに所要の位相変調を施すように、スレー
ブラッチ82を構成してもよい。この場合は、クロック位
相変調回路12の出力端OUT2からの出力を利用する。

（ｂ）第２実施例の説明 第７図は本発明の第２実施例を示すブロック図で、この
第７図に示す第２実施例においては、共通のクロック
（タイミング抽出回路11からのクロック）から位相変調
を施したクロック２′と位相変調を施さないクロック
１′とをつくり、位相変調を施したクロック２′を位相
変調を施さないクロック１′に対し所要時間だけ遅延さ
せて、マスタラッチ81のクロック端CKへは位相変調を施
されていないクロック１′を入力し、スレーブラッチ82
のクロック端CKへは遅延回路16で所要時間だけ遅延され
クロック位相変調回路12で位相変調を施されたクロック
２′が入力したものである。

そして、この第２実施例では、マスタラッチ81が、位相
変調を施されていないクロック１′でデータをラッチし
て、データの0,1識別を行なうように構成されるととも
に、スレーブラッチ82が、位相変調を施されていないク
ロック１′に対し所要時間τだけ遅延せしめられ位相変
調を施されたクロック２′でマスタラッチ81からの出力
をラッチして、出力データに所要の位相変調を施すよう
に構成されている。

上述の構成により、マスタラッチ81のクロック端CKへは
位相変調を施されていなクロック１′が入力され、スレ
ーブラッチ82のクロック端CKへは遅延回路16で所要時間
だけ遅延されクロック位相変調回路12で位相変調を施さ
れたクロック２′が入力される。

そして、位相変調を施されていないクロック１′で、マ
スタラッチ81が、データをラッチして、データの0,1識
別を行なう一方、位相変調を施されていないクロック
１′に対し所要時間だけ遅延せしめられ位相変調を施さ
れたクロック２′で、スレーブラッチ82が、マスタラッ
チ81からの出力をラッチして、出力データに所要の位相
変調を施す。

これにより、このディジタル信号識別再生回路８で、0,
1が識別されるとともに、内部モニタ情報をこのディジ
タル信号識別再生回路８からのディジタル主信号にのせ
ることができる。その後は、レーザダイオード駆動回路
９でレーザダイオード10を駆動して、再度、光ファイバ
ケーブル４へ光信号として出力する。

このように、この第２実施例においては、データの0,1
判別は位相変調を施していないクロック１′で行なうの
で、ディジタル再生中継器８の特性を劣化させることな
く、ディジタル再生中継器８のモニタ情報をクロックに
位相変調を施すことによりディジタル主信号にのせるこ
とができ、前述の第１実施例と同様の効果ないし利点が
得られる。

［発明の効果］ 以上詳述したように、本発明のディジタル再生中継器に
おける位相変調方式によれば、データの0,1識別は位相
変調を施していないクロック部分またはクロックを使用
し、出力データ位相は位相変調を施したクロック部分ま
たはクロックを使用しているので、ディジタル再生中継
器の特性を劣化させることなく、ディジタル再生中継器
のモニタ情報をクロックに位相変調を施すことによりデ
ィジタル主信号にのせることができる利点がある。

【図面の簡単な説明】

第1,2図はいずれも本発明の原理ブロック図、 第３図は本発明の第１実施例を示すブロック図、 第４図はクロック位相変調回路の電気回路図、 第５図（ａ），（ｂ）はいずれもクロック位相変調回路
の作用説明図、 第６図はディジタル信号識別再生回路の動作波形図、 第７図は本発明の第２実施例を示すブロック図、 第８図は海底光ファイバケーブルを用いた伝送方式を示
す概略構成図、 第９図はディジタル再生中継器のブロック図、 第10図は従来のディジタル信号識別再生回路の動作波形
図である。 図において、 ３はディジタル再生中継器、８はディジタル信号識別再
生回路、11はタイミング抽出回路、12はクロック位相変
調回路、13は内部モニタ発生部、16は遅延回路、81はマ
スタラッチ、82はスレーブラッチである。

Claims (2)

【特許請求の範囲】
1. 【請求項１】クロックを受けて動作するディジタル信号
   識別再生回路（８）を持ったディジタル再生中継器
   （３）において、 該ディジタル信号識別再生回路（８）が縦続接続された
   マスタラッチ（81）とスレーブラッチ（82）とをそな
   え、 該クロックの立上がりまたは立ち下がりの片側について
   だけ所要の位相変調を施し、 該マスタラッチ（81）が、該クロックの位相変調を施さ
   れていない立ち下がりまたは立上がりでデータをラッチ
   して、データの0,1識別を行なうべく構成されるととも
   に、 該スレーブラッチ（82）が、所要時間だけ遅延せしめら
   れた該クロックの位相変調を施された立上がりまたは立
   ち下がりで該マスタラッチ（81）からの出力をラッチし
   て、出力データに所要の位相変調を施すべく構成された
   ことを 特徴とする、ディジタル再生中継器における位相変調方
   式。
2. 【請求項２】クロックを受けて動作するディジタル信号
   識別再生回路（８）を持ったディジタル再生中継器
   （３）において、 該ディジタル信号識別再生回路（８）が縦続接続された
   マスタラッチ（81）とスレーブラッチ（82）とをそな
   え、 共通のクロックから位相変調を施したクロックと位相変
   調を施さないクロックとをつくり、該位相変調を施した
   クロックを該位相変調を施さないクロックに対し所要時
   間だけ遅延させ、 該マスタラッチ（81）が、該位相変調を施されていない
   クロックでデータをラッチして、データの0,1識別を行
   なうべく構成されるとともに、 該スレーブラッチ（82）が、該位相変調を施されていな
   いクロックに対し所要時間だけ遅延せしめられ位相変調
   を施されたクロックで該マスタラッチ（81）からの出力
   をラッチして、出力データに所要の位相変調を施すべく
   構成されたことを 特徴とする、ディジタル再生中継器における位相変調方
   式。