JPH07107785B2 - 再生ビデオデータの処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルVTRの再生回路に使用して好適
な再生ビデオデータの処理装置に関する。

〔従来の技術〕

ディジタルビデオ信号を回転ヘッドにより記録／再生す
るディジタルVTRでは、テープ速度が記録時のものより
早くされる高速再生時の対策のために、大容量の例えば
３フィールド分のバッファメモリが設けられる。即ち、
高速再生時には、ビデオトラックの傾きと回転ヘッドの
走査軌跡の傾きとが一致しなくなるため、回転ヘッドの
走査により再生データは、複数フィールドにまたがる断
片的なものとなる。この断片的な再生データを有効に利
用するために、再生データをバッファメモリに書き込
み、またバッファメモリから読み出して出力するように
している。

現在の再生データがバッファメモリの対応するアドレス
に書き込まれ、次ぎにこのデータが読み出された場合、
上述の高速再生時のように、データが断片的に再生され
ると、既に読み出されたデータが更新されずに残ってい
る。このような以前の再生データを使用すると、高速再
生時の画質が劣化する。

この問題を避けるために、従来では、バッファメモリと
同一のアドレスが供給されるフラグメモリを設け、バッ
ファメモリからデータが読み出された直後に、この読み
出されたフラグメモリのアドレスに、以前にデータであ
ることを示すエラーフラグを書き込むようにしていた。
このようなエラーフラグは、現在の再生データ（New）
と以前の再生データ（Old）とを区別するもので、N/Oフ
ラグと称されている。また、バッファメモリから読み出
されたデータの中で、N/Oフラグにより識別される以前
のデータは、後段のエラー修整回路により修整されてい
た。

〔発明が解決しようとする問題点〕

従来のN/Oフラグの形成方法は、ディジタルVTRのスロー
モーション再生動作には、不都合なものであった。セグ
メント方式のディジタルVTRでは、例えばテープ速度を
記録時のものの1/2にする場合、通常再生時の２倍の時
間が１フィールド分のビデオデータの再生に必要とな
り、バッファメモリの或るフィールドメモリへの書き込
み時間も２倍となる。このフィールドメモリからのビデ
オデータの読み出しは不可能なため、他のフィールドメ
モリに書き込まれている以前の１フィールド分のデータ
が２度繰り返して読み出される。

このようにバッファメモリを２フィールドにわたって繰
り返して読み出す場合、従来のN/Oフラグは、２度目に
読みだされたビデオデータに関して全て以前のデータで
あることを示すものとなる。従って、２度目に読み出さ
れた１フィールド分のビデオデータの全てをエラー修整
しなければならない。勿論、このようなエラー修整は不
可能である。

従って、この発明の目的は、スローモーション再生時の
ように、バッファメモリからデータを繰り返して読み出
す時でも、読み出されたデータのエラーフラグが全て以
前のデータであることを示すものになる問題が解決され
た再生ビデオデータの処理装置を提供することにある。

〔問題点を解決するための手段〕

この発明は、記録媒体から再生されたディジタルビデオ
信号のエラーを検出して訂正し再生ビデオデータとして
出力する復号装置を有する再生ビデオデータの処理装置
において、 復号装置の復号動作の結果、エラーが無いとされた再生
ビデオデータのみが書き込まれるバッファメモリと、 バッファメモリに再生ビデオデータが新たに書き込まれ
る時に、書き込まれる再生ビデオデータと対応して第１
のレベル状態のフラグ情報が書き込まれ、バッファメモ
リに記憶されている再生ビデオデータが１度読み出され
た後で読み出された再生ビデオデータと対応して第２の
レベル状態のフラグ情報が書き込まれる第１のフラグメ
モリと、 第１のフラグメモリから読み出されたフラグ情報を書き
込む第２のフラグメモリと、 第１のフラグメモリまたは第２のフラグメモリのいずれ
か一方の出力を選択して出力する選択手段と、 バッファメモリと第１のフラグメモリと第２のフラグメ
モリの書き込み及び読み出しを制御すると共に、 バッファメモリから再生ビデオデータを繰り返して読み
出す際は、選択手段を制御することによって、バッファ
メモリの１度目の読み出しにおいては、第１のフラグメ
モリのフラグ情報を読み出し、読み出されたフラグ情報
をバッファメモリから読み出される再生ビデオデータと
共に出力し、 バッファメモリの２度目以降の読み出しにおいては、第
２のフラグメモリのフラグ情報を読み出し、読み出され
たフラグ情報をバッファメモリから読み出される再生ビ
デオデータと共に出力するように制御する制御手段と を備えたことを特徴とする再生ビデオデータの処理装置
である。

〔作用〕

スローモーション再生時には、１度目に読み出されるエ
ラーフラグが第２のフラグメモリに記憶されており、２
度目以降にデータがバッファメモリから読み出される時
には、第２のフラグメモリに記憶されているエラーフラ
グ即ち１度目に読み出されたものと同一のものが出力さ
れる。従って、２度目以降に読み出されたデータのエラ
ー修整は、１度目に読み出されたデータと同一のものと
なる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この実施例の説明は、以下の順序に従ってなされ
る。

a.記録回路 b.再生回路 c.バッファメモリ13の構成例 d.エラー情報の処理 e.トラックパターンの一例 f.再生回路の他の例 a.記録回路 第３図は、この一実施例の記録回路の構成を示すもので
ある。１で示す入力端子からA/Dコンバータ２にアナロ
グビデオ信号が供給され、１サンプルが例えば８ビット
に量子化されたディジタルビデオ信号が形成され、この
ディジタルビデオ信号が外符号のエンコーダ３に供給さ
れる。外符号のエンコーダ３において、外符号例えば
（ｍ＋2,m）リード・ソロモン符号の符号化がなされ
る。

外符号のエンコーダ３からのディジタルビデオデータ及
び外符号のパリティシンボルがシャフリング回路４に供
給される。シャフリング回路４は、ディジタルビデオデ
ータの順序を変更することにより、変速再生時のような
エラーが多い時でも、エラーが集中することを防止する
ために設けられている。シャフリング回路４の出力デー
タが内符号のエンコーダ５に供給され、内符号例えば
（ｉ＋2,i）リード・ソロモン符号の符号化がなされ
る。この一実施例では、従来から知られている第５図に
示すような積符号を用いている。

つまり、ディジタルビデオデータの連続するｍ個のシン
ボル（サンプル）毎に外符号の符号化がなされ、２個の
パリティシンボルが生成され、この（ｍ＋２）個のシン
ボルにより、外符号の符号ブロックBOが形成される。外
符号の符号ブロックBOがｉ列並べられ、複数の外符号の
符号ブロックBOを横断するｉ個のシンボルに対して、内
符号の符号化がなされる。（ｉ＋２）個のシンボルから
なる内符号ブロックBIが横方向にｎ個並べられ、全体と
して、〔（ｍ＋２）×ｎ〕個の内符号ブロックBIによ
り、積符号の単位が構成される。

内符号のエンコーダ５からの出力データが記録出力部６
に供給される。記録出力部６には、並列→直列変換器，
記録アンプ等が含まれている。記録出力部６からの記録
信号が回転トランス（図示せず）を介して回転ヘッド７
に供給され、磁気テープ８に記録される。

磁気テープ８に記録する場合には、第６図に示すよう
に、２個の内符号ブロックBI（斜線がパリティを示す）
の先頭に同期信号SYNC及びアドレスADが付加されて、１
個の同期ブロックBSが構成される。実際には、回転ヘッ
ド７は、２個の回転ヘッドずつが180°の角間隔で配さ
れた４個の回転ヘッドの構成とされている。一方の回転
ヘッドの対の１回の走査の後半区間と、他方の回転ヘッ
ドの対の１回の走査の前半区間とで形成されるトラック
に50H（H:水平区間）分のカラービデオデータを記録し
ている。50H分のデータの中で、１個の回転ヘッドによ
り記録／再生されるデータ量により、第５図に示す積符
号のブロックが形成される。

b.再生回路 磁気テープ８から回転ヘッド７により再生された信号
は、回転トランス（図示せず）を介して第４図に示すよ
うに、再生入力部11に供給される。再生入力部11には、
再生データと同期しているクロック再生のためのPLL回
路，直列→並列変換回路，ブロック同期検出回路，アド
レス再生回路等が設けられている。再生データの時系列
は、内符号の時系列と対応しており、内符号のデコーダ
12に供給されることにより、内符号の復号がなされる。
内符号のデコーダ12は、（ｉ＋2,i）リード・ソロモン
符号のエラー訂正及び残留エラーの検出を行うものであ
る。

内符号のデコーダ12の出力データがバッファメモリ13に
供給される。バッファメモリ13は、後述するようにデー
タを記憶する大容量のバッファメモリとエラー情報を記
憶する第１のフラグメモリ及び第２のフラグメモリとに
構成されている。これらのフラグメモリには、過去のデ
ータと新たな再生データとを区別するためのN/Oフラグ
が記憶される。

バッファメモリ13から出力される再生ビデオデータ及び
エラーフラグが外符号のデコーダ14に供給される。外符
号のデコーダ14は、（ｍ＋2,m）リード・ソロモン符号
の復号を行うものである。バッフアメモリ13からの出力
データの時系列は、外符号の系列であるため、外符号の
デコーダ14には、内符号系列から外符号系列への変換の
ためのメモリを設ける必要がない。この外符号のデコー
ダ14では、バッファメモリ13から読み出されたエラーフ
ラグがエラー情報として扱われ、外符号のデコーダ14に
おいては、１個の外符号のブロックBO内の１個のエラー
シンボルを訂正する通常のエラー訂正又はエラーフラグ
を用いたボインタイレージャ訂正がなされる。

外符号のデコーダ14の出力データがエラー修整回路15に
供給される。エラー修整回路15は、外符号のデコーダ14
により訂正できないエラーデータを補間するためのもの
である。このエラー修整回路15の出力データがD/Aコン
バータ16を介して出力端子17に取り出される。磁気テー
プ８の速度が記録時より高速とされる高速再生時では、
外符号ブロックを構成するデータが殆どそろわないため
に、内符号の復号のみがなされ、外符号の復号が行われ
ない。この場合には、エラー修整回路15だけで、エラー
の修整がなされる。

c.バッファメモリ13の構成 バッファメモリ13について、第１図を参照して説明す
る。この第１図は、バッファメモリ13として、ダイナミ
ックRAMを用いた構成である。

第１図において、21は、ディジタルビデオ信号を記憶す
るバッファメモリであり、22及び23は、エラー情報を記
憶する第１のフラグメモリ及び第２のフラグメモリであ
り、24は、メモリ制御回路である。バッファメモリ21に
は、８個の直列→並列変換回路25A,25B,・・・・25Hを
介された入力データが供給される。また、バッファメモ
リ21の出力データは、８個の並列→直列変換回路26A,26
B,・・・・26Hを介して取り出される。

入力データは、１サンプルデータの８ビット並列のもの
で、最上位ビットから順に１ビットずつ、直列→並列変
換回路25A〜25Hの夫々に供給される。直列→並列変換回
路25A〜25Hの夫々からは、各ビット毎に15ビット並列と
されたデータが形成される。バッファメモリ21の15ビッ
ト並列の出力データの夫々が並列→直列変換回路26A〜2
6Hの夫々により、直列データとされ、８ビット並列の出
力データが得られる。

第１のフラグメモリ22には、ラッチ27からの１ビットの
エラーフラグが供給され、フラグメモリ22から読み出さ
れたエラーフラグがセレクタ28を介してラッチ29に取り
込まれる。メモリ制御回路24からラッチ27に、N/Oフラ
グが供給される。ラッチ29から出力端子30に取り出され
たエラーフラグがバッファメモリ21から読み出されたデ
ータと共に、外符号のデコーダ14に供給される。セレク
タ28の他方の入力として、第２のフラグメモリ23から読
み出されたエラーフラグが供給される。

メモリ制御回路24には、端子31からの書き込みクロック
が供給されると共に、端子32からの読み出しクロックが
供給される。更に、メモリ制御回路24に、端子33からの
フィールド判別信号が供給される。フィールド判別信号
は、バッファメモリ21の読み出し側の基準のフィールド
判別信号と、再生データから分離されたフィールドアド
レスに基づく再生フィールド判別信号とからなる。基準
のフィールド判別信号により、次のフィールドへの移行
がなされると、セレクタ28は、第１のフラグメモリ22か
ら読み出されるエラーフラグを選択する状態から第２の
フラグメモリ23から読み出されるエラーフラグを選択す
る状態に変わる。

また、再生フィールド判別信号が回転ヘッド７の１回の
スキャンの間に違うフィールドに変化する時には、第２
のフラグメモリ23から読み出されるエラーフラグを選択
する状態から、第１のフラグメモリ22から読み出される
エラーフラグを選択する状態にセレクタ28が変化する。
従って、スローモーション再生動作時には、最初のフィ
ールドでは、フラグメモリ22から読み出されたエラーフ
ラグがセレクタ28により選択され、次に、同一のフィー
ルドのデータが再生されている期間では、フラグメモリ
23から読み出されたエラーフラグがセレクタ28により選
択される。

また、通常再生動作時には、１フィールド期間が経過す
ると、次の別のフィールドの再生データが発生するため
に、第１のフラグメモリ22から読み出されるエラーフラ
グが常に選択される。更に、高速再生動作時には、１回
のスキャンで違うフィールドのデータが再生されるため
に、やはり、第１のフラグメモリ22から読み出されるエ
ラーフラグが常に選択される。

このセレクタ28により選択されたエラーフラグがラッチ
29及び第２のフラグメモリ23に供給される。

メモリ制御回路24は、バッファメモリ21及びフラグメモ
リ22,23に共通のアドレス（ADD），行アドレスストロー
ブ信号（RAS），列アドレスストローブ信号（CAS）を発
生すると共に、バッファメモリ21のライトイネーブル信
号WE,フラグメモリ22,23のライトイネーブル信号AWE及
びラッチパルスを発生する。書き込みクロックは、入力
データと同期し、読み出しクロックは、基準のクロック
から形成される。従って、バッファメモリ21により時間
軸変動分の除去が行われる。

また、第１図では、省略されているが、同期ブロックBS
毎の再生アドレスがメモリ制御回路24に供給され、書き
込みアドレスがこの再生アドレスに基づいて決定され
る。メモリ制御回路24では、書き込みアドレス又は読み
出しアドレスの一方又は両者を制御することにより、内
符号系列から外符号系列への変換と、ディシャフリング
とが実行される。アドレス制御は、バッファメモリ21と
フラグメモリ22,23とで共通になされるので、出力デー
タの各サンプルデータとエラーフラグとは、同期したも
のとなる。

d.エラー情報の処理 フラグメモリ22,23によりなされるエラーフラグの処理
について第１図及び第２図を参照して説明する。

第２図Ａは、読み出しサイクル（Ｒ）及び書き込みサイ
クル（Ｗ）を規定するタイミング信号である。第２図Ｂ
は、バッファメモリ21及びフラグメモリ22,23に供給さ
れるアドレスADDを示す。アドレスは、最初に行アドレ
スがセットされ、次に列アドレスがセットされる。第２
図Ｃは、行アドレスストローブ信号RASを示し、第２図
Ｄは、列アドレスストローブ信号CASを示す。

バッファメモリ21は、アドレスADDが確定し、アドレス
ストローブ信号RAS,CASが順次ローレベルとされて行ア
ドレス及び列アドレスが順次読み込まれ、ライトイネー
ブル信号WEが立ち上がることにより、読み出し動作を行
い、ストローブ信号RAS,CASが順次ローレベルとされて
アドレスが読み込まれ、ライトイネーブル信号WEが立ち
下がると、書き込み動作を行う。フラグメモリ22,23の
書き込み動作及び読み出し動作も同様であるが、バッフ
ァメモリ21とは別のライトイネーブル信号AWEにより制
御される。

第２図Ｅ及び第２図Ｆは、ライトイネーブル信号WE及び
AWEの例を夫々示している。第２図Ｅに示すライトイネ
ーブル信号WEは、書き込みサイクルで、エラーの無いデ
ータの場合に、ローレベルに立ち下がる。従って、バッ
ファメモリ21には、入力されるエラーの無い再生データ
が書き込まれる。

第２図Ｆに示すように、フラグメモリ22,23のライトイ
ネーブル信号AWEは、指定されたアドレスのエラーフラ
グの読み出しの直後にローレベルとされる。一方のフラ
グメモリ22には、ラッチ27を介してこの指定されたアド
レスにエラーが有ることを示すエラーフラグが書き込ま
れる。他方のフラグメモリ23には、セレクタ28を介して
フラグメモリ22から読み出されたエラーフラグが書き込
まれる。従って、フラグメモリ22のエラーフラグがフラ
グメモリ23にコピーされる。ローレベルの区間にバッフ
ァメモリ21に書き込まれるデータがエラーの無い場合に
は、ライトサイクルのライトイネーブル信号AWEのロー
レベルの区間において、エラーの無いことを示すエラー
フラグがフラグメモリ22に書き込まれ、エラーフラグの
書き替えがなされる。

スローモーション再生時には、同一のフィールドの第２
回目以降の読み出し時に、セレクタ28がフラグメモリ23
の出力を選択しているので、フラグメモリ23にコピーさ
れたエラーフラグがフィールド毎に繰り返して出力され
る。

e.トラックパターンの一例 第７図は、この発明を適用しうるディジタルVTRのトラ
ックパターンの一例を示し、T1,T2,・・・T22は、磁気
テープ８に形成されたトラックである。この例では、各
トラックT1〜T22の夫々の中央部（斜線領域）にディジ
タルオーディオ信号を記録している。また、トラックT1
〜T22は、回転ヘッドの１回の走査により、２本毎に並
列に形成される。

フィールドF1のビデオデータは、トラックT1及びT2の後
半部からトラックT11及びT12の前半部までの10本分のト
ラックに記録されている。次のフィールドF2のビデオデ
ータは、トラックT11及びT12の後半部からトラックT21
及びT22の前半部までの10本分のトラックに記録され
る。

バッファメモリ21に設けられた３個のフィールドメモリ
の夫々をFM1,FM2,FM3とすると、トラックT1及びT2の走
査時には、走査の前半部で再生される前のフィールドF0
の再生データがフィールドメモリFM3に書き込まれ、こ
の走査の後半部で再生される次のフィールドF1の再生デ
ータがフィールドメモリFM1に書き込まれる。このトラ
ックT1及びT2の後半からトラックT11及びT12の前半迄の
間は、フィールドメモリFM1にフィールドF1の再生デー
タが書き込まれると共に、フィールドメモリFM3からフ
ィールドF0のデータが読み出される。トラックT11及びT
12の後半からは、フィールドメモリF2にフィールドF2の
再生データが書き込まれると共に、フィールドメモFM1
からフィールドF1のデータが読み出される。以下、同様
の動作が繰り返される。

例えば磁気テープ８の速度が記録時の1/2とされるスロ
ーモーション再生時では、フィールドF1のデータを再生
するのに、通常再生時の２倍の時間を要する。従って、
この２フィールドの期間では、フィールドメモリFM3に
記憶されている前のフィールドF0のデータが繰り返して
読み出される。前述のセレクタ28（第１図参照）は、フ
ィールドメモリFM3からのフィールドF0のデータの第１
回目の読み出し時には、フラグメモリ22から読み出され
たエラーフラグを選択し、次の第２回目の読み出し時に
は、フラグメモリ23から読み出されたエラーフラグを選
択する。そして、再生データのフィールドがトラックT1
1及びT12の走査時に変化することにより、フラグメモリ
22からのエラーフラグを選択する状態となる。

f.再生回路の他の例 第８図は、この発明を適用できるディジタルVTRの再生
回路の他の例を示す。磁気テープ38から回転ヘッド37に
より再生されたディジタル信号が図示せずも回転トラン
スを介して再生入力部41に供給される。再生入力部41に
は、クロック生用のPLL回路，直列→並列変換回路等が
設けられている。再生入力部41の出力が内符号のデコー
ダ42に供給され、内符号の復号処理が行われる。

再生データの時系列は、内符号のデータ系列の順序と一
致している。従って、内符号のデコーダ42では、データ
の並び替えを行う必要がない。

内符号により訂正された再生データが外符号のデコーダ
43及びマルチプレクサ44の一方の入力に供給され、デコ
ーダ43により外符号の復号処理を受ける。マルチプレク
サ44の他方の入力には、外符号のデコーダ43の出力が供
給されている。このマルチプレクサ44は、通常再生時に
は、外符号のデコーダ43の出力を選択して出力し、変速
再生時には、外符号のデコーダ43をバイパスする。

外符号のデコーダ43の出力には、内符号及び外符号の夫
々のエラー訂正処理がなされたディジタルデータが得ら
れる。このディジタルデータがマルチプレクサ44を介し
て大容量のバッファメモリ45に書き込まれる。このバッ
ファメモリ45は、例えば３フィールド分のディジタルデ
ータを記憶することができる。

バッファメモリ45への書き込みは、内符号の符号ブロッ
クの２個毎に付加されているブロックアドレスに従って
なされる。バッファメモリ45は、磁気テープ38に形成さ
れているトラックの傾きと回転ヘッド37の走査軌跡の傾
きとが一致しなくなる変速再生時のデータ処理のために
設けられている。変速再生時には、データが断片的に再
生され、バッファメモリ45に記憶されるデータも断片的
なものとなる。バッファメモリ45では、断片的に再生さ
れるデータをまとめて出力する。変速再生時では、外符
号の符号ブロックを形成するデータがそろわないため
に、マルチプレクサ44により、外符号のデコーダ43がバ
イパスされ、外符号の復号がなされない。また、バッフ
ァメモリ45には、第１図と同様に、エラーフラグを記憶
するフラグメモリが設けられている。

バッファメモリ45が読み出された出力がディシャフリン
グ回路46に供給される。ディシャフリング回路46は、デ
ータ系列の順序を元の順序に戻すために、記録回路に設
けられているシャフリング回路と逆のデータの並び替え
の処理を行う。シャフリングした状態で記録再生を行
い、ディシャフリングを施すことにより、エラーが１箇
所に集中することが防止される。ディシャフリング回路
46は、メモリにより構成されている。このメモリの容量
は、シャフリングの単位の長さに応じたものとなる。

ディシャフリング回路46の出力がエラー修整回路47に供
給される。エラー修整回路47は、エラーサンプルデータ
をその周辺の正しいサンプルデータにより補間する。エ
ラー修整回路47の出力がD/Aコンバータ48に供給され、
出力端子49にアナログ再生ビデオ信号が得られる。

このように、外符号のデコーダ43の後段にバッファメモ
リ45を設ける再生回路に対しても、この発明は適用でき
る。

〔発明の効果〕

この発明に依れば、バッファメモリから再生データが読
み出される時に、データと共に、フラグを読み出し、こ
の直後に読み出されたフラグを以前の再生データである
ことを示すフラグに変更する。従って、以前の再生デー
タが混入することによる再生画像の劣化を防止すること
ができる。

また、この発明は、読み出されたフラグを第２のフラグ
メモリに書き込み、２度以上、同じフィールドのデータ
を読み出す時のフラグとして、第２のフラグメモリから
の補助的なフラグを用いることにより、２度目以降に読
み出されたデータのフラグが全て以前の再生データを示
すものになる問題を防止できる。

【図面の簡単な説明】

第１図はこの発明の一実施例におけるバッファメモリの
構成を示すブロック図、第２図はバッファメモリの動作
説明のためのタイムチャート、第３図はこの発明の一実
施例の記録回路のブロック図、第４図はこの発明の一実
施例の再生回路のブロック図、第５図及び第６図はこの
発明の一実施例におけるエラー訂正符号及び記録データ
のフォーマットを夫々示す略線図、第７図はこの発明を
適用しうるディジタルVTRのトラックパターンの一例を
示す略線図、第８図はこの発明を適用できるディジタル
VTRの再生回路の他の例のブロック図である。 図面における主要な符号の説明 12:内符号のデコーダ、13:バッファメモリ、14:外符号
のデコーダ、21:データを記憶するためのバッファメモ
リ、22:第１のフラグメモリ、23:第２のフラグメモリ、
24:メモリ制御回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/92 5/937

Claims (1)

【特許請求の範囲】
1. 【請求項１】記録媒体から再生されたディジタルビデオ
   信号のエラーを検出して訂正し再生ビデオデータとして
   出力する復号装置を有する再生ビデオデータの処理装置
   において、 上記復号装置の復号動作の結果、エラーが無いとされた
   上記再生ビデオデータのみが書き込まれるバッファメモ
   リと、 上記バッファメモリに再生ビデオデータが新たに書き込
   まれる時に、書き込まれる再生ビデオデータと対応して
   第１のレベル状態のフラグ情報が書き込まれ、上記バッ
   ファメモリに記憶されている再生ビデオデータが１度読
   み出された後で読み出された再生ビデオデータと対応し
   て第２のレベル状態のフラグ情報が書き込まれる第１の
   フラグメモリと、 上記第１のフラグメモリから読み出された上記フラグ情
   報を書き込む第２のフラグメモリと、 上記第１のフラグメモリまたは上記第２のフラグメモリ
   のいずれか一方の出力を選択して出力する選択手段と、 上記バッファメモリと上記第１のフラグメモリと上記第
   ２のフラグメモリの書き込み及び読み出しを制御すると
   共に、 上記バッファメモリから上記再生ビデオデータを繰り返
   して読み出す際は、上記選択手段を制御することによっ
   て、上記バッファメモリの１度目の読み出しにおいて
   は、上記第１のフラグメモリの上記フラグ情報を読み出
   し、読み出されたフラグ情報を上記バッファメモリから
   読み出される再生ビデオデータと共に出力し、 上記バッファメモリの２度目以降の読み出しにおいて
   は、上記第２のフラグメモリのフラグ情報を読み出し、
   読み出されたフラグ情報を上記バッファメモリから読み
   出される再生ビデオデータと共に出力するように制御す
   る制御手段と を備えたことを特徴とする再生ビデオデータの処理装
   置。