JPH07106984A - エラー検出訂正装置 - Google Patents

Abstract

(57)【要約】 【目的】 リードソロモン符号による生成多項式により
生成された情報を用いてエラーベクタ（エラーの位置と
パタン）を検出し、該エラーベクタで誤りデータを訂正
する装置で、エラーベクタの計算検出処理を高速化す
る。 【構成】 図はエラーベクタ計算回路を示し、記録媒体
から読取られた符号及びデータから作成されたシンドロ
ームデータＳ（Ｘ）が入力される。回路３０１〜３０８
の部分は、エラー位置多項式Ｌ（Ｘ）とエラーパターン
多項式Ｐ（Ｘ）を生成する部分、回路３０９〜３１３
は、Ｌ（Ｘ）及びＰ（Ｘ）を解いてその根によりエラー
位置とエラーパターンを算出する部分である。回路３１
０はＬ（Ｘ），３１１はその形式微分Ｌ′（Ｘ），３１
２はＰ（Ｘ）がセットされ、Ｌ（Ｘ）＝０のときのエラ
ー位置１７と、エラーパターン２１を並行して得ること
で、計算速度を高める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、読み取り情報のエラー
ベクタを検出するエラー検出訂正装置に係り、特に、エ
ラーベクタが複数個のとき、検出時間を短縮するのに好
適な高速演算機能を有するエラー検出訂正装置に関す
る。

【０００２】

【従来の技術】一般に、光ディスク装置や磁気ディスク
装置等の記録再生装置では、上位装置から転送されて来
たデータにＥＣＣ符号を付加してディスク媒体等の記録
媒体に書き込み、読み取り時にこのＥＣＣ符号でエラー
訂正を行なってからデータを上位装置に転送している。

【０００３】従来、この種のエラー検出及び訂正装置と
して、例えば特開昭６３−１９７２４１号公報「エラー
検出装置」（文献１）に記載のものが知られている。こ
の装置では、読み取られた、ＥＣＣ符号を含むデータか
らエラーベクタ（エラー位置情報とエラーパターン情報
からなる）を検出（算出）し、このエラーベクタによっ
てデータの誤りを訂正するようにしているが、このエラ
ーベクタを求める方法としては、もっぱらエラーベクタ
数の少ない場合のみが考慮され、その計算方法もソフト
的な手順により１つ１つの計算を順次行なうもので、ハ
ード的な回路でエラーベクタを算出するものについては
なにも考慮されていない。

【０００４】

【発明が解決しようとする課題】従来のエラー訂正装置
では、エラーベクタ（エラー位置及びエラーパターンか
らなる）を求める方法として、エラーベクタ数の少ない
場合のみが考慮され、エラーベクタをソフト的に得るこ
とが考慮されているだけであって、エラーベクタ数が多
い場合に、このエラーベクタのエラー位置及びエラーパ
ターンの検出計算時間を短縮しようとすることについて
は、なにも配慮されておらず、このため、計算時間が長
くなるという問題があった。また、エラーの発生数によ
って計算方法が異なり、複雑な計算方法が用いられなけ
ればならないという問題もあった。従って、本発明の目
的は、上記従来技術の問題点を解決し、エラーベクタを
求める手段としてハード的な独特の構成のエラーベクタ
計算回路を設けることによって、エラーベクタの検出計
算を高速に簡単な計算法で行なえるようにし、それによ
りエラーベクタ数の多い場合でもその検出時間を短縮で
きるようにしたエラー検出訂正装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、データ及びリードソロモン符号による生
成多項式によって生成された情報を用いて、エラーベク
タを検出するエラー検出訂正装置において、エラーベク
タの計算を論理化して行なうエラーベクタ計算回路と、
前記エラーベクタ計算回路で得られたエラーベクタによ
り前記データを訂正する訂正回路とを備えたものであ
る。

【０００６】このエラーベクタ計算回路は、シンドロー
ム情報を入力してエラー位置多項式及びエラーパターン
多項式を作成する回路と、このエラー位置多項式及びエ
ラーパターン多項式からエラー位置及びエラーパターン
を算出する回路とにより構成される。

【０００７】また、前記エラー位置及びエラーパターン
を算出する回路は、前記エラー位置多項式の根を求める
ことによってエラー位置を求める回路と、前記エラー位
置多項式の形式微分及び前記エラーパターン多項式によ
りエラーパターンを求める回路とにより構成される。

【０００８】

【作用】以下に、上記構成に基づく作用を説明する。

【０００９】本発明によれば、データ及びリードソロモ
ン符号による生成多項式によって生成された情報を用い
て、エラーベクタ（エラーデータの位置とパターン）を
検出するエラー検出訂正装置において、エラーベクタの
計算を論理化して高速で行なうことのできるハード回路
としてのエラーベクタ計算回路を備えた点に特徴があ
る。このエラーベクタ検出回路は、読み取りデータ入力
終了後から動作し、エラーベクタの計算を行なう。

【００１０】このエラーベクタ計算回路（検出回路）
は、シンドローム情報を入力してエラー位置多項式Ｌ
（Ｘ）及びエラーパターン多項式Ｐ（Ｘ）を作成する回
路と、このエラー位置多項式及びエラーパターン多項式
からエラー位置（ｎ１〜ｎｔ）及びエラーパターン（ｅ
ｌ〜ｅｔ）を算出する回路とで構成される。従って、複
数のエラーベクタがある場合などに、多項式Ｌ（Ｘ）及
びＰ（Ｘ）の生成と、エラー位置及びエラーパターンの
計算とを並行して行なうことができる。そして、このエ
ラー位置及びエラーパターンを算出する回路は、具体的
には、前記エラー位置多項式の根を求めることによって
エラー位置を求める回路と、前記エラー位置多項式の形
式微分及び前記エラーパターン多項式によりエラーパタ
ーンを求める回路とで構成される。

【００１１】そして、このエラーベクタ計算回路によれ
ば、エラーベクタの計算にはユークリッドの互除法が用
いられ、エラーパターンとエラー位置とが同時に計算さ
れ、計算されたエラーベクタがメモリに格納されるた
め、高速計算が可能となる。また、エラーベクタが複数
個存在する場合でもそれらが連続して計算されるため、
計算時間を更に短縮できるようになる。

【００１２】

【実施例】以下に、本発明の実施例を図面により詳細に
説明する。

【００１３】図１に本発明の一実施例のエラー検出訂正
装置による読み取り情報の流れ図を示す。読み取りデー
タ１は復調回路１０１で復調されバイト変換される。バ
イト変換された復調データ２は、データバッフア制御回
路１０２を通り（誤りがあってもそのまま）データメモ
リ１０３へ、又シンドローム演算回路１０４へ転送され
る。最後の復調データがシンドローム演算回路１０４へ
転送されると、ユーザデータとＥＣＣ符号からシンドロ
ームデータが演算生成され、ここでシンドロームデータ
３が全て“００”であるかどうかのチェックが行なわれ
る。シンドロームデータが全て“００”の場合、復調デ
ータは正常に読み取られたと判断する。シンドロームデ
ータが全て“００”でない場合、シンドローム演算回路
１０４に保持されているシンドロームデータをもとにエ
ラーベクタ（エラー位置、エラーパターン）４の計算を
行う。エラーベクタ計算回路１０４で計算されたエラー
ベクタはメモリ制御回路１０６を通りメモリ１０７へ書
き込まれる。エラーベクタの計算が終了すると、マイク
ロプロセッサ１０８はメモリ１０７内のエラーベクタを
読み取りデータメモリ１０３内の復調データの訂正を行
う。このエラーベクタの計算回路の過程を次に示す。

【００１４】図２にシンドローム演算のデータになるユ
ーザデータＤｏ〜ＤｎとＥＣＣデータＥｏ〜Ｅ₁₅の構成
を示す。各々のデータはバイト単位であり、例えば５１
２バイトのデータ（ユーザデータ）の５分の１毎のデー
タに対して、インタリーブされるＥＣＣデータはＥｏか
らＥ₁₅までの１６バイトである。従って計算されたシン
ドロームデータは１６バイトから成る。また上記のＥＣ
Ｃデータは、リードソロモン符号により生成されたコー
ドであり、この符号にあたってのシンドローム計算には
一般的な符号法を適用する。

【００１５】シンドローム演算結果が全て“００”でな
いときのシンドロームデータ（Ｓ₀，Ｓ₁，Ｓ₂，……Ｓ
₁₅）１６バイトは次の数１のように表わすことができ
る。

【００１６】

【数１】

【００１７】但し、ｎ１〜ｎｔ（１≦ｔ≦８）はエラー
位置を示し、ｅ₁〜ｅ_t（１≦ｔ≦８）はエラーパターン
を示す。エラーパターンとは、データのこわれ方を示
す。例えば元の正しいデータＡにエラーが生じてＢにな
ったとすると、エラーパタンｅ₁と誤りデータＢとの排
他論理和をとることで元の正しいデータＡを得ることが
できる。また、ｔはエラー個数である。

【００１８】また、リードソロモン符号においてのエラ
ー位置多項式（エラー位置方程式）は、次の数２で表わ
される。

【００１９】

【数２】

【００２０】但し、ここでαは、原始多項式Ｍ（Ｘ）＝
Ｘ⁸＋Ｘ⁵＋Ｘ³＋Ｘ²＋１の原始元（根）をβとすると
き、αのｉ乗＝（β⁸⁸）のｉ乗で表わされる値である。

【００２１】また、エラーパターン多項式（エラーパタ
ーン方程式）は、次の数３で表わすことができる。

【００２２】

【数３】

【００２３】従って、Ｌ（Ｘ）及びＰ（Ｘ）を求めるこ
とができれば、Ｌ（Ｘ）の根を求めることによってエラ
ー位置（ｎ１〜ｎｔ）を求めることができる。また、Ｌ
（Ｘ）及びＰ（Ｘ）の式より、Ｌ（Ｘ）を形式微分し
て、次の数４が得られる。

【００２４】

【数４】

【００２５】数４により、エラーパターン（ｅ₁〜ｅ_t）
の各々を求めることができる。

【００２６】エラーベクタを計算するためのＬ（Ｘ）及
びＰ（Ｘ）の求め方について以下に述べる。方程式Ｌ
（Ｘ）・Ｓ（Ｘ）＋Ｆ（Ｘ）・Ｘ¹⁶＝Ｐ（Ｘ）を満足す
るＳ（Ｘ），Ｌ（Ｘ）、及びＰ（Ｘ）が一意に存在す
る。ここで、Ｆ（Ｘ）は、エラー位置とエラーパターン
を含んだ情報多項式である。すなわちｔ個のエラーがあ
ったとき、Ｌ（Ｘ）・Ｓ（Ｘ）において、Ｘのｔ乗〜Ｘ
の１５乗の係数は“０”となる。Ｐ（Ｘ）の最高次数
は、ｔ−１となる。また、Ｓ（Ｘ）はシンドロームデー
タであり、既知であるため、Ｌ（Ｘ）及びＰ（Ｘ）を求
めることができる。

【００２７】図３に、エラーベクタ計算回路１０５の詳
細構成を示す。エラーベクタ計算回路１０５はＡレジス
タ３０１，Ｂレジスタ３０２，Ｃレジスタ３０３，Ｄレ
ジスタ３０４，Ｅレジスタ３０５、除算回路３０６、乗
算回路３０７を有している。また、７はシンドロームデ
ータＳ（Ｘ），８はＢレジスタ３０２の出力、９はＡレ
ジスタ３０１の出力、１０は除算回路３０６による商
Ｑ，１１は余りＲ，１２は乗算回路３０７による乗算結
果、１３はＣ入力データ、１４はＣレジスタ３０３の出
力、１５はＤレジスタ３０４の出力、１６はＥレジスタ
３０５の出力、１７はエラー位置、１８はＬＸレジスタ
３１０の出力、１９はＬ′Ｘレジスタ３１１の出力、２
０はＰＸレジスタ３１２の出力、２１はエラーパター
ン、２２はメモリ書き込みデータである。

【００２８】図の回路３０１〜３０８の部分は、Ｌ
（ｘ）の方程式（数２のエラー位置多項式）及びＰ
（ｘ）の方程式（数３のエラーパターン多項式）を生成
する回路であり、回路３０９〜３１３は、生成された方
程式Ｌ（Ｘ）及びＰ（Ｘ）を用いて、根を求め、ｎ１〜
ｎｔ及びｅ１〜ｅｔを算出する回路である。

【００２９】エラーベクタ計算回路１０５により、Ｌ
（Ｘ），Ｐ（Ｘ）を求める。動作手順は、シンドローム
データＳ（Ｘ）がＢレジスタ３０２にセットされ、Ａレ
ジスタ３０１にはＸ¹⁶，Ｃレジスタ３０３，Ｄレジスタ
３０４には“０”，Ｅレジスタ３０５には“１”が初期
設定される。各レジスタの設定後、除算回路３０６にお
いて、Ａ＝Ｑ・Ｓ（Ｘ）＋Ｒの計算を行い、出力１０に
はＱ（商）が出力され、除算回路３０６内レジスタには
Ｒ（余）が残る。出力ＱとＥレジスタ３０５の出力との
乗算を乗算回路３０７で行い、Ｄレジスタ３０４と排他
的論理和３０８をとりＣレジスタ３０３にセットする。
このとき、除算回路３０６内レジスタＲ（余）の次数チ
ェックを行いｔ次以上であればＢレジスタ３０２（Ｓ
（Ｘ））をＡレジスタ３０１に、Ｒ（余）をＢレジスタ
３０２にセットする。又、Ｅレジスタ３０５出力１６を
Ｄレジスタ３０４へ、Ｃレジスタ３０３出力１４をＥレ
ジスタ３０５へセットし、除算、乗算計算を実行する。
Ｒ（余）の次数がｔ次未満であれば、Ｃレジスタ３０３
出力をＬ（Ｘ），Ｒ（余）をＰ（Ｘ）とし、エラー位
置、エラーパターンの計算を行う。Ｐ（Ｘ）の最高次数
はｔ−１であることから、Ｒ（余）の次数をチェックす
ることにより、除算、乗算計算の終了判定を行う。

【００３０】従って、Ｒ（余）の次数がｔ次未満になる
まで、Ａ＝Ｑ・Ｓ（Ｘ）＋Ｒの計算を繰り返すことにな
る。また、乗算回路、Ｃ，Ｄ，Ｅレジスタの動作も、ｔ
次未満になるまで動作を繰り返す。

【００３１】Ｌ（Ｘ），Ｐ（Ｘ）を求めることができれ
ば、エラーベクタであるエラー位置、エラーパターンを
求めることができる。本実施例の回路は、図３に示すよ
うに、エラー位置用Ｎｉカウンタ３０９，ＬＸレジスタ
３１０，Ｌ′Ｘレジスタ３１１、及びＰＸレジスタ３１
２より構成される。ＬＸレジスタ３１０にはＬＸ，Ｌ′
Ｘレジスタ３１１にはＬ（Ｘ）を形式微分したＬ′
（Ｘ），ＰＸレジスタ３１２にはＰ（Ｘ）を各々セット
する。エラー位置は、Ｌ（Ｘ）＝０になるｎとする。但
しＸ＝αの（−ｎ）乗である。また、このときのＬ′
（Ｘ），Ｐ（Ｘ）の値よりエラーパターン２１を求める
ことができる。Ｌ′Ｘレジスタ３１１ではＬ′（αの−
ｎ乗），ＰＸレジスタ３１２では次の数５の計算を実行
する。

【００３２】

【数５】

【００３３】よってＬ（Ｘ）＝０のとき、Ｎｉカウンタ
３０９からはエラー位置が出力され、エラーパターン２
１には、次の数６の値が出力され、メモリ制御回路３１
３を通りメモリへの書き込みが行われる。

【００３４】

【数６】

【００３５】エラーベクタが複数個存在する場合も、Ｘ
の値を図２で示したデータ長の範囲で与えることによ
り、連続的にエラーベクタを検出することができる。ま
た、Ｌ（Ｘ），Ｐ（Ｘ）の多項式の計算と、エラー位
置、エラーパターンの計算を同時に平行処理することに
より高速に処理することが可能である。

【００３６】

【発明の効果】以上詳しく説明したように、本発明によ
れば、データ及びリードソロモン符号による生成多項式
によって生成された情報を用いて、エラーベクタを検出
するエラー検出訂正装置において、エラーベクタの計算
を論理化して高速で行なうことのできるハード的なエラ
ーベクタ計算回路を備えることによって、エラーベクタ
の計算処理の高速化を図ることができる効果がある。特
に、エラーベクタ計算回路として、シンドローム情報を
入力してエラー位置多項式及びエラーパターン多項式を
作成する回路と、これらの多項式からエラー位置及びエ
ラーパターンを算出する回路とで構成し、更にエラー位
置を算出する回路とエラーパターンを算出する回路を並
列的に設けることによって、これらの多項式の計算と、
エラー位置及びエラーパターンの計算とを同時に並列的
に行なうことができ、エラーベクタ計算速度を高めその
処理時間を短縮できる効果がある。

【００３７】また、エラーベクタが複数個存在する場合
でも、それらが連続して計算されるため、計算時間を更
に短縮できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のエラー検出訂正装置による
読み取りデータの流れ図である。

【図２】本発明の実施例に用いるデータフォーマットの
一例を示す図である。

【図３】図１のエラーベクタ計算回路の詳細を示すブロ
ック図である。

【符号の説明】

１ 読み取りデータ ２ 復調データ ３ シンドロームデータ ４ エラーベクタ ５ エラーデータ ６ 訂正データ ７ シンドロームデータ ８ Ｂレジスタ出力 ９ Ａレジスタ出力 １０ Ｑ（商） １１ Ｒ（余り） １２ 乗算結果 １３ Ｃ入力データ １４ Ｃレジスタ出力 １５ Ｄレジスタ出力 １６ Ｅレジスタ出力 １７ エラー位置 １８ ＬＸレジスタ出力 １９ Ｌ′Ｘレジスタ出力 ２０ ＰＸレジスタ出力 ２１ エラーパターン ２２ メモリ書き込みデータ １０１ 復調回路 １０２ データバッファ制御回路 １０３ データメモリ １０４ シンドローム演算回路 １０５ エラーベクタ計算回路 １０６ ＳＲＡＭ制御回路 １０７ ＳＲＡＭ（メモリ） １０８ マイクロプロセッサ ３０１ Ａレジスタ ３０２ Ｂレジスタ ３０３ Ｃレジスタ ３０４ Ｄレジスタ ３０５ Ｅレジスタ ３０６ 除算回路 ３０７ 乗算回路 ３０８ 排他ＯＲ回路 ３０９ Ｎｉカウンタ ３１０ ＬＸレジスタ ３１１ Ｌ′Ｘレジスタ ３１２ ＰＸレジスタ ３１３ メモリ制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データ及びリードソロモン符号による生
   成多項式によって生成された情報を用いて、エラーベク
   タを検出するエラー検出訂正装置において、エラーベク
   タの計算を論理化して行なうエラーベクタ計算回路と、
   前記エラーベクタ計算回路で得られたエラーベクタによ
   り前記データを訂正する訂正回路とを備えたことを特徴
   とするエラー検出訂正装置。
2. 【請求項２】 前記エラーベクタ計算回路は、シンドロ
   ーム情報を入力してエラー位置多項式及びエラーパター
   ン多項式を作成する回路と、このエラー位置多項式及び
   エラーパターン多項式からエラー位置及びエラーパター
   ンを算出する回路とにより構成したことを特徴とする請
   求項１記載のエラー検出訂正装置。
3. 【請求項３】 前記エラー位置及びエラーパターンを算
   出する回路は、前記エラー位置多項式の根を求めること
   によってエラー位置を求める回路と、前記エラー位置多
   項式の形式微分及び前記エラーパターン多項式によりエ
   ラーパターンを求める回路とにより構成したことを特徴
   とする請求項２記載のエラー検出訂正装置。